專利名稱：響應(yīng)于降級控制存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器裝置，且更特定來說，在一個實施例中涉及一種用于控制非易 失性存儲器裝置的系統(tǒng)及方法。
背景技術(shù)：
隨著電子裝置的逐漸普及(例如膝上型計算機、便攜式數(shù)字助理、數(shù)碼相機、移動 電話、數(shù)字音頻播放器、視頻游戲控制臺等)，對非易失性存儲器的需求日趨上升。非易失性 存儲器以各種類型(包含快閃存儲器)出現(xiàn)?？扉W存儲器廣泛用于電子裝置(例如以上所 提及的那些裝置)中的快速信息存儲及檢索。典型的快閃存儲器裝置包含存儲器陣列，所述存儲器陣列含有布置成若干行與若 干列的大量快閃存儲器單元。兩種常見類型快閃存儲器陣列架構(gòu)為“NAND”及“NOR”架構(gòu)， 之所以如此稱謂是由于布置基本快閃存儲器單元配置或每一基本快閃存儲器單元的邏輯 形式。圖1圖解闡釋常規(guī)設(shè)計的典型NAND快閃存儲器陣列10。陣列10由大量快閃存儲器 單元組成，所述快閃存儲器單元全體由參考編號14指示?？扉W存儲器單元14的陣列通常 被劃分成多個塊，圖1中顯示其中的一個塊。每一塊包含多個行，其在圖1中所示的實例中 包含32個行。同一行中的單元14的控制柵極耦合到共用字線30，其每一者接收相應(yīng)字線 信號WLO到WL31。還如圖1中所示，同一列中的單元14的源極與漏極彼此串聯(lián)連接。因此，每一塊 的同一列中的所有存儲器單元14通常彼此串聯(lián)連接。塊中上部快閃存儲器單元14的漏極 彼此耦合。所述塊中的上部快閃存儲器單元14的漏極經(jīng)由第一選擇柵極晶體管24耦合到 位線20。通過選擇柵極SG(D)信號來控制每一塊中晶體管24的導(dǎo)電狀態(tài)。位線20中的每 一者輸出相應(yīng)位線信號BLl到BLN，所述信號指示在陣列10的相應(yīng)列中所編程的數(shù)據(jù)位。 位線20延伸經(jīng)過多個塊到達相應(yīng)感測放大器(未顯示)。所述塊中的下部快閃存儲器單元 14的源極經(jīng)由第二選擇柵極晶體管28耦合到源極線26。通過選擇柵極SG(S)信號來控制 每一塊中晶體管28的導(dǎo)電狀態(tài)?？赏ㄟ^在每一快閃存儲器單元14中存儲多個數(shù)據(jù)位來增加快閃存儲器陣列的存 儲容量。此可通過在每一單元14的浮動?xùn)艠O上存儲多個電荷電平來實現(xiàn)。這些存儲器裝 置通常稱為多位或多層級快閃存儲器單元(稱為“MLC存儲器單元”)。在MLC單元中，將對 應(yīng)于界定在相應(yīng)電壓范圍中的不同臨限電壓電平的多個二進制數(shù)據(jù)位編程到單個單元中。 每一不同臨限電壓電平對應(yīng)于數(shù)據(jù)位的相應(yīng)組合。特定來說，N個位需要2N個不同臨限電 壓電平。例如，對于欲編程有2個數(shù)據(jù)位的快閃存儲器單元來說，需要對應(yīng)于位狀態(tài)00、01、 10及11的4個不同臨限電壓電平。當(dāng)讀取所述存儲器單元的狀態(tài)時，存儲器單元14借以 傳導(dǎo)電流的臨限電壓電平對應(yīng)于表示編程到 所述單元中的數(shù)據(jù)的位組合。在非易失性存儲器單元的壽命期間，因為將不同數(shù)據(jù)編程于所述單元中、從所述 單元擦除及從所述單元讀取，所以所述單元通常將循環(huán)經(jīng)過多次編程及擦除操作。隨時間 重復(fù)使用所述存儲器單元(其中包含數(shù)百或數(shù)千個此類循環(huán))致使其操作漂移且其對經(jīng)施加以將所述單元置于既定臨限電壓狀態(tài)(從而改變擦除或編程所述單元所必需的臨限電 壓)的電壓的響應(yīng)發(fā)生變化。圖2A大體描繪編程及擦除單元所必需的臨限電壓，所述單 元在許多循環(huán)上針對具有恒定量值及時間的既定編程脈沖發(fā)生漂移。因此，需要改變電壓 及/或持續(xù)時間以維持所需要的擦除及編程臨限電壓電平。圖2A顯示其中所述單元變得 較難以擦除但較易于編程的情況。在圖2A中，實施這些操作所必需的電壓在相同方向上漂 移。例如，如果擦除或編程所述單元所必需的臨限電壓上移，則所述單元因擦除所述單元將 需要較大電壓而變得更難擦除，同時所述單元因較小電壓將足以編程所述單元而更易于編 程。所述臨限電壓也可在相反方向上漂移，以使得所述單元變得較難編程且較易于擦除。此 夕卜，如圖2B中所示，在某些情形下，編程及擦除其自身所必需的臨限電壓可在相反方向上 漂移，以使得擦除所必需的電壓與編程所必需的電壓之間的差異(“窗口”)變得較小。因此，除其它以外，還需要包含非易失性存儲器陣列的系統(tǒng)來適應(yīng)所述陣列中的單元的漂移臨限電壓。


圖1是顯示快閃存儲器單元的常規(guī)NAND陣列的示意圖。圖2A及2B是大體描繪隨著存儲器單元隨時間循環(huán)而不斷改變的臨限電壓的實例 的圖表。圖3是顯示根據(jù)本發(fā)明實施例的快閃存儲器裝置的方框圖。圖4是顯示根據(jù)本發(fā)明實施例的測試單位的示意圖。圖5是用于計算存儲器單元跨導(dǎo)斜率的過程的一個實施例的流程圖。圖6是包含圖3的快閃存儲器裝置的基于處理器的系統(tǒng)的簡化方框圖。
具體實施例方式在非易失性存儲器單元的壽命期間，隨著所述單元經(jīng)受許多編程及擦除循環(huán)，所 述單元的參數(shù)可隨時間而發(fā)生改變。特定來說，讀取、編程或擦除所述單元所必需的臨限電 壓可隨時間而發(fā)生改變。一種解決單元的改變行為的方法是僅計數(shù)存儲器單元已經(jīng)受的循環(huán)的數(shù)目，且基 于所述單元將如何隨時間改變的投影或建模知識來調(diào)節(jié)供應(yīng)到所述單元的控制電壓。然 而，此方法需要用每一單元已經(jīng)受的循環(huán)次數(shù)來編程所述存儲器裝置。此方法還需要關(guān)于 所述單元將如何經(jīng)過特定數(shù)目的循環(huán)而降級的模型。本文中所論述的本發(fā)明實施例是針對非易失性存儲器裝置及系統(tǒng)，其中直接測量 存儲器單元的實際及/或代表性降級(下文中將此所測量降級稱為“降級參數(shù)”)，且使用 關(guān)于所述降級(通過降級參數(shù)捕獲)的知識來調(diào)節(jié)提供到所述單元的控制信號。下文陳述 某些細節(jié)以提供對本發(fā)明的充分理解。然而，所屬領(lǐng)域的技術(shù)人員將明了無需這些具體細 節(jié)也可實踐本發(fā)明。在其它實例中，未詳細顯示眾所周知的電路、控制信號及計時協(xié)議以避 免不必要地使本發(fā)明含糊不清。圖3中顯示根據(jù)本發(fā)明一個實施例的快閃存儲器裝置100?？扉W存儲器裝置100 包含快閃存儲器單元陣列130，其布置成行與列的庫。陣列130中的快閃存儲器單元的控制 柵極耦合到字選擇線，其漏極區(qū)域耦合到本地位線，且其源極區(qū)域選擇性地耦合到接地電位(如圖1中所示)。將大多數(shù)命令信號、地址信號及寫入數(shù)據(jù)信號作為經(jīng)由I/O總線134傳輸?shù)捻樞?輸入/輸出(“I/O”)信號組施加于存儲器裝置100。類似地，經(jīng)由I/O總線134從快閃存 儲器裝置100輸出讀取數(shù)據(jù)信號。I/O總線連接到I/O控制單位140，I/O控制單位140在 I/O總線134與內(nèi)部數(shù)據(jù)總線142、地址寄存器144、命令寄存器146及狀態(tài)寄存器148之間
路由信號?？扉W存儲器裝置100還包含可接收多個控制信號的控制邏輯單位150，所述多個 控制信號包含活動低芯片啟用信號CE#、命令鎖存啟用信號CLE、地址鎖存啟用信號ALE、活 動低寫入啟用信號WE#、活動低讀取啟用信號RE#及活動低寫入保護WP#信號。當(dāng)芯片啟用 信號CE#為活動低時，命令、地址及數(shù)據(jù)信號可在存儲器裝置100與存儲器存取裝置(未顯 示)之間傳送。當(dāng)命令鎖存啟用信號CLE為活動高且ALE信號為低時，控制邏輯單位150 致使I/O控制單位140響應(yīng)于WE#信號的上沿將經(jīng)由I/O總線134接收的信號路由到命令 寄存器146。類似地，當(dāng)?shù)刂锋i存啟用信號ALE為活動高且CLE信號為低時，I/O控制單位 140響應(yīng)于WE#信號的上沿將經(jīng)由I/O總線134接收的信號路由到地址寄存器146。寫入 啟用信號WE#也用于將寫入數(shù)據(jù)信號從存儲器存取裝置(未顯示)選通到存儲器裝置100， 且讀取啟用信號RE#用于將讀取數(shù)據(jù)信號從存儲器裝置100選通到存儲器存取裝置(未顯 示)。當(dāng)CLE及ALE信號兩者均為低時，I/O控制單位140在I/O總線134與內(nèi)部數(shù)據(jù)總線 142之間傳送寫入數(shù)據(jù)信號及讀取數(shù)據(jù)信號。最后，活動低寫入保護信號WP#防止存儲器 裝置100無意中執(zhí)行編程或擦除功能?？刂七壿媶挝?50還耦合到內(nèi)部數(shù)據(jù)總線142以從 I/O控制單位140接收寫入數(shù)據(jù)。可響應(yīng)于讀取狀態(tài)命令來讀取狀態(tài)寄存器148。所述讀取狀態(tài)命令之后，所有后續(xù) 讀取命令將導(dǎo)致從狀態(tài)寄存器148讀取狀態(tài)數(shù)據(jù)，直到接收到后續(xù)讀取狀態(tài)命令為止。從 狀態(tài)寄存器148讀取的狀態(tài)數(shù)據(jù)提供關(guān)于存儲器裝置100的操作的信息，例如，是否無錯誤 地完成編程及擦除操作。地址寄存器146存儲施加到存儲器裝置100的行及列地址信號。然后，地址寄存 器146將所述行地址信號輸出到行解碼器160且將所述列地址信號輸出到列解碼器164。 行解碼器160斷言對應(yīng)于經(jīng)解碼行地址信號的字選擇線30(圖1)。類似地，列解碼器164 使得能夠?qū)懭霐?shù)據(jù)信號施加到對應(yīng)于所述列地址信號的列的位線，且允許從對應(yīng)于所述 列地址信號的列的位線耦合讀取數(shù)據(jù)信號。響應(yīng)于由控制邏輯單位150解碼的存儲器命令來擦除、編程或讀取陣列130中的 快閃存儲器單元。通常以逐行或逐頁的方式來編程存儲器陣列130。在已將行地址信號載入 到地址寄存器146中之后，I/O控制單位140將寫入數(shù)據(jù)信號路由到高速緩沖寄存器170。 將所述寫入數(shù)據(jù)信號以連續(xù)組形式存儲于高速緩沖寄存器170中，其中每一組具有對應(yīng)于 I/O總線134的寬度的大小。高速緩沖寄存器170針對陣列130中的快閃存儲器單元的整 行或整頁依序存儲寫入數(shù)據(jù)信號組。然后，使用所有所述所存儲寫入數(shù) 據(jù)信號來編程陣列 130中由存儲于地址寄存器146中的行地址所選擇的一行或一頁存儲器單元。在讀取操作 期間，以類似方式將來自由存儲于地址寄存器146中的行地址所選擇的一行或一頁存儲器 單元的數(shù)據(jù)信號存儲于數(shù)據(jù)寄存器180中。然后，將在大小上對應(yīng)于I/O總線134的寬度 的數(shù)據(jù)信號組經(jīng)由I/O控制單位140從數(shù)據(jù)寄存器180依序傳送到I/O總線134。盡管通常逐行或逐頁地讀取陣列130，但可通過規(guī)定對應(yīng)列地址來讀取選定行或頁的選定部分?？刂七壿媶挝?50進一步包含測試單位200。所述測試單位操作以測量陣列130 內(nèi)一個單元或多個單元的降級?；谒鶞y量的降級參數(shù)，測試單位200可調(diào)整提供給陣列 130中所述單元的讀取、編程或擦除信號(例如)以確保對所述單元的適當(dāng)操作?；谒?降級參數(shù)(其中包含編程開始電壓、步進電壓、編程時間或讀取及檢驗參考電壓)，也可改 變發(fā)送到陣列130中的單元的其它控制信號。單元的各種參數(shù)可用作降級參數(shù)，且可用于確定單元的降級程度并相應(yīng)地調(diào)節(jié)控制信號。例如，可測量陣列130中存儲器單元的跨導(dǎo)或gm并使用其來確定所述單元的操作 改變的程度。測試單位200可通過改變施加于目標(biāo)存儲器單元的電壓及測量穿過所述單元 的電流來測量所述單元的gm，且反之亦然。所屬領(lǐng)域的技術(shù)人員將理解，所得曲線的斜率將 產(chǎn)生所述單元的gm。此測量也可稱為產(chǎn)生表示位線電流對字線電壓的曲線，其中所述曲線 的斜率產(chǎn)生所述單元的gm。在其它實施例中，其它單元參數(shù)可用作降級參數(shù)一其中包含所 述單元的Vt或在所述單元整個壽命期間改變的其它特性。如果將另一特性用作所述降級 參數(shù)，則某些實施方案細節(jié)可不同于下文所述的那些細節(jié)。雖然可直接測量存儲器陣列130中的單元的降級參數(shù)且其自身用于改變發(fā)送到 所述單元的控制信號，但在一些實施例中，可期望試圖具有呈現(xiàn)所述單元如何隨時間改變 的較準(zhǔn)確圖畫?？善谕尸F(xiàn)所述裝置如何隨時間改變的較準(zhǔn)確圖畫，而非對當(dāng)前gm值的粗 略測量。在一些實施例中，可用隨時間而變的降級參數(shù)值來編程測試單位200。然而，在一 些實施例中，陣列130包含一個或一個以上參考單元210。例如，參考單元210的塊可包含 于陣列130中。在一些實施例中，參考單元210的塊可方便地包含于陣列130中可能由于 其它常規(guī)原因而已經(jīng)提供于陣列130上的單次編程(OTP)塊中。與陣列130中的其它單元 相比，這些參考單元210可經(jīng)歷較少循環(huán)(例如，不像陣列130中的其它單元一樣頻繁地被 擦除)。因此，所述測試單位可測量陣列130中的已經(jīng)歷循環(huán)的目標(biāo)單元的特性與參考單 元210的特性之間的變化。例如，測試單位200可測量陣列130中的目標(biāo)單元的gm及參考 單元的gm以確定gm如何漂移。所得的gm變化是可用于調(diào)節(jié)陣列130的控制信號的降級參 數(shù)。測試單位200可測量陣列130中的目標(biāo)單元的降級參數(shù)且隨后調(diào)節(jié)特定地提供到 所述目標(biāo)單元的控制信號。然而，直接測量活動存儲器單元(即，使用中的存儲器單元)的 降級參數(shù)可為不方便的。因此，在陣列130中可提供一個或一個以上測試單元220。所述測 試單元經(jīng)定位以使得其降級代表陣列130中的一個或一個以上單元。在一個實施例中，將 一列測試單元220提供于陣列130中。在一些實施例中，針對陣列130中的每一塊提供測 試單元220。在其它實施例中，針對陣列130中的存儲器單元的每一列提供測試單元220。 然后，測試單位200測量測試單元220中的一者或一者以上而非直接測量陣列130中的活 動存儲器單元。因而測量測試單元220或與參考單元210相比較來測量測試單元220可確 定與陣列I30中的存儲器單元中的一者或一者以上相關(guān)聯(lián)的降級參數(shù)。例如，在其中在陣 列130的每一塊中提供一個測試單元220的實施例中，認為所述測試單元220的特性代表 所述塊中的存儲器單元。隨著實施方案細節(jié)發(fā)生改變可相應(yīng)地提供較大或較小數(shù)目的測試 單元220?？墒箿y試單元220循環(huán)大致與其所代表的活動存儲器單元相同數(shù)目的次數(shù)。例 如，其可能經(jīng)歷與其所代表的活動存儲器單元大約相同數(shù)目的循環(huán)，而在其它實施例中測試單元220可經(jīng)歷大于或小于在一個數(shù)量級內(nèi)的循環(huán)，在其它實施例中其可經(jīng)歷大于或小于兩個數(shù)量級的循環(huán)。圖4是測試單位200的實施例的示意圖。測試單位200可耦合到測試單元220的 一個或一個以上NAND串222。在其它實施例中，當(dāng)將要直接測量活動存儲器單元時，測試單 位200耦合到陣列130中的活動存儲器單元。寫入多路復(fù)用器250選擇所關(guān)注測試單元的 串222。測試單位200可進一步耦合到多個單次編程(“OTP”)存儲器單元的參考串210。 如此項技術(shù)中眾所周知，所述OTP存儲器單元通常僅被編程一次或可能被編程有限次數(shù)， 且因此其在因使用而降級之前可用于提供陣列130中的存儲器單元的電特性的指示。串 222經(jīng)由相應(yīng)的寫入多路復(fù)用器250耦合到相應(yīng)NMOS晶體管230。多路復(fù)用器250還耦合 到相應(yīng)頁緩沖器270。頁緩沖器270通常用于編程檢驗及擦除檢驗操作。參考串210類似 地經(jīng)由寫入多路復(fù)用器260耦合到NMOS晶體管240。當(dāng)晶體管230、240響應(yīng)于高啟用(“EN”)信號而導(dǎo)通時，晶體管230將NAND串 222耦合到比較器290的+輸入，且晶體管240將OTP NAND串210耦合到比較器290的-輸 入。作為電流鏡而操作的NMOS晶體管272將比較器290的+輸入預(yù)充電到由施加于晶體 管272的柵極的參考電壓所確定的預(yù)充電電壓。類似地，同樣作為電流鏡而操作的NMOS晶 體管274將比較器290的-輸入預(yù)充電到由施加于晶體管274的柵極的參考電壓所確定的 預(yù)充電電壓。測試單位200操作以確定當(dāng)跨越測試單元220及參考單元210的電壓發(fā)生改 變時穿過所述單元的電流。存儲器單元的一對0TPNAND串280也耦合到比較器290的+輸 入以為也耦合到比較器290的+輸入的NAND串222充當(dāng)分壓器。比較器290比較從測試 單元的串222與從存儲器單元的參考串210獲得的電壓，以提供對應(yīng)于陣列130中的存儲 器單元的降級參數(shù)的電壓295。在使用中，測試單位200可實施測試單元與參考單元的比較以通過各種方式(例 如，根據(jù)圖5的流程圖中所示的方法400的實施例)計算跨導(dǎo)斜率。盡管描述了實施本發(fā) 明實施例的一個過程，但將可能存在其它實施方案。在步驟402中，測試單位200可跨越測 試單元的串222中的單元及參考單元的串210中的單元施加第一電壓，例如，第一字線電壓 (Vwl)。然后，在步驟404中，測試單位200確定穿過每一單元的所得電流且比較這些電流。 如果所述經(jīng)比較電流過低，則在步驟406中調(diào)整所述字線電壓(例如，增加)，且在步驟404 中做新的比較。一旦發(fā)現(xiàn)可接受電壓，即在步驟410中存儲此可接受電壓或為所述可接受 電壓的函數(shù)的電壓來用作編程所述陣列中的存儲器單元的控制電壓(例如，Vpgm)。在步驟 412到420中通過在步驟412使用不同字線電壓來重復(fù)步驟402到410以獲得兩個電流比 較。換句話說，測試單位200可在步驟402到410中使用第一電壓獲得第一電流比較，且在 步驟412到420中使用第二電壓獲得第二電流比較。然后，在步驟430中計算兩個電流降級 電平之間的斜率來產(chǎn)生8111值。然后，可在步驟436中基于所述gm值調(diào)節(jié)控制電壓。當(dāng)然， 可采用更多比較點以獲得關(guān)于所比較斜率或gm值的額外細節(jié)。大體來說，在每一編程序列 之前獲得降級參數(shù)的比較及測量。然而，在其它實施例中，所述調(diào)節(jié)過程可時?；蚨嗷蛏俚?發(fā)生。圖6是包含具有易失性存儲器310的處理器電路302的基于處理器的系統(tǒng)300的 方框圖。處理器電路302經(jīng)由地址、數(shù)據(jù)及控制總線耦合到存儲器310以便于將數(shù)據(jù)寫入 到存儲器310及從存儲器310讀取數(shù)據(jù)。處理器電路302包含用于執(zhí)行各種處理功能(例如執(zhí)行特定軟件以執(zhí)行特定計算或任務(wù))的電路?；谔幚砥鞯南到y(tǒng)300還包含耦合到處 理器電路302的一個或一個以上輸入裝置304以允許操作者與基于處理器的系統(tǒng)300介 接。輸入裝置304的實例包含小鍵盤、觸摸屏及滾輪?；谔幚砥鞯南到y(tǒng)300還包含耦合 到處理器電路302的一個或一個以上輸出裝置306以向操作者提供輸出信息。在一個實例 中，輸出裝置306是向操作者提供可視信息的可視顯示器。數(shù)據(jù)存儲裝置308也可經(jīng)由總線 312耦合到處理器電路302以存儲即便在不向基于處理器的系統(tǒng)300或數(shù)據(jù)存儲裝置308 供應(yīng)電力的情況下也被保持的數(shù)據(jù)。數(shù)據(jù)存儲裝置308可以是圖3中所示的快閃存儲器裝 置100或根據(jù)本發(fā)明一些其它實施例的快閃存儲器裝置。 盡管本文已參考所揭示實施例對本發(fā)明予以描述，但所屬領(lǐng)域的技術(shù)人員將認識 到，在不背離本發(fā)明的精神及范圍的情況下可在形式及具體細節(jié)上做出改變。此類修改已 為那些所屬領(lǐng)域的技術(shù)人員所熟知。因此，除以上權(quán)利要求書外，本發(fā)明不受其它限制。
權(quán)利要求
一種裝置，其包括存儲器單元陣列，其包含目標(biāo)存儲器單元；可操作以確定與所述目標(biāo)存儲器單元相關(guān)聯(lián)的降級參數(shù)的單位；及控制單位，其可操作以將所提供的控制信號耦合到所述目標(biāo)存儲器單元，其中所述控制信號可至少部分地基于所述降級參數(shù)而調(diào)節(jié)。
2.如權(quán)利要求1所述的裝置，其中所述存儲器單元陣列包括NAND快閃陣列。
3.如權(quán)利要求1所述的裝置，其中所述存儲器單元陣列進一步包含參考存儲器單元， 且進一步其中所述單位通過將所述參考存儲器單元的特性與所述目標(biāo)存儲器單元的特性 進行比較而確定所述降級參數(shù)。
4.如權(quán)利要求3所述的裝置，其中所述參考存儲器單元的特性包含所述參考存儲器單 元中的裝置的跨導(dǎo)。
5.如權(quán)利要求4所述的裝置，其中所述降級參數(shù)包括所述參考存儲器單元與所述目標(biāo) 存儲器單元之間的跨導(dǎo)差異。
6.如權(quán)利要求1所述的裝置，其中控制單位可操作以響應(yīng)于所述降級參數(shù)而改變所述 控制信號的電壓。
7.如權(quán)利要求3所述的裝置，其中所述陣列進一步包含與所述目標(biāo)存儲器單元相關(guān)聯(lián) 的測試存儲器單元，所述單位7.如權(quán)利要求3所述的裝置，其中所述陣列進一步包含與所述目標(biāo)存儲器單元相關(guān)聯(lián) 的測試存儲器單元，所述單位可操作以至少部分地基于所述測試存儲器單元的特性與所述 參考存儲器單元的特性之間的比較而確定所述降級參數(shù)。
8.如權(quán)利要求7所述的裝置，其中所述存儲器單元陣列布置成多個列，所述陣列進一 步包含與所述多個列中的每一者相關(guān)聯(lián)的至少一個測試存儲器單元。
9.如權(quán)利要求8所述的裝置，其中所述單位進一步可操作以通過將與特定列相關(guān)聯(lián)的 所述測試存儲器單元的特性與所述參考存儲器單元的特性進行比較而確定相應(yīng)列中的所 有所述存儲器單元的所述降級參數(shù)。
10.如權(quán)利要求3所述的裝置，其中控制單位可操作以將擦除信號耦合到所述目標(biāo)存 儲器單元而不將所述擦除信號耦合到所述參考存儲器單元。
11.如權(quán)利要求3所述的裝置，其中所述目標(biāo)存儲器單元可操作以隨著所述存儲器裝 置被使用而降級，但所述參考存儲器單元并非可操作以隨著所述存儲器裝置被使用而如同 所述目標(biāo)存儲器單元一樣顯著降級。
12.如權(quán)利要求1所述的裝置，其中所述控制信號包括編程開始電壓、步進電壓、讀取 參考電壓及檢驗參考電壓中的至少一者。
13.如權(quán)利要求1所述的裝置，其中所述控制單位可操作以至少部分地基于所述降級 參數(shù)隨時間的改變而調(diào)節(jié)所述控制信號。
14.一種系統(tǒng)，其包括處理器；及耦合到所述處理器的裝置，所述裝置包括存儲器單元陣列，其可操作以用從所述處理器接收及/或提供到所述處理器的數(shù)據(jù)而 編程，所述存儲器單元陣列包含目標(biāo)存儲器單元；可操作以確定與所述目標(biāo)存儲器單元相關(guān)聯(lián)的降級參數(shù)的單位；及控制單位，其可操作以將所提供的控制信號耦合到所述目標(biāo)存儲器單元，其中所述控 制信號可至少部分地基于所述降級參數(shù)而調(diào)節(jié)。
15.如權(quán)利要求14所述的系統(tǒng)，其中所述存儲器單元陣列進一步包含參考存儲器單 元，且進一步其中所述單位通過將所述參考存儲器單元的特性與所述目標(biāo)存儲器單元的特 性進行比較而確定所述降級參數(shù)。
16.如權(quán)利要求15所述的系統(tǒng)，其中所述參考存儲器單元的特性包含所述參考存儲器 單元中的裝置的跨導(dǎo)。
17.如權(quán)利要求15所述的系統(tǒng)，其中所述陣列進一步包含與所述目標(biāo)單元相關(guān)聯(lián)的測 試存儲器單元，測試單位可操作以至少部分地基于所述測試存儲器單元的特性與所述參考 存儲器單元的特性之間的比較而確定所述降級參數(shù)。
18.如權(quán)利要求14所述的系統(tǒng)，其中控制單位可操作以響應(yīng)于所述降級參數(shù)而改變所 述控制信號的電壓。
19.如權(quán)利要求17所述的系統(tǒng)，其中所述測試單位進一步可操作以通過將與一列相關(guān) 聯(lián)的所述測試存儲器單元的特性與所述參考存儲器單元的特性進行比較而確定相應(yīng)列中 的所有所述存儲器單元的所述降級參數(shù)。
20.如權(quán)利要求15所述的系統(tǒng)，其中所述存儲器單元陣列布置成多個塊，所述陣列進 一步包含與所述多個塊中的每一者相關(guān)聯(lián)的至少一個測試存儲器單元。
21.如權(quán)利要求20所述的系統(tǒng)，其中所述單位進一步可操作以通過將與相應(yīng)塊相關(guān)聯(lián) 的所述測試存儲器單元的特性與所述參考存儲器單元的特性進行比較而確定所述相應(yīng)塊 中的所有所述存儲器單元的所述降級參數(shù)。
22.如權(quán)利要求15所述的系統(tǒng)，其中所述目標(biāo)存儲器單元可操作以隨著所述存儲器裝 置被使用而降級，但所述參考存儲器單元并非可操作以隨著所述存儲器裝置被使用而如同 所述目標(biāo)存儲器單元一樣顯著降級。
23.如權(quán)利要求14所述的系統(tǒng)，其中所述參考單元包含于所述陣列中的單次編程存儲 器單元塊中。
24.如權(quán)利要求14所述的系統(tǒng)，其中所述控制單位可操作以響應(yīng)于所述降級參數(shù)而改 變所述控制信號的電壓。
25.一種方法，其包括確定與目標(biāo)存儲器單元相關(guān)聯(lián)的降級參數(shù)；及至少部分地基于所述降級參數(shù)而調(diào)節(jié)用于所述目標(biāo)存儲器單元的控制信號。
26.如權(quán)利要求25所述的方法，其中所述降級參數(shù)包括所述目標(biāo)存儲器單元中的裝置 的跨導(dǎo)。
27.如權(quán)利要求26所述的方法，其中所述確定降級參數(shù)的動作包括通過改變施加到所 述目標(biāo)存儲器單元的電壓并測量穿過所述存儲器單元的電流而確定所述裝置的所述跨導(dǎo)。
28.如權(quán)利要求26所述的方法，其中所述確定降級參數(shù)的動作包括通過改變穿過所述 目標(biāo)存儲器單元的所述電流并通過測量跨越所述目標(biāo)存儲器單元的所述電壓而確定所述 裝置的所述跨導(dǎo)。
29.如權(quán)利要求25所述的方法，其中所述確定降級參數(shù)的動作包括將參考存儲器單元的特性與所述目標(biāo)存儲器單元的特性進行比較。
30.如權(quán)利要求25所述的方法，其中所述確定所述降級參數(shù)的動作包括將測試存儲器 單元的特性與所述目標(biāo)存儲器單元的特性進行比較。
31.如權(quán)利要求25所述的方法，其中所述調(diào)節(jié)所述控制信號的動作包括調(diào)節(jié)擦除信號 的電壓。
32.如權(quán)利要求25所述的方法，其中所述調(diào)節(jié)所述控制信號的動作包括調(diào)節(jié)編程開始 電壓、步進電壓、讀取參考電壓及檢驗參考電壓中的至少一者。
全文摘要
本文所揭示的本發(fā)明實施例包含裝置、系統(tǒng)及方法，例如針對能夠確定與一個或一個以上存儲器單元相關(guān)聯(lián)的降級參數(shù)的非易失性存儲器裝置及系統(tǒng)的那些裝置、系統(tǒng)及方法。根據(jù)本發(fā)明實施例的所揭示裝置及系統(tǒng)包含那些利用所述降級參數(shù)來調(diào)節(jié)耦合到所述存儲器單元的控制信號的裝置及系統(tǒng)。
文檔編號G11C16/14GK101849264SQ200880115046
公開日2010年9月29日 申請日期2008年11月5日 優(yōu)先權(quán)日2007年11月7日
發(fā)明者哈昌宛, 拉明·古德西 申請人:美光科技公司