專利名稱：半導體存儲器件和用于半導體存儲器件的復位方法
技術領域：
本發(fā)明涉及一種半導體存儲器件，且更具體地，涉及一種在其中
包括有上電(power-on)復位電路的半導體存儲器件。
背景技術：
在包括半導體存儲器件(下文稱作存儲器)的系統(tǒng)中，操作期間 的意外事件(系統(tǒng)異常操作、由于噪聲而導致的電源下降等)會使整 個系統(tǒng)掛起。在該情況下，因為存儲器設定狀態(tài)不明，所以需要通過 外部控制來執(zhí)行軟復位，以便可靠地對存儲器的內部進行復位。
圖3是示出了根據(jù)現(xiàn)有技術的存儲器的半導體器件的構造示例的 圖示。當接通電源時，通過上電復位信號(PONZ信號)來執(zhí)行每個電 路的初始化進程。此外，當在接通電源之后從外部輸入模式寄存器設 定命令時，通過從MRS控制器64p輸出的模式寄存器設定信號 (MRSPON信號)執(zhí)行軟復位，所述軟復位對除了內部電源發(fā)生器20p 之外的各電路進行復位。
例如，日本未審查專利申請公布No.2004-103222公開了一種技術 在軟復位期間，利用被施加了某一電平的外部信號來對與數(shù)據(jù)路徑相 關的塊進行復位。根據(jù)該技術，在根據(jù)在軟復位之后施加的讀取/寫入 命令來執(zhí)行操作期間，能防止數(shù)據(jù)沖突或無效數(shù)據(jù)。
日本未審査專利申請公布No.01-137494公開了一種技術:當存儲 器控制部分的電路陷入不能操作的狀態(tài)時，自動地產生復位信號以對 該存儲器控制部分進行初始化。此外，日本未審查專利申請公布No.2006-252654公開了一種技術 通過外部控制來可靠地復位半導體存儲器的內部電路。在該技術中， 為了產生軟復位信號并對內部電路進行復位，通過采用應用模式寄存 器來設定存儲器的操作模式的技術來執(zhí)行按預定位的模式寄存器設 定。因此，能夠可靠地復位存儲器的內部電路。
然而，根據(jù)其中從模式寄存器設定命令中再次產生與啟動操作期 間產生的上電信號相同的信號的復位技術，來自模式寄存器設定命令 的上電信號對整個存儲器的系統(tǒng)進行復位。因為上電信號一般僅需要 在啟動操作時產生，所以，當檢測到比施加到正常操作規(guī)格的器件的 電壓低的電壓時，產生上電信號。因而，當從模式寄存器設定命令中 再次產生上電信號時，不能準確地操作軟復位。這是因為已經(jīng)提供了 足夠的電源，并且以比啟動操作時更高的電壓對整個存儲器的系統(tǒng)進 行復位；因此，功耗增加且復位操作本身成為噪聲源。
此外，近年來，存儲器容量已經(jīng)增大并且電路構造已經(jīng)復雜化， 這延長了上電之后用于啟動操作所需的時間。當對整個存儲器的系統(tǒng) 進行復位時，恢復所需的時間也延長了。因此，需要對控制器進行復 位的功能，所述控制器從模式寄存器設定命令對內部操作進行設定。

發(fā)明內容
因此，本發(fā)明人發(fā)現(xiàn)了下述問題，即在軟復位中可靠地復位對內 部操作進行設定的控制器是困難的。
本發(fā)明的實施例的第一示例性方面是半導體存儲器件，包括電 壓檢測器，其根據(jù)電源電壓的電平而輸出第一復位信號；命令解碼器， 其根據(jù)外部控制引腳的輸入而移至模式設定狀態(tài)，并根據(jù)從地址引腳 輸入的命令而輸出模式設定信息；模式寄存器設定電路，其根據(jù)所述 模式設定信息而輸出模式復位信號；和復位電路，其根據(jù)所述模式復 位信號和所述第一復位信號而輸出第二復位信號，所述第二復位信號
6對內部操作設定電路進行初始化。這使得與第一復位信號分離地通過 第二復位信號來對控制器進行初始化成為可能，其中所述控制器對內 部操作進行設定。
根據(jù)本發(fā)明，能夠在軟復位中可靠地復位控制器，其中所述控制 器對內部操作進行設定。


從下面結合附圖對特定示例性實施例所進行的描述，上述和其他 示例性方面、優(yōu)點以及特征將更加明顯，其中
圖1是示出根據(jù)本發(fā)明的第一示例性實施例的存儲器的半導體器 件的構造示例的框圖2是示出半導體器件的操作示例的時序圖3是示出根據(jù)現(xiàn)有技術的存儲器的半導體器件的構造示例的圖示。
具體實施例方式
下文中，將參照附圖來描述本發(fā)明的示例性實施例。為了清晰起 見，附圖和以下的描述中的一些部分適當?shù)剡M行了省略及簡化。各圖 中相同的組件由相同的附圖標記表示，并將省略其描述。
下文中，將描述根據(jù)示例性實施例的軟復位的操作。在本說明書 中，假定其中同步存儲器安裝在計算機系統(tǒng)中、硬復位是通過將計算 機系統(tǒng)的電源從接通轉變至關斷來執(zhí)行的復位處理的情形。另一方面， 軟復位是通過使用特定復位鍵而不關斷系統(tǒng)的電源來對計算機系統(tǒng)進 行復位的處理。
(第一示例性實施例) 圖1是示出根據(jù)本發(fā)明的第一示例性實施例的存儲器的半導體器 件的構造示例的框圖。圖1所示的半導體器件1包括上電復位發(fā)生器(電壓檢測器)10、內部電源發(fā)生器20、時鐘發(fā)生器30、命令解碼器40、地址輸入電路50、操作控制部分60、存儲器部分70和復位電路
("或"電路)80。在第一示例性實施例中，作為示例，操作控制部分(內部操作設定電路)60包括讀取/寫入控制器61、數(shù)據(jù)控制器62、測試模式控制器63和MRS (模式寄存器設定)控制器(模式寄存器設定電路)64。此外，在第一示例性實施例中，存儲器部分70包括存儲器單元71、行解碼器72、 SAMP電路73、列解碼器74和數(shù)據(jù)輸入/輸出電路75。
時鐘發(fā)生器30產生半導體器件1中的時鐘(本地時鐘)，以將該時鐘供給到命令解碼器40和操作控制部分60中的每個電路。
當外部電源電壓(VDD)低于預定電壓時，上電復位發(fā)生器10將上電復位信號(PONZ信號、第一復位信號)的狀態(tài)設定成ON狀態(tài)(在本示例中為低電平)。PONZ信號被輸出到內部電源發(fā)生器20和存儲器部分70。當外部電源電壓(VDD)高于預定電壓時，上電復位發(fā)生器IO將上電復位信號的狀態(tài)設定成OFF狀態(tài)(在本示例中為高電平)。
命令解碼器40接收外部命令并且對所接收的外部命令進行解碼，以將被解碼的外部命令輸出到操作控制部分60的每個電路。作為示例，命令解碼器40從每個外部輸入引腳接收芯片使能信號(/CE)、寫入使能信號(/WE)和刷新信號(/REF)作為外部命令。另外，命令解碼器40包括模式寄存器。當芯片使能信號、寫入使能信號和刷新信號處于OFF狀態(tài)(在本示例中為低電平)時，數(shù)據(jù)可從地址引腳(ADD)輸入，并且命令解碼器40根據(jù)輸入的數(shù)據(jù)而將模式設定信息設定在模式寄存器中。在第一示例性實施中，命令解碼器40從地址引腳接收軟復位的起始命令或結束命令，以將這些命令設定在模式寄存器中。設定在模式寄存器中的模式設定信息被輸出到操作控制部分60的每個電路。地址輸入電路50從外部接收存儲器的地址或外部命令。從地址輸
入電路50輸入的數(shù)據(jù)被輸入到行解碼器72和列解碼器74。當芯片使能信號、寫入使能信號和刷新信號處于OFF狀態(tài)時，從地址輸入電路50輸入的數(shù)據(jù)也被輸入到命令解碼器40。
操作控制部分60基于從命令解碼器40輸入的命令信號來控制每個操作。讀取/寫入控制器61從命令解碼器40接收讀取/寫入的命令，以基于從地址輸入電路50輸入到存儲器部分70的地址來控制該存儲器部分70中的讀取/寫入的操作。數(shù)據(jù)控制器62從命令解碼器40接收數(shù)據(jù)控制的命令，以控制在讀取/寫入控制器61訪問存儲器部分70時的數(shù)據(jù)格式。測試模式控制器63從命令解碼器40接收模式是否為測試模式的命令，以對該模式進行設定。
MRS控制器64基于模式設定信息來控制軟復位的起始和結束。MRS控制器64根據(jù)軟復位的起始命令和結束命令來改變模式寄存器設定信號(MRSPON信號)的電平，以指定軟復位的起始和結束。
注意，操作控制部分60至少包括MRS控制器64。操作控制部分60也可包括其他控制器，只要每個控制器都從命令解碼器40接收命令信號或命令設定信息。
當檢測到PONZ信號和MRSPON信號中的至少 一 個處于ON狀態(tài)(在本示例中為低電平)時，復位電路80就將指定軟復位的PONRST信號(第二復位信號)的狀態(tài)改變成ON狀態(tài)(在本示例中為低電平)，以將該信號輸出到操作控制部分60的每個電路。因此，因為在升高電源時從上電復位發(fā)生器10產生PONZ信號，所以PONRST信號處于ON狀態(tài)。此外，當外部命令要求軟復位時，由于從MRS控制器64產生MRSPON信號，所以PONRST信號處于ON狀態(tài)。
9現(xiàn)在，將描述根據(jù)第一示例性實施例的半導體器件的操作。圖2是示出半導體器件的操作示例的時序圖。從接通計算機系統(tǒng)的電源的
步驟(Tl)開始初始化進程。復位電路80輸出與低電平PONZ信號同步的低電平PONRST信號(T1 T2)。如圖1所示，在半導體器件1中，內部電源發(fā)生器20、時鐘發(fā)生器30、命令解碼器40和存儲器部分70中的每個電路根據(jù)PONZ信號來執(zhí)行初始化進程。此外，操作控制部分60的每個電路，更具體地，讀取/寫入控制器61、數(shù)據(jù)控制器62、測試模式控制器63和MRS控制器64，根據(jù)PONRST信號來執(zhí)行初始化進程。
當開始從時鐘發(fā)生器30供給時鐘(T3)并且需要在系統(tǒng)運行的時間期間進行軟復位時，狀態(tài)移至模式設定狀態(tài)。更具體地，芯片使能信號、寫入使能信號和刷新信號處于低電平，使得從地址引腳(Ai-j)輸入的外部命令通過地址輸入電路50而輸入到命令解碼器40 (T5)。從地址引腳輸入開始軟復位模式的進入代碼(T6)。命令解碼器40模式寄存器中設定進入代碼以輸出用于開始軟復位的模式設定信息。MRS控制器64根據(jù)用于開始軟復位的模式設定信息的輸入而將MRSPON信號的電平設定為低電平(T7)。復位電路80與MRSPON信號的下降沿的發(fā)生同步地輸出低電平PONRST信號。
據(jù)此，開始軟復位狀態(tài)，并且操作控制部分60的每個電路開始初始化進程。
在終止軟復位中，狀態(tài)再次移至模式設定狀態(tài)，并且從地址引腳輸入的外部命令通過地址輸入電路50而輸入到命令解碼器40 (T9)。從地址引腳輸入用于終止軟復位模式的退出代碼(T10)。命令解碼器40將退出代碼設定在模式寄存器中，并輸出用于終止軟復位的模式設定信息。MRS控制器64根據(jù)用于終止軟復位的模式設定信息的輸入而將MRSPON信號的電平設定為高電平(T11)。復位電路80與MRSPON信號的上升沿的發(fā)生同步地輸出高電平PONRST信號。由此，終止軟復位狀態(tài)。
同樣，可通過從外部輸入進入代碼和退出代碼來適當?shù)卦O定軟復位時間段。軟復位時間段按)LIS (微秒)到ms (毫秒)級確定，所述軟復位時間段隨著半導體器件1的環(huán)境(例如，溫度、實施條件)而不同。
如上所述，根據(jù)本發(fā)明的第一實施例的示例性方面，通過從外部輸入的命令來可靠地執(zhí)行操作模式的初始化。更具體地，在接通電源時，整個存儲器的全部系統(tǒng)都是復位對象，這使得如在現(xiàn)有技術中一樣正常地啟動芯片的操作成為可能。此外，當整個系統(tǒng)由于電源下降或系統(tǒng)異常操作而掛起并且需要對存儲器進行復位時，執(zhí)行模式寄存器設定(進入代碼、退出代碼)，其中，所述電源下降是由于操作期間的噪聲而引起的，所述模式寄存器設定指定用于軟復位的特定地址。
據(jù)此，產生MRSPON信號，并且僅對讀取/寫入控制器61、數(shù)據(jù)控制器62、測試模式控制器63和MRS控制器64執(zhí)行復位。
而且，可通過在模式寄存器中設定進入代碼和退出代碼來設定復位時間段的起始和結束，以便能夠確保用于復位操作所需的時間段。
在現(xiàn)有技術中，軟復位是在維持系統(tǒng)的電源電平的同時執(zhí)行的，這增加了功耗，并且增加了出現(xiàn)下述情況的可能性，即，當在接通電源的同時執(zhí)行復位操作時，該復位操作其本身成為噪聲源。根據(jù)本發(fā)明的第一示例性實施例，為了抑制功耗并且防止噪聲影響而僅對系統(tǒng)中的最小部分進行復位，從而能夠可靠地執(zhí)行軟復位。
注意，在上述示例性實施例中，通過PONRST信號的復位可包括僅對包括在操作控制部分60中的MRS控制器64進行初始化的情況，或者可包括對包括MRS控制器64的控制器的一部分進行初始化的情況。
11如上所述，根據(jù)本發(fā)明的示例性方面，在抑制由于復位操作而產 生的電源噪聲的同時，存儲器芯片被再次設定為原始默認的模式寄存 器設定狀態(tài)。據(jù)此，即使當整個系統(tǒng)被掛起時，也能夠可靠地實現(xiàn)系 統(tǒng)重啟。此外，通過確保足夠的復位時間段，能無故障地實現(xiàn)復位。 通過對要復位的電路進行限定，可以縮短返回到能夠實現(xiàn)重啟操作的 狀態(tài)所需要的時間。此外，與現(xiàn)有技術中對整個存儲器的系統(tǒng)執(zhí)行軟 復位的技術相比，本發(fā)明使得通過對存儲器芯片的系統(tǒng)的最小的部分 進行復位可以抑制功耗并且防止噪聲的影響，從而可靠地執(zhí)行軟復位。
雖然已按照幾個示例性實施例對本發(fā)明進行了描述，但是，本領 域的技術人員將認識到，在所附權利要求書的精神和范圍之內，可以 用各種修改例來實踐本發(fā)明，并且本發(fā)明不限于上述示例。
此外，權利要求書的范圍不受上述示例性實施例的限制。
而且，注意，即使隨后在審査期間進行修改，申請人也旨在涵蓋 全部權利要求要素的等同物。
權利要求
1. 一種半導體存儲器件，包括電壓檢測器，所述電壓檢測器根據(jù)電源電壓的電平而輸出第一復位信號；命令解碼器，所述命令解碼器根據(jù)外部控制引腳的輸入而移至模式設定狀態(tài)并根據(jù)從地址引腳輸入的命令而輸出模式設定信息；模式寄存器設定電路，所述模式寄存器設定電路根據(jù)所述模式設定信息而輸出模式復位信號；以及復位電路，所述復位電路根據(jù)所述模式復位信號和所述第一復位信號而輸出第二復位信號，所述第二復位信號對內部操作設定電路進行初始化。
2. 根據(jù)權利要求1所述的半導體存儲器件，其中，通過輸入到所 述命令解碼器的所述命令來設定通過所述第二復位信號執(zhí)行初始化的 時間段。
3. 根據(jù)權利要求1所述的半導體存儲器件，其中 所述命令解碼器接收用于通過所述第二復位信號啟動初始化的起始命令和用于終止所述初始化的結束命令，并且所述復位電路從輸入所述起始命令時開始直到輸入所述結束命令 為止持續(xù)進行通過所述第二復位信號的初始化。
4. 根據(jù)權利要求2所述的半導體存儲器件，其中 所述命令解碼器接收用于通過所述第二復位信號啟動初始化的起始命令和用于終止所述初始化的結束命令，并且所述復位電路從輸入所述起始命令時開始直到輸入所述結束命令 為止持續(xù)進行通過所述第二復位信號的初始化。
5. 根據(jù)權利要求l所述的半導體存儲器件，其中，所述復位電路對從所述命令解碼器接收模式設定信息的多個電路進行初始化。
6. 根據(jù)權利要求2所述的半導體存儲器件，其中，所述復位電路 對從所述命令解碼器接收模式設定信息的多個電路進行初始化。
7. 根據(jù)權利要求3所述的半導體存儲器件，其中，所述復位電路對從所述命令解碼器接收模式設定信息的多個電路進行初始化。
8. 根據(jù)權利要求4所述的半導體存儲器件，其中，所述復位電路對從所述命令解碼器接收模式設定信息的多個電路進行初始化。
9. 根據(jù)權利要求l所述的半導體存儲器件，其中，所述復位電路 至少對從所述命令解碼器接收模式設定信息的所述模式寄存器設定電 路進行初始化。
10. 根據(jù)權利要求1所述的半導體存儲器件，其中，所述復位電 路根據(jù)所述第二信號而對所述內部操作設定電路進行初始化，所述內 部操作設定電路包括讀取/寫入控制器、數(shù)據(jù)控制器和測試模式控制器 中的至少一個以及所述模式寄存器設定電路，所述讀取/寫入控制器根 據(jù)所述模式設定信息來控制讀取和寫入中的至少一個的操作，所述數(shù) 據(jù)控制器根據(jù)所述模式設定信息來控制數(shù)據(jù)格式，所述測試模式控制 器控制測試模式。
11. 根據(jù)權利要求IO所述的半導體存儲器件，其中，所述內部操 作設定電路包括所述模式寄存器設定電路、所述讀取/寫入控制器、所 述數(shù)據(jù)控制器、所述測試模式控制器。
12. —種用于半導體存儲器件的復位方法，包括 根據(jù)電源電壓的電平而輸出第一復位信號； 根據(jù)外部控制引腳的輸入而移至模式設定狀態(tài)；根據(jù)從地址引腳輸入的命令而輸出模式設定信息；根據(jù)所述模式設定信息而輸出模式復位信號；以及根據(jù)所述模式復位信號和所述第一復位信號而輸出對內部操作設 定電路進行初始化的第二復位信號。
13.根據(jù)權利要求12所述的復位方法，進一步包括對所述內部操 作設定電路進行初始化；其中，所述內部操作設定電路包括接收所述模式設定信息的至少 一個電路。
全文摘要
本發(fā)明提供了一種半導體存儲器件和用于半導體存儲器件的復位方法。本發(fā)明的實施例的示例性方面是半導體存儲器件，其包括上電復位發(fā)生器，其根據(jù)電源電壓的電平而輸出第一復位信號；命令解碼器，其根據(jù)外部控制引腳的輸入而移至模式設定狀態(tài)并根據(jù)從地址引腳輸入的命令而輸出模式設定信息；MRS控制器，其根據(jù)模式設定信息而輸出模式復位信號(MRSPON信號)；以及復位電路，其根據(jù)模式復位信號和第一復位信號而輸出第二復位信號，所述第二復位信號對操作控制部分的每個電路進行初始化。
文檔編號G11C7/20GK101471127SQ200810184940
公開日2009年7月1日 申請日期2008年12月23日 優(yōu)先權日2007年12月27日
發(fā)明者高野將 申請人:恩益禧電子股份有限公司