專利名稱：用于分析讀取失敗的半導體存儲設備和該設備的操作方法
技術領域：
本發(fā)明涉及半導體設備，并更具體地涉及可能經歷讀取失敗的半導體存儲 設備以及分析所述讀取失敗的相關方法。
背景技術：
半導體存儲設備通常歸類為易失性存儲設備，例如動態(tài)隨機存取存儲 器(DRAM)和靜態(tài)隨機存取存儲器(SRAM);和非易失性存儲設備，例如 電可擦除且可編程只讀存儲器(EEPROM )、鐵電RAM、相變RAM、磁RAM (MRAM)、和閃存。如果中斷對易失性存儲器的供電，則所述存儲器丟失其 中存儲的數據。相反，即使當切斷非易失性存儲器的電源時，所述存儲器也 保留其中存儲的數據。閃存由于例如它們的相對快速的編程速度、低功耗和 大數據容量，而在各種應用中被用作存儲介質。
閃存包括用于存儲數據的存儲單元陣列。存儲單元陣列將典型地包括多 個存儲塊。每個存儲塊依次包括多個頁，并且每一頁由多個存儲單元形成。 典型地，閃存在每次對一頁執(zhí)行讀和寫操作的同時，將對整個存儲塊執(zhí)行才寮 除操作。
在使用兩級存儲單元的閃存中，每個存儲單元基于所述單元的闊值電壓 分布而可被歸類為"導通單元(on-cell)'，或"關斷單元(off-cdl)"。導通單
元存儲數據"r，其被稱作"擦除單元"。關斷單元存儲數據"o"，其被稱作
"編程單元"。每個導通單元可能被調節(jié)為例如具有-3 v和-i v之間的閾值電
壓，而每個關斷單元可能被調節(jié)為例如具有+1 V和+3 V之間的閾值電壓。
閃存包括多個單元串。單元串由以下串選擇晶體管、多個存儲單元和地選擇晶體管組成，所述串選擇晶體管耦接到串選擇線，所述多個存儲單元中 的每一個耦接到多條字線中的相應字線，并且所述地選擇晶體管耦接到地選 擇線。串選擇晶體管的源極/漏極區(qū)連接到位線，并且地選擇晶體管的源極/ 漏極區(qū)連接到公共源極線。
在讀操作期間，大約0 V的選擇性讀電壓(Vrd )被施加到選中的字線， 而大約4.5V的非選擇性(de-selective)讀電壓(Vread )被施加到每條未選 中的(de-selected)字線。非選擇性讀電壓具有足以導通與未選中的字線耦接 的存儲單元的電平。
在讀操作期間，由于各種原因可能發(fā)生讀取失敗。這里，"讀取失敗"是
指其中(1)已經被編程為導通單元(數據值"1")的存儲單元被感測為關斷 單元(數據值"0")或者(2)已經被編程為關斷單元(數據值"0")的存儲 單元被感測為導通單元(數據值"1")的讀操作。
由于(1)電荷泄漏、(2)軟編程(soft-programming)和(3)過編程 (over-programming )而可能發(fā)生讀取失敗。當電荷從編程單元釋放到溝道時， 可能發(fā)生由于電荷泄漏的讀取失敗。當導通單元的閾值電壓增加時，可能發(fā) 生由于軟編程的讀取失敗。當關斷單元的閾值電壓增加時，可能發(fā)生由于過 編程的讀取失敗。

發(fā)明內容
根據本發(fā)明的實施例，提供了半導體存儲設備，包括非易失性存儲器， 具有多個存儲單元；和存儲器控制器，被配置成控制所述非易失性存儲器的 至少一些操作。所述存儲器控制器包括糾錯單元。而且，所述存儲器控制器 被配置成至少部分基于所述糾錯單元的輸出，來確定在所述多個存儲單元 中的第一存儲單元的讀操作期間發(fā)生的讀取失敗是否由于電荷泄漏。
在一些實施例中，所述存儲器控制器可以被進一步配置成如果所述糾 錯單元的輸出指示所述多個存儲單元中的第一存儲單元用數據"1"編程但是 被感測為存儲數據"0"，則增加選擇性讀電壓，并且對所述多個存儲單元中 的第一存儲單元執(zhí)行第二讀操作。所述存儲器控制器還可以被配置成通過 增加選擇性讀電壓并且對所述多個存儲單元中的第一存儲單元執(zhí)行第二讀操 作，來確定讀取失敗是否由于軟編程。在所述實施例中，所述存儲器控制器 可以被配置成當在所述第二讀操作期間未發(fā)生第二讀取失敗時，識別所述
6讀取失敗是由于軟編程引起，并且當在所述第二讀搡作期間發(fā)生第二讀取失 敗時，識別所述讀取失敗是由于過編程引起。
在一些實施例中，所述存儲器控制器可以被配置成當所述讀取失敗被
識別是由于軟編程或電荷泄漏引起時，通過電荷刷新操作來修復所述多個存
儲單元中的第一存儲單元；當所述讀取失敗^t識別是由于過編程引起時，通 過增加非選擇性讀電壓來修復所述多個存儲單元中的第一存儲單元。
根據本發(fā)明的其他實施例，提供了用于分析半導體存儲設備的讀取失敗 的方法，所述半導體存儲設備包括非易失性存儲器和存儲器控制器。根據這 些方法，分析與從所述非易失性存儲器的第 一數據讀操作相關聯(lián)的糾錯碼， 以便確定所述讀取失敗是否由于電荷泄漏。在一些實施例中，可以增加在所 述第一數據讀操作中使用的選擇性讀電壓，并且可以使用增加后的選擇性讀 電壓來執(zhí)行第二讀操作，以便確定所述讀取失敗是否由于軟編程導致。如果 在所述第二讀操作期間未發(fā)生第二讀取失敗，則可識別所述讀取失敗是由于 軟編程引起。
根據本發(fā)明的其他實施例，提供了修復非易失性存儲器的存儲單元的方 法，所述非易失性存儲器在第一讀操作期間經歷讀取失敗。根據這些方法， 使用糾錯單元的輸出，來對所述讀取失敗的原因進行歸類。然后，基于所述 讀取失敗的原因的歸類，來選擇用于修復所述存儲單元的方法。
在一些實施例中，如果所述糾錯單元的輸出指示所述存儲單元用數據"0" 編程但是被感測為存儲數據"1"，則所述讀取失敗的原因被歸類為由于電荷 泄漏。類似地，如果所述糾錯單元的輸出指示所述存儲單元用數據"1"編程 但是被感測為存儲數據"0",則所述讀取失敗的原因被歸類為軟編程或過編 程之一。
在一些實施例中，所述方法可以還包括在將所述讀取失敗的原因歸類 為軟編程或過編程之一之后，對所述存儲單元執(zhí)行第二讀搡作。使用第二選 擇性讀電壓來執(zhí)行所述第二讀操作,所述第二選擇性讀電壓不同于在所述第 一讀操作期間使用的第一選擇性讀電壓。然后，如果所述糾錯單元的輸出指 示在所述第二讀操作期間在所述存儲單元上未發(fā)生讀取失敗，則將所述讀取 失敗的原因歸類為由于軟編程，否則將所述讀取失敗的原因歸類為由于過編 程。在這樣的實施例中，如果所述讀取失敗的原因被歸類為由于軟編程，則 可選擇電荷刷新操作，如果所述讀取失敗的原因被歸類為由于過編程，則可替代選擇增加非選擇性讀電壓。


將參考下列附圖來描述本發(fā)明的非限制且非窮盡的實施例。附圖中 圖l是根據本發(fā)明實施例的半導體存儲設備的方框圖； 圖2是圖1中所示的閃存的方框圖3是圖2中所示的閃存的單元串的示意圖，其圖示了如何由于電荷泄 漏而可能發(fā)生讀取失??；
圖4是圖示圖2中所示的閃存的單元串的示意圖，其圖示了如何由于過 編程而可能發(fā)生讀取失??；
圖5是圖示圖4中所示的存儲單元的過編程的影響的圖解；
圖6是圖2中所示的閃存的單元串的示意圖，其圖示了如何由于軟編程 而可能發(fā)生讀取失??；
圖7是圖示圖6中所示的存儲單元的軟編程的影響的圖解；
圖8是圖6的存儲單元之一的示意橫截面圖9是圖示根據本發(fā)明實施例的用于分析和修復讀取失敗的操作的流程
圖IO是圖示如何由于軟編程可能引起讀取失敗的圖解；
圖ll是圖示如何由于過編程可能引起讀取失敗的圖解；和
圖12是包括根據本發(fā)明實施例的半導體存儲設備的存儲系統(tǒng)的方框圖。
具體實施例方式
下面將參考附圖更詳細地描述本發(fā)明的實施例。然而，本發(fā)明可以以不 同的形式實施，并且不應當被解釋為限于此處所闡述的實施例。相反，提供 這些實施例，從而本公開將透徹且完整，并且將向本領域的普通技術人員全 面地傳達本發(fā)明的范圍。所有附圖中，類似的附圖標記始終表示類似的元件。
應該理解，盡管術語第一、第二等等此處可被用來描述各種元件，但這 些元件不應受這些術語限制。這些術語僅用于彼此區(qū)分元件。例如，第一元 件可以稱作第二元件，以及類似地，第二元件可以稱作第一元件，而不背離 本發(fā)明的范圍。如這里所使用的，術語"和/或"包括相關聯(lián)的所列項中的一 個或多個的任意及所有組合。應該理解，當元件被稱作"連接"或者"耦接，，到另一元件時，其可以 直接連接或耦接到所述另一元件或者可能存在居間元件。相反，當元件被稱 作"直接連接，，或者"直接耦接"到另一元件時，不存在居間元件。應該以 類似的方式解釋用于描述元件之間的關系的其它詞匯(例如，"在...之間"相 對于"直接在...之間"、"鄰近"相對于"直接鄰近"等等)。
這里所使用的術語僅用于描述特定實施例的目的，而不意欲限制本發(fā)明。 如這里所使用的，單數形式"一"、"一個"、"該"意欲也包括復數形式，除 非在上下文中以別的方式清楚指出。還應該理解，術語"包括"、"包含"、"具 有，，和/或"含有"當在這里使用時指定所陳述特征、整數、步驟、操作、元 件和/或組件的存在，但并不排除一個或多個其它特征、整數、步驟、操作、 元件、組件和/或其組的存在或添加。
除非另有定義，否則這里所使用的所有術語(包括技術和科學術語)具 有如本發(fā)明所屬領域的普通技術人員所普遍理解的相同含義。還應該理解，
致的含義，而不應從理想化或者過分形式的意義上解釋，除非這里明確如此 定義。
當在閃存中發(fā)生讀取失敗時，該閃存可以通過各種方法，例如對受影響 的單元重新編程或者改變讀電壓，來補救讀取失敗。然而，在不知道讀取失 敗的原因的情況下修復讀取失敗可能實際上會產生惡化所述問題的效果。例 如，如果讀取失敗是由于過編程引起的，則通過重復重新編程循環(huán)可能會使 讀取失敗更糟。類似地，如果修復機制是改變選擇性讀電壓，則可能會使由 于電荷泄漏引起的讀取失敗更糟。按照本發(fā)明的實施例，提供用于基于所發(fā) 生的讀取失敗的原因而選擇修復類型的方法，此處將對其進行詳細描述。
圖1是根據本發(fā)明實施例的半導體存儲設備10的方框圖。如圖1所示， 半導體存儲設備IO包括用于存儲數據的閃存100和存儲器控制器200。閃存 100是在存儲器控制器200的控制下執(zhí)行讀、寫和擦除操作的非易失性存儲器。
存儲器控制器200提供讀命令RD一CMD、地址ADDR、和控制信號CTRL, 以便執(zhí)行讀操作。閃存100接收讀命令RD—CMD和地址ADDR，并然后將 讀電壓提供給閃存100的對應字線。
存儲器控制器200由存儲器接口 210、主機接口 220、檢錯和糾錯(ECC)單元230、中央處理單元(CPU)240、和RAM250組成。RAM 250用作CPU240的工作存儲器。主機接口 220配備有可用來與主機交互數據的協(xié)議。
ECC單元230被配置成分析和糾正當讀取來自閃存100的數據時可能發(fā)生的比特錯誤。ECC單元230可以包括例如硬件電路、在CPU240上運行的軟件、或者軟件和硬件的組合。存儲器接口 210與閃存IOO通信，且用于與閃存IOO交換命令、地址、數據和控制信號。CPU240控制存儲器控制器200的一般操作。盡管未示出，但是本領域的普通技術人員將理解的是，半導體存儲設備IO也可以包括用于存儲與主機對接的代碼數據的ROM (未示出)。
圖2是圖1的閃存100的實施例的方框圖。參考圖2,閃存100由存儲單元陣列110、數據輸入/輸出電路120、行解碼器130、以及控制邏輯和高壓發(fā)生器140組成。
存儲單元陣列no包括多個存儲塊。每個存儲塊包括多頁。每一頁包括多個存儲單元。所述存儲單元能夠存儲單比特數據或多比特數據。閃存100以存儲塊為單位來執(zhí)行擦除操作，并且以頁為單位來執(zhí)行讀和寫操作。
為了圖解目的，在圖2的存儲單元陣列110中描繪了示例性存儲塊。如圖2所示，存儲塊由串選擇晶體管、多個存儲單元和地選擇晶體管組成，所述串選擇晶體管耦接到串選擇線SSL,所述多個存儲單元耦接到多條字線WL0-WL31中的相應字線，所述地選擇晶體管耦接到地選擇線GSL。每個串選擇晶體管的源極/漏極區(qū)連接到多條位線BLO BLm中的相應位線，并且每個地選擇晶體管的源極/漏極區(qū)連接到公共源極線CSL。
在讀操作期間，電源電壓Vcc被施加到串選擇線SSL和地選擇線GSL。選擇性讀電壓Vrd被施加到選中的字線(例如WL8),同時非選擇性讀電壓Vread被施加到未選中的字線WLO ~ WL7和WL9 ~ WL31 。非選擇性讀電壓Vread具有足以導通與未選中的字線WLO ~ WL7和WL9 ~ WL31耦接的存儲單元的電平。
位線BL0 BLm將數據輸入/輸出電路120連接到存儲單元陣列110。數據輸入/輸出電路120通過數據輸入/輸出線(未示出)接收數據DATA。輸入數據被存儲在選中的存儲單元中。數據輸入/輸出電路120通過位線BLO~BLm從存儲單元讀取數據。經由數據輸入/輸出線從閃存IOO輸出讀取數據。
字線WLO-WL31將行解碼器130連接到存儲單元陣列110。行解碼器130接收地址ADDR并且選4奪存儲塊或頁?？刂七壿嫼透邏喊l(fā)生器140響應于命令CMD和控制信號CTRL而控制數據輸入/輸出電路120和行解碼器130。從存儲器接口 210 (見圖1 )和存儲器控制器(是指圖12的712)提供控制信號CTRL?？刂七壿嫼透邏喊l(fā)生器140在讀、寫和擦除操作期間將偏壓提供給字線。
在讀操作期間，控制邏輯和高壓發(fā)生器140生成施加到選中的字線的選擇性讀電壓Vrd、和施加到未選中的字線的非選擇性讀電壓Vread。通常，非選擇性讀電壓Vread是比選擇性讀電壓Vrd更高的電壓。
圖3、4和6描繪了在圖2的閃存中為什么可能發(fā)生讀取失敗的三個原因。圖3描繪了由于電荷泄漏的讀取失敗，圖4描繪了由于過編程的讀取失敗，以及圖6描繪了由于軟編程的讀取失敗。
因為電荷泄漏而發(fā)生的讀取失敗涉及已經用數據"O"編程的存儲單元(即關斷單元)被感測為存儲數據"1"(即導通單元)。因為過編程或軟編程而發(fā)生的其他讀取失敗涉及已經用數據"1"編程的存儲單元(即導通單元)被感測為存儲數據"0"(即關斷單元)。
圖3是圖2的閃存100的單元串的示意圖，其圖示了由于電荷泄漏的讀取失敗可能如何發(fā)生。如圖3所示，地選擇晶體管、多個存儲單元和串選擇晶體管在公共源極線CSL和位線BLi之間串聯(lián)連接。地選擇性GSL耦接到地選擇晶體管，而字線WL0~ WL31耦接到多個存儲單元中的相應存儲單元。串選擇線SSL耦接到串選擇晶體管。
在讀操作期間，例如大約0V的選擇性讀電壓Vrd被施加到選中的字線(例如WL8 )，同時例如大約4.5V的非選擇性讀電壓Vread #1施加到未選中的字線WL0 ~ WL7和WL9 ~ WL31 。非選擇性讀電壓Vread足以導通耦接到未選中的字線WL0-WL7和WL9-WL31的存儲單元。
電荷泄漏可能如下引起讀取失敗。存儲單元的重復編程和擦除可能促使存儲單元的氧化膜遭到破壞，并從而產生電子，所述電子可能在存儲單元的浮置柵極或者氧化膜中被俘獲，所述電子可以從存儲單元的浮置柵極或者氧化膜中移動到存儲單元的溝道。
如果電子從浮置柵極或氧化膜泄漏到溝道中，則存儲單元的閾值電壓可能減小。因此，如圖3所示，關斷單元的閾值電壓分布移位得更接近導通單元的閾值電壓分布。如果關斷單元的閾值電壓變得低于選擇性讀電壓Vrd，則關斷單元在讀操作期間被檢測為導通單元，并由此用數據"0"編程的存儲單元將被感測為存儲數據"1"。
通過分析糾錯碼可以識別由于電荷泄漏引起的讀取失敗。具體地，存儲
器控制器200可以通過檢錯和糾錯(ECC)分析來確定讀取失敗是由于電荷泄漏引起的。這里結合圖9來描述用于修復由于電荷泄漏引起的讀取失敗的操作。
圖4是圖2的閃存100的單元串的示意圖，其圖示了如何可能發(fā)生由于過編程引起的讀取失敗。如圖4所示，地選擇晶體管耦接到地選擇線GSL,而多個存儲單元耦接到字線WL0~ WL31中的相應字線。串選擇晶體管耦接到串選擇線SSL。在讀操作期間，選擇線讀電壓Vrd被施加到選中的字線(例如WL8 )，同時非選擇性讀電壓Vread被施加到未選中的字線WL0 - WL7和WL9~ WL31。
如果未選中的存儲單元(例如M31 )被過編程，則當讀取選中的存儲單元M8時，由于存儲單元M31的過編程而可能發(fā)生讀取失敗。圖5示出了關于如何可過編程未選中的存儲單元M31的示例。如圖5所示，因為具有低于
單元更快地被編程，所以在底部擦除電壓Vel以下的存儲單元在編程之后可能被容易地調節(jié)到頂部擦除電壓Vph以上。
如圖4所圖示，如果例如通過參考圖5上述的機制而過編程未選中的存儲單元M31,則單元串的溝道阻抗可能增加。如果溝道阻抗增加，則當讀取選中的存儲單元M8時，可能發(fā)生讀取失敗。具體地，如果未選中的存儲單元M31的閾值電壓高于非選擇性讀電壓Vread，則未選中的存儲單元M31在讀操作期間被關斷。如杲未選中的存儲單元M31被關斷，則選中的存儲單元M8被感測為關斷單元(即，存儲數據"0")。
如果單元串的存儲單元之一被過編程，則當讀取選中的存儲單元M8時，可能發(fā)生讀取失敗。由于過編程引起的讀取失敗促使已經用數據"1"編程的存儲單元被感測為存儲數據"0"。
圖6是圖2的閃存200的單元串的示意圖，其圖示了如何可能發(fā)生由于軟編程引起的第三讀取失敗。如圖6所示，地選擇晶體管耦接到地選擇線GSL,而多個存儲單元耦接到字線WL0~WL31中的相應字線。串選擇晶體管耦接到串選擇線SSL。在讀操作期間，選擇性讀電壓Vrd被施加到選中的字線(例如WL8 ),而非選擇性讀電壓Vread被施加到未選中的字線WLO ~WL7和WL9~ WL31。
如果選中的存儲單元M8被軟編程，則當讀取選中的存儲單元M8時，將發(fā)生讀取失敗。圖7和圖8圖示了選中的存儲單元可能如何被軟編程。
參考圖7，導通單元具有在例如-3V與-lV之間調節(jié)的閾值電壓，而關斷單元具有在例如+lV與+3V之間調節(jié)的閾值電壓。被施加到選中的字線(即WL8 )的選擇性讀電壓Vrd被設置為大約0V。被施加到未選中的字線WLO ~WL7和WL9 ~ WL31的非選4奪性讀電壓Vread被設置為大約4.5V。
在閃存中，以頁為單位進行讀操作。假設存儲塊的所有頁(例如32頁)進入讀操作，則字線WLO ~ WL31之一被提供選擇性讀電壓Vrd,而剩余31條字線WLO ~ WL31被提供非選擇性讀電壓Vread。當高于電源電壓Vcc的非選擇性讀電壓Vread被重復地施加到存儲單先的控制柵極時，所述存儲單元從中受壓。
如圖8圖示，當非選擇性讀電壓Vread被施加到存儲單元的控制柵極CG時，電子從溝道流入浮置柵極FG。當這發(fā)生時，導通單元的閾值電壓增加。如果導通單元的閾值電壓升高-lV,則導通單元的闞值電壓高于選擇性讀電壓Vrd。如果這發(fā)生，導通單元將不可避免地被讀取為關斷單元。
如此，如果存儲單元的閾值電壓由于非選擇性讀電壓Vread的重復施加而增加，則可能由于軟編程發(fā)生讀取失敗。圖7中的導通單元閾值電壓分布的陰影部分示出了作為該軟編程效果的結果，存儲單元的閾值電壓增加。如果軟編程促使存儲單元的閾值電壓升高，則存儲單元損失其數據存儲容量。
已經對提供加速的讀和寫操作速率和增加的數據存儲容量的閃存進行了各種改進。 一種這樣的改進涉及開發(fā)包括存儲多比特數據的存儲塊(下文中稱作為"MLC塊，，)和存儲單比特凄t據的存儲塊(下文中稱作為"SLC塊")兩者的閃存。
包括MLC塊和SLC塊兩者的閃存可能尤其傾向于軟編程引起的讀取失敗。具體地，由于SLC塊使用的非選擇性讀電壓可能是與被用作MLC塊的非選擇性讀電壓相同的電壓，因此SLC塊的存儲單元可能傾向于軟編程？ 1起的讀取失敗。如上所討論的，軟編程導致編程為導通單元的存儲單元(例如M8)被感測為關斷單元(或者存儲數據"0")。換句話說，軟編程引起的讀
取失敗導致數據"r被讀出為數據"o"。
圖9是圖示根據本發(fā)明實施例的用于分析和修復例如在圖1中所示的半導體存儲設備中發(fā)生的讀取失敗的操作的流程圖。根據圖9圖示的方法，可
能通過ECC分析和/或選擇性讀電壓的變化來確定讀取失敗的原因，并然后
以與讀:取失敗的原因一致的方式修復讀取失敗。
如圖9所示，操作可以在塊S110開始執(zhí)行讀操作。如上面參考圖l所討論的，閃存100從存儲器控制器200接收讀命令和地址，并且對選中的頁進行讀操作。在該讀操作期間，第一選擇性讀電壓Vrdl被施加到選中的字線，同時第一非選擇性讀電壓Vreadl被施加到未選中的字線。
接著，在塊S120，確定讀操作通過還是失敗。如果讀操作成功，則終止操作。如果讀取失敗發(fā)生，則執(zhí)行進一步操作以便確定讀取失敗的原因。
具體地，在塊S130,分析ECC碼。如圖1所示，存儲器控制器200包括用于檢測和糾正比特錯誤的ECC單元230。 ECC單元230能夠識別在讀出閃存100的數據時發(fā)生的比特錯誤的位置。如果比特錯誤的數目在可允許的范圍之內，則ECC單元230糾正所述比特錯誤。
接著，在塊S140,確定是否存在讀取失敗，其中包含數據"0"的存儲單元被無意地感測為包含數據"1"。如上所討論的，當用數據"0"編程的存儲單元被錯誤地讀取為數據"1"時，作為電荷泄漏的結果，這通常會發(fā)生。
當確定讀取失敗已由電荷泄漏引起時，操作前進到塊S170。如果讀取失敗被替代發(fā)現(xiàn)為以下情況包含數據'T，的存儲單元^皮無意地感測為包含數據"0",則操作替代前進到塊S150。如上所討論的，當用數據"1"編程的存儲單元被錯誤地讀^^為數據"0"時，作為過編程或軟編程的結果，這通常會發(fā)生。
在塊S150，執(zhí)行另一讀操作。執(zhí)行在塊S150處的讀操作，以便確定讀取失敗是由過編程或還是由軟編程引起。在塊S150處的讀操作期間，第二選々奪性讀電壓Vrd2被施加到選中的字線，同時第一非選擇性讀電壓Vreadl被施加到未選中的字線。如圖IO所圖示，第二選擇性讀電壓Vrd2高于第一選擇性讀電壓Vrdl。
在塊S160，確定是否已經修復了讀取失敗。如果讀取失敗是由于軟編程引起的，則在塊S150處施加的選擇性讀電壓的增加可能修復讀取失敗。具體地，如圖IO所示，如果第二選擇性讀電壓Vrd2被設置為高于軟編程的存儲單元的閾值電壓，則可以補救讀取失敗。然而，選擇性讀電壓的重置將不操作來修復由于過編程引起的讀取失敗。因此，才艮據本發(fā)明的實施例，通過ECC分析，可以識別由于電荷泄漏引
起的讀取失敗，并且通過增加選擇性讀電壓和重新執(zhí)行讀操作，可以區(qū)分由于軟編程還是過編程引起的讀取失敗。因此，根據本發(fā)明的實施例，提供了用于確定讀耳又失敗的原因的機制，這允許以與讀取失敗的根本原因一致的方式修復讀取失敗。
再次轉向圖9,在塊S170，確定讀取失敗是由于電荷泄漏引起的(塊S171 )，并且然后通過重新編程進行的電荷刷新在塊S172修復該讀取失敗。
如果操作替代前進到塊S180,則確定讀取失敗是由于過編程引起的(塊S181 )，并且然后通過將第二非選擇性讀電壓Vread2施加到未選中的字線在塊S182修復該讀取失敗。
如圖11所示，第一選擇性讀電壓Vrdl被施加到選中的字線，同時第二非選擇性讀電壓Vread2被施加到未選中的字線。第二非選擇性讀電壓Vread2高于第一非選擇性讀電壓Vreadl。通過將第二非選擇性讀電壓Vread2施加到未選中的字線，補救了由于過編程引起的讀取失敗。
如果操作替代前進到塊S190,則確定讀取失敗是由于軟編程引起的(塊S191 )，并且然后通過重新編程進行的電荷刷新在塊S192修復該讀取失敗。
圖12是包括根據本發(fā)明實施例的半導體存儲設備700的存儲系統(tǒng)的方框圖。參考圖12，存儲系統(tǒng)700由半導體存儲設備710、電源720、 CPU730、RAM740、用戶接口 750和系統(tǒng)總線760組成。
半導體存儲設備710包括閃存711和存儲器控制器712。半導體存儲設備710可以用閃存的單位產品來設計，或者用諸如一與非門(one-NAND )閃存之類的單一集成電路來設計。閃存711從存儲器控制器712接收讀命令和地址，分析ECC碼，并且控制選擇性讀電壓Vrd或者非選擇性讀電壓Vread的電平。
半導體存儲設備710通過系統(tǒng)總線760電連接到電源720、 CPU 730、RAM740和用戶接口 750。閃存711存儲由存儲器控制器712通過用戶接口 750提供的或者通過CPU 730處理的數據。
如果在半導體固態(tài)盤(SSD)中采用半導體存儲設備710，則存儲系統(tǒng)700在引導速度上將得到極大改善。盡管未示出，但是圖12中所示的存儲系統(tǒng)700可在應用芯片集或者相機圖像處理器中使用。
通過各種類型的封裝可以將半導體存儲設備710安裝在存儲系統(tǒng)700中。例如，閃存711和/或存儲器控制器712可通過下列任意封裝類型放置在其上， 例如層疊封裝(PoP: Package誦on-Package )、球柵陣列(BGA )、芯片規(guī)模 封裝(CSP: Chip Scale Packages )、有引線塑料芯片載體(PLCC: Plastic Leaded Chip Carrier )、塑料雙列直插式封裝(PDIP: Plastic Dual In-line Package )、華 夫餅干形式的管芯(Die in Waffle Pack )、晶片形式的管芯(Die in Wafer Form )、 板上芯片(COB: Chip-On-Board )、陶覺雙列直插式封裝(CERDIP: CERamic Dual In-line Package )、塑料公制四方扁平封裝(MQFP: Plastic Metric Quad Flat Pack)、薄型四方扁平封裝(TQFP: Thin Quad Flat Pack )、小外型封裝(SOIC: Small Outline )、縮小外型封裝(SSOP: Shrink Small Outline Package )、薄小 外型封裝(TSOP: Thin Small Outline )、薄型四方扁平封裝(TQFP: Thin Quad Flat Pack )、系統(tǒng)級封裝(SIP: System In Package )、多芯片封裝(MCP: Multi-Chip Package )、晶片級制造封裝(WFP: Wafer-level Fabricated Package )、 晶片級處理堆棧封裝(WSP: Wafer-level Processed Stack Package )、或者晶片 級處理封裝(WSP: Wafer-level Processed Package )。
上面公開的主題將被認為是圖解性的，而不是限制性的，并且所附權利 要求意欲涵蓋落入本發(fā)明的真實精神和范圍之內的所有這樣的修改、增強和 其他實施例。因此，為了最大程度受法律允許，本發(fā)明的范圍將通過所附權 利要求及其等效物的最廣可允許解釋來確定，而不受到前面詳細描述的約束 或限制。
權利要求
1. 一種半導體存儲設備，包括非易失性存儲器，包括多個存儲單元；和存儲器控制器，被配置成控制所述非易失性存儲器的至少一些操作，所述存儲器控制器包括糾錯單元；其中所述存儲器控制器被配置成至少部分基于所述糾錯單元的輸出，來確定在所述多個存儲單元中的第一存儲單元的讀操作期間發(fā)生的讀取失敗是否由于電荷泄漏。
2. 如權利要求1所述的半導體存儲設備，其中所述存儲器控制器被進一 步配置成如果所述糾錯單元的輸出指示所述多個存儲單元中的第一存儲單 元用數據"1"編程但是被感測為存儲數據"0"，則增加選擇性讀電壓，并且 對所述多個存儲單元中的第 一存儲單元執(zhí)行第二讀操作。
3. 如權利要求1所述的半導體存儲設備，其中所述存儲器控制器被進一 步配置成通過增加選擇性讀電壓并且對所述多個存儲單元中的第一存儲單 元執(zhí)行第二讀操作，來確定讀取失敗是否由于軟編程。
4. 如權利要求3所述的半導體存儲設備，其中所述存儲器控制器被進一 步配置成:當在所述第二讀操作期間未發(fā)生第二讀取失敗時，識別所述讀取 失敗是由于軟編程引起，并且當在所述第二讀操作期間發(fā)生第二讀取失敗時， 識別所述讀取失敗是由于過編程引起。
5. 如權利要求4所述的半導體存儲設備，其中所述存儲器控制器被進一 步配置成當識別所述讀取失敗是由于軟編程引起時，通過電荷刷新操作來 修復所述多個存儲單元中的第 一存儲單元。
6. 如權利要求4所述的半導體存儲設備，其中所述存儲器控制器被進一 步配置成當識別所述讀取失敗是由于過編程引起時，通過增加非選擇性讀 電壓來修復所述多個存儲單元中的第一存儲單元。
7. 如權利要求1所述的半導體存儲設備，其中所述存儲器控制器被進一 步配置成當識別所述讀取失敗是由于電荷泄漏時，通過電荷刷新操作來修 復所述多個存儲單元中的第 一存儲單元。
8. 如權利要求1所述的半導體存儲設備，其中所述存儲器控制器被進一 步配置成當所述糾錯單元的輸出指示所述多個存儲單元中的第一存儲單元用數據"0"編程但是被感測為存儲數據"1"時，通過電荷刷新操作來修復 所述多個存儲單元中的第 一存儲單元。
9. 一種用于分析半導體存儲設備的讀取失敗的方法，所述半導體存儲設 備包括非易失性存儲器和存儲器控制器，所述方法包括分析與從所述非易失性存儲器的第 一數據讀操作相關聯(lián)的糾錯碼，以便 確定所述讀取失敗是否由于電荷泄漏。
10. 如權利要求9所述的方法，所述方法還包括 增加在所述第一數據讀操作中使用的選擇性讀電壓；使用增加后的選擇性讀電壓來執(zhí)行第二讀操作，以便確定所述讀取失敗 是否由于軟編程導致。
11. 如權利要求IO所述的方法，還包括如果在所述第二讀操作期間未 發(fā)生第二讀取失敗，則識別所述讀取失敗是由于軟編程引起。
12. 如權利要求IO所述的方法，還包括如果在所述第二讀操作期間發(fā) 生第二讀取失敗，則識別所述讀取失敗是由于過編程引起。
13. 如權利要求11所述的方法，還包括如果識別所述讀取失敗是由于 軟編程引起，則執(zhí)行電荷刷新操作。
14. 如權利要求12所述的方法，還包括如果識別所述讀取失敗是由于 過編程引起，則增加非選擇性讀電壓。
15. 如權利要求9所述的方法，還包括如果識別所述讀取失敗是由于 電荷泄漏引起，則執(zhí)行電荷刷新操作。
16. —種用于修復非易失性存儲器的存儲單元的方法，所述非易失性存 儲器在第一讀操作期間經歷讀取失敗，所述方法包括使用糾錯單元的輸出對所述讀取失敗的原因進行歸類；和 基于所述讀取失敗的原因的歸類，來選擇用于修復所述存儲單元的方法。
17. 如權利要求16所述的方法，其中如果所述糾錯單元的輸出指示所述 存儲單元用數據"0"編程但是被感測為存儲數據"1"，則所述讀取失敗的原 因被歸類為由于電荷泄漏。
18. 如權利要求16所述的方法，其中如果所述糾錯單元的輸出指示所述 存儲單元用數據'T，編程但是被感測為存儲數據"0"，則所述讀取失敗的原 因被歸類為軟編程或過編程之一。
19. 如權利要求18所述的方法，還包括在將所述讀取失敗的原因歸類為軟編程或過編程之一之后，對所述存儲 單元執(zhí)行第二讀操作，其中使用與所述第 一讀操作期間使用的第 一選擇性讀電壓不同的第二選擇性讀電壓來執(zhí)行所述第二讀操作；如果所述糾錯單元的輸出指示在所述第二讀操作期間在所述存儲單元上 未發(fā)生讀取失敗，則將所述讀取失敗的原因進一步歸類為由于軟編程，否則， 則將所述讀取失敗的原因歸類為由于過編程；和其中基于所述讀取失敗的原因的歸類來選擇用于修復所述存儲單元的方 法的步驟包括如果所述讀取失敗的原因被歸類為由于軟編程，則選擇電荷 刷新操作，如果所述讀取失敗的原因被歸類為由于過編程，則選擇增加非選 擇性讀電壓。
20.如權利要求16所述的方法，其中所選擇的用于修復存儲單元的方法 包括當所述讀取失敗被歸類為由于電荷泄漏引起時，執(zhí)行電荷刷新操作。
全文摘要
提供了半導體存儲設備，包括非易失性存儲器，其包括多個存儲單元；和存儲器控制器，被配置成控制所述非易失性存儲器的至少一些操作。所述存儲器控制器包括糾錯單元。而且，所述存儲器控制器被配置成至少部分基于所述糾錯單元的輸出，而確定在所述多個存儲單元中的第一存儲單元的讀操作期間發(fā)生的讀取失敗是否由于電荷泄漏。還公開了相關方法。
文檔編號G11C7/10GK101465152SQ20081018419
公開日2009年6月24日 申請日期2008年12月19日 優(yōu)先權日2007年12月20日
發(fā)明者曹成奎 申請人:三星電子株式會社