專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括存儲(chǔ)單元、與所述存儲(chǔ)單元相連的位線和降壓電路的半 導(dǎo)體存儲(chǔ)裝置，其中，在從所述存儲(chǔ)單元讀出數(shù)據(jù)之前，所述降壓電路將所 述位線降壓至低于所述電源電壓的規(guī)定電平。
背景技術(shù)：
為了在半導(dǎo)體存儲(chǔ)裝置中實(shí)現(xiàn)數(shù)據(jù)讀出速度的提高，存在一種在讀出動(dòng) 線從電源電平向地電平變化的時(shí)間提前的技術(shù)。位線從電源電平到地電平的
變化通過次級(jí)柵極的PMOS晶體管被檢測(cè)，但如果使位線的降壓程度達(dá)到檢 測(cè)用晶體管的工作區(qū)域以下，則會(huì)產(chǎn)生直通電流和讀出錯(cuò)誤。在位線連接有 讀出放大器或PMOS的交叉驅(qū)動(dòng)器(夕口7 K，, A)的情況下，也同樣會(huì) 產(chǎn)生讀出錯(cuò)誤。因而，位線的降壓程度需要設(shè)定在PMOS晶體管的閾值附近。
并且，在位線被預(yù)充電至電源電平的SRAM電路中，對(duì)于讀出時(shí)或?qū)?入時(shí)的非選擇列，在字線起動(dòng)的同時(shí)，位線的電源電平的電荷流入到SRAM 的保持"L，，數(shù)據(jù)的節(jié)點(diǎn)中。此時(shí)，如果流入的電荷多則會(huì)產(chǎn)生寫入錯(cuò)誤。作 為表示針對(duì)寫入錯(cuò)誤的耐性水平的指標(biāo)，有一種被稱為靜態(tài)噪聲容限(Static Noise Margin )的指標(biāo)。
近年來，隨著半導(dǎo)體結(jié)構(gòu)的微細(xì)化，靜態(tài)噪聲容限不斷減小，確保靜態(tài) 容限的要求日益提高。作為應(yīng)對(duì)這種要求的對(duì)策， 一直以來存在一種對(duì)位線 的電源電平的電位進(jìn)行降壓，從而減少在字線起動(dòng)時(shí)從位線向存儲(chǔ)單元的存 儲(chǔ)有"L，，數(shù)據(jù)的節(jié)點(diǎn)流入的電流的技術(shù)。此時(shí)，如果位線降壓的程度小，則 根據(jù)上述原理會(huì)產(chǎn)生寫入錯(cuò)誤。相反，如果降壓的程度過大，則因流入SRAM的保持"H"數(shù)據(jù)的節(jié)點(diǎn)中的位線的"L"電平的電荷而產(chǎn)生寫入錯(cuò)誤。因而，需 要在能夠確保靜態(tài)噪音容限的電平以下、且不引起數(shù)據(jù)破壞的電平以上的范 圍內(nèi)對(duì)位線降壓。
以下參照?qǐng)D24說明與本發(fā)明相關(guān)的半導(dǎo)體存儲(chǔ)裝置中的位線降壓的技 術(shù)。圖24A為表示與本發(fā)明相關(guān)的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)的電路圖，圖24B 為表示其操作的時(shí)序圖。
在圖24A中，11為SRAM的存儲(chǔ)單元，12為預(yù)充電電路，13為讀出
電路，14為降壓電路，BL/^I為互補(bǔ)型的位線，WL為字線，PC為預(yù)充電 控制信號(hào)，DC為降壓控制信號(hào)，QP1、 QP2和QP3為構(gòu)成預(yù)充電電路12 的PMOS晶體管，QNll、 QP11和QP12為構(gòu)成降壓電路14的NMOS晶體管。
降壓電路14為了在字線WL起動(dòng)之前對(duì)位線BL/5I進(jìn)行降壓而設(shè)置。 降壓晶體管QPll、 QP12的漏極直接與位線BL/相連，源極與地相連， 柵極通過降壓控制信號(hào)DC來驅(qū)動(dòng)。
如圖24B所示，在字線WL起動(dòng)之前，首先，在時(shí)刻t51,使預(yù)充電控 制信號(hào)PC無效而成為"H"電平，預(yù)充電晶體管QP1、QP2和平衡晶體管QP3 斷開，位線BL/iE成為浮動(dòng)狀態(tài)。
接著，在時(shí)刻t52，使降壓控制信號(hào)DC有效而成為"L"電平，在降壓電 路14中的降壓晶體管QPll、 QP12導(dǎo)通的同時(shí)，平衡晶體管QN11導(dǎo)通， 位線BL/il的電荷被放電，位線BL/^I的電位被降壓至規(guī)定電平。規(guī)定電 平被認(rèn)為例如是(VDD-Vth)。其中，VDD是用于預(yù)充電的電源電壓，Vth 是MOS晶體管的閾值電壓。
接著，在時(shí)刻t53,使降壓控制信號(hào)DC無效而成為"H"電平，則降壓晶 體管QPll、 QP12斷開的同時(shí)，平衡晶體管QN11斷開，位線BL/^I的降 壓和平鉤M亭止。
接著，在時(shí)刻t54,使字線WL有效，執(zhí)行從存儲(chǔ)單元11讀出數(shù)據(jù)。當(dāng)存儲(chǔ)單元11中存儲(chǔ)有"0"時(shí)，從位線BL向存儲(chǔ)單元11流入電流，位線BL 的電位降低，互補(bǔ)位線il的電位不降低。通過讀出電路14讀出該位線 BI^"L"電平、互補(bǔ)位線il-"H"電平，判斷為"0"數(shù)據(jù)。另一方面，當(dāng)存儲(chǔ) 單元11中存儲(chǔ)有"l，，時(shí)，從互補(bǔ)位線^I向存儲(chǔ)單元11流入電流，互補(bǔ)位線的電位降低，位線BL的電位不降低。通過讀出電路14讀出該位線 BL^"H"電平、互補(bǔ)位線il^"L"電平，判斷為"l"數(shù)據(jù)。在圖24B中，位線 BL/的電位的虛線表示無論是位線BL還是互補(bǔ)位線瓦，其電位降低的 情況。
接著，在時(shí)刻t55，使字線WL成為"L"電平，數(shù)據(jù)讀出結(jié)束。進(jìn)而，在 時(shí)刻t56，使預(yù)充電控制信號(hào)PC有效而變?yōu)?L"電平，預(yù)充電晶體管QP1、 QP2和平衡晶體管QP3導(dǎo)通，所以位線BL/5I被預(yù)充電至電源電壓。
在上述半導(dǎo)體存儲(chǔ)裝置起動(dòng)時(shí)，位線BL/^E降壓的程度隨著降壓控制 信號(hào)DC的脈寬而調(diào)整，設(shè)降壓程度為AV、降壓控制信號(hào)DC的脈寬為Tw， 則AV^Tw。即，降壓程度AV與降壓控制信號(hào)DC的脈寬Tw大致成比例。
通常，在操作周期開始時(shí)，在字線的起動(dòng)之前進(jìn)行位線的降壓。因?yàn)閺?周期的開始到字線的起動(dòng)為止的時(shí)間短，所以降壓晶體管基于具有微小脈寬 的降壓控制信號(hào)而受到控制。在現(xiàn)有技術(shù)中，位線的降壓程度AV根據(jù)輸入 到降壓晶體管QPll、 QP12的降壓控制信號(hào)DC的脈寬Tw而設(shè)定。因此， 當(dāng)因操作條件或器件波動(dòng)而使降壓控制信號(hào)DC的脈寬Tw發(fā)生變動(dòng)時(shí)，降 壓程度AV會(huì)產(chǎn)生較大差別，引起操作錯(cuò)誤。
隨著半導(dǎo)體存儲(chǔ)電路的微細(xì)化，相對(duì)來看，位線負(fù)載電容的波動(dòng)和降壓
控制信號(hào)脈寬的波動(dòng)增大，對(duì)位線的降壓程度進(jìn)行補(bǔ)償變得越來越困難。
并且，存在如下問題由位線的降壓電路和用于降壓電路的控制電路所 引起的電路占有面積增大的結(jié)果，導(dǎo)致電路布圖面積增大和讀出速度增大。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于不受器件波動(dòng)或操作條件變化的影響 而將位線降壓至最佳電平。
為了解決上述問題，本發(fā)明的半導(dǎo)體存儲(chǔ)裝置包括
存儲(chǔ)單元；和
位線，與所述存儲(chǔ)單元相連，傳遞用于讀出和寫入數(shù)據(jù)的電位。 在所述半導(dǎo)體存儲(chǔ)裝置中包括
位線電位監(jiān)測(cè)降壓電路，在讀出和寫入操作之前，監(jiān)測(cè)所述位線的電位， 根據(jù)該監(jiān)測(cè)結(jié)果調(diào)整所述位線的降壓量。
或者，在同樣的半導(dǎo)體存儲(chǔ)裝置中，進(jìn)一步包括
位線電位監(jiān)測(cè)電路，在讀出和寫入操作之前，監(jiān)測(cè)所述位線的電位，生 成對(duì)應(yīng)該監(jiān)測(cè)結(jié)果的中繼降壓控制信號(hào)；和
降壓電路，根據(jù)所迷中繼降壓控制信號(hào)進(jìn)行位線的降壓。
根據(jù)本發(fā)明，由于根據(jù)位線的電位(電荷量)來調(diào)整降壓量，因而能夠 不受降壓控制信號(hào)脈寬的波動(dòng)和每個(gè)位線的負(fù)載電容等的波動(dòng)的影響，使任 何位線都降壓至同樣的電平。
并且，通過在監(jiān)測(cè)電路中使用配置在存儲(chǔ)單元陣列外圍的光學(xué)虛擬模式 的晶體管，使得外圍電路不需要降壓電路，從而能夠縮小電路布圖面積。
進(jìn)而，通過由位線電位監(jiān)測(cè)電路發(fā)出的中繼降壓控制信號(hào)來禁止字線的 起動(dòng)，可以防止在降壓程度不完全的狀態(tài)下起動(dòng)字線而使存儲(chǔ)單元的數(shù)據(jù)遭 到破壞。或者，通過在降壓程度不完全的狀態(tài)時(shí)減弱字線的起動(dòng)能力，來防 止位線電流一下子流入到存儲(chǔ)單元，從而能夠防止存儲(chǔ)單元的數(shù)據(jù)遭到破 壞。
本發(fā)明的其他目的通過理解下文描述的實(shí)施方式就會(huì)明白，并將明示在所 附的權(quán)利要求書中。并且，本說明書中沒有提及的眾多益處，應(yīng)該是本領(lǐng)域 技術(shù)人員在實(shí)施本發(fā)明之后能夠想到的。


圖1為表示本發(fā)明權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置結(jié)構(gòu)的框圖;
圖2A為實(shí)施方式1的電路圖的一例；
圖2B為實(shí)施方式1的時(shí)序圖3為實(shí)施方式2的電路圖的一例；
圖4A為實(shí)施方式3的電路圖的一例；
圖4B為實(shí)施方式3的時(shí)序圖5A為實(shí)施方式4的電路圖的一例；
圖5B為實(shí)施方式4的時(shí)序圖6為實(shí)施方式5的電路圖的一例；
圖7為實(shí)施方式6的電路圖的一例；
圖8為實(shí)施方式7的電路圖的一例；
圖9A為實(shí)施方式8的電路圖的一例；
圖9B為實(shí)施方式8的時(shí)序圖10為實(shí)施方式9的電路圖的一例；
圖11為實(shí)施方式10的電路圖的一例；
圖12為實(shí)施方式11的電路圖的一例；
圖13為實(shí)施方式12的電路圖的一例；
圖14為實(shí)施方式13的電路圖的一例；
圖15為實(shí)施方式14的電路圖的一例；
圖16為實(shí)施方式15的電^^圖的一例；
圖17為實(shí)施方式16的電路圖的一例；
圖18為實(shí)施方式17的電路圖的一例；
圖19為實(shí)施方式18的電路圖的一例；
圖20為實(shí)施方式19的電路圖的一例；
圖21為實(shí)施方式20的電路圖的一例；圖22為實(shí)施方式21的電路圖的一例；
圖23為實(shí)施方式22的電路圖的一例；
圖24A為與本發(fā)明相關(guān)的半導(dǎo)體存儲(chǔ)裝置的電路圖24B為圖24A所示的半導(dǎo)體存儲(chǔ)裝置的時(shí)序圖。
具體實(shí)施例方式
以下，參照附圖對(duì)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的實(shí)施方式進(jìn)行詳細(xì)說明。 (實(shí)《&方式1 )
圖1表示本發(fā)明實(shí)施方式1的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)。本實(shí)施方式 的半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元1，由SRAM (Static Random Access
Memory)構(gòu)成，并通過來自字線WL的存取而起動(dòng)；位線BL/iE,與存儲(chǔ) 單元l相連，傳遞用于讀出和寫入數(shù)據(jù)的電位；和位線電位監(jiān)測(cè)降壓電路4， 監(jiān)測(cè)位線BL/的電位，根據(jù)位線BL/^T的電位對(duì)位線BL/iE的降壓量進(jìn)
行調(diào)整。
圖2A、圖2B中示出了具體電路的一例和時(shí)序圖。如圖2A所示，預(yù)充 電電路2包括開關(guān)晶體管QP1、 QP2和平衡晶體管QP3，其中開關(guān)晶體管 QP1、 QP2為預(yù)充電用開關(guān)元件，由PMOS晶體管構(gòu)成。預(yù)充電晶體管QP1 的漏極與位線BL相連。預(yù)充電晶體管QP2的漏極與位線^I相連。預(yù)充電 晶體管QP1的柵極、預(yù)充電晶體管QP2的柵極和平衡晶體管QP3的柵極相 互連接。這些柵極與預(yù)充電控制信號(hào)PC的供給源(未圖示)相連。預(yù)充電 晶體管QP1的源極和預(yù)充電晶體管QP2的源極與高電位側(cè)電源(VDD)相 連。
位線電位監(jiān)測(cè)降壓電路4是由降壓控制信號(hào)DC所控制的電路，包括連 接于位線BL/5I和降壓控制節(jié)點(diǎn)ND之間的位線電位監(jiān)測(cè)晶體管QPll、 QP12，以及NMOS型降壓晶體管QNll。降壓晶體管QN11連接于降壓控 制節(jié)點(diǎn)ND和地之間，從降壓控制節(jié)點(diǎn)ND輸入柵極信號(hào)。
接著，參照?qǐng)D2B的時(shí)序圖對(duì)如上構(gòu)成的本實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的操作進(jìn)行說明。在時(shí)刻to，低有效(口々7夕亍4 :/)的預(yù)充電控制信號(hào)
PC處于有效狀態(tài)，降壓控制信號(hào)DC處于無效狀態(tài)。由于預(yù)充電控制信號(hào) PC為"L，，電平，所以預(yù)充電晶體管QP1、 QP2和平衡晶體管QP3處于導(dǎo)通 狀態(tài)。因而，位線BL/il通過施加電源電壓VDD而被預(yù)充電。此時(shí)，降壓 控制節(jié)點(diǎn)ND的電壓穩(wěn)定在通常NMOS的閾值電平。
在字線WL的起動(dòng)(時(shí)刻t3 )之前，首先，在時(shí)刻tl,使預(yù)充電控制信 號(hào)PC無效而成為"H"電平，預(yù)充電晶體管QP1、 QP2和平衡晶體管QP3斷 開，因而位線BL/^E成為浮動(dòng)狀態(tài)。
接著，在時(shí)刻t2,使降壓控制信號(hào)DC有效而從"H"電平變?yōu)?L，，電平， 因而位線電位監(jiān)測(cè)降壓電路4中的位線電位監(jiān)測(cè)晶體管QPll、 QP12導(dǎo)通， 位線BL/SE的充電電荷(電源電平)流入降壓控制節(jié)點(diǎn)ND。此時(shí)，位線 BL/的電位越高，并且位線BL/5E的負(fù)載電容越大，就有越多的電荷流 入降壓控制節(jié)點(diǎn)ND。降壓控制節(jié)點(diǎn)ND的電位隨流入的電荷而上升，降壓 晶體管QN11導(dǎo)通。通過降壓晶體管QN11的導(dǎo)通，降壓控制節(jié)點(diǎn)ND被降 壓，通過位線電位監(jiān)測(cè)晶體管QPll、 QP12,位線BL/冗被降壓。當(dāng)位線 BL/il的電位被降壓而下降后，由降壓晶體管QN11所吸附的電荷減少。
接著，在時(shí)刻t3,降壓控制信號(hào)DC變?yōu)?H"電平，位線電位監(jiān)測(cè)晶體 管QPll、 QP12斷開，使得這些晶體管QPll、 QP12與地之間的連接斷開， 所以位線BL/§1的降壓停止。
接著，在時(shí)刻t4,使字線WL起動(dòng)而成為"H"電平，進(jìn)行存儲(chǔ)單元1的 數(shù)據(jù)讀出。對(duì)于該讀出操作，與現(xiàn)有技術(shù)的情況相同。
接著，在時(shí)刻t5，字線WL成為"L"電平，數(shù)據(jù)讀出結(jié)束。進(jìn)而，在時(shí) 刻t6,預(yù)充電控制信號(hào)PC變?yōu)?L"電平，預(yù)充電晶體管QP1、 QP2和平衡 晶體管QP3導(dǎo)通，位線BL/il被預(yù)充電至電源電壓。
如上所述，在本實(shí)施方式中，位線BL/il根據(jù)位線BL/il的電位、位
線BL/的負(fù)載電容而被降壓，因此，可以不受位線BL/的負(fù)載電容的波動(dòng)和工作電壓變化的影響，對(duì)半導(dǎo)體存儲(chǔ)裝置進(jìn)行最佳的降壓控制。并且， 在挪用電路而設(shè)計(jì)不同容量的半導(dǎo)體存儲(chǔ)裝置時(shí)，因?yàn)槿菀渍{(diào)整，所以可以 削減設(shè)計(jì)工時(shí)。
進(jìn)而，由于在降壓過程中降壓能力隨著位線BL/的電位而變化(減 小)，所以半導(dǎo)體存儲(chǔ)裝置不易受降壓控制信號(hào)DC的脈寬波動(dòng)的影響。進(jìn) 而，位線電位監(jiān)測(cè)晶體管QPll、 QP12由PMOS晶體管構(gòu)成，從而，隨著 位線BL/5E的降壓，向降壓控制節(jié)點(diǎn)ND流入的電荷量得到高精度篩選， 所以能以高靈敏度進(jìn)行降壓控制。
并且，在本實(shí)施方式的電路結(jié)構(gòu)中，可以通過自我控制來停止降壓操作， 所以未必需要具有微小脈寬的脈沖。因而，即使因?yàn)樵O(shè)計(jì)上要求使用閾值高 的晶體管，或者因?yàn)樵陔娐方Y(jié)構(gòu)上不得不縮短降壓控制期間，從而難以生成 微小的脈寬，也能以高靈敏度進(jìn)行半導(dǎo)體存儲(chǔ)裝置的降壓控制。
進(jìn)而，將位線電位監(jiān)測(cè)晶體管QPll、 QP12的尺寸設(shè)為與存儲(chǔ)單元1 的存取晶體管相同的尺寸，使降壓控制信號(hào)DC的驅(qū)動(dòng)器與字線驅(qū)動(dòng)器的尺 寸相同，從而可以使降壓控制信號(hào)DC的電壓變化的趨勢(shì)接近于字線WL的 電壓變化的趨勢(shì)。因此，可以高精度地重現(xiàn)在字線WL起動(dòng)時(shí)流入存儲(chǔ)單元
l的電源電壓充電電荷。從而，根據(jù)流入的位線BL/^I的電荷，可以高精度 地對(duì)位線BL/iE進(jìn)行降壓控制，可以將SRAM的位線BL/iE降壓至可確保 靜態(tài)噪聲容限的電平。
進(jìn)而，位線電位監(jiān)測(cè)晶體管QPll、 QP12和降壓晶體管QN11由配置在 存儲(chǔ)單元1陣列外圍的光學(xué)虛擬模式的晶體管構(gòu)成，從而不會(huì)引起電路布圖 面積的增加而能夠?qū)崿F(xiàn)半導(dǎo)體存儲(chǔ)裝置的降壓功能。并且，由與存儲(chǔ)單元l 相同的器件構(gòu)成這些晶體管QPll、 QP12、 QNll，從而可以根據(jù)存儲(chǔ)單元l 的晶體管的特性波動(dòng)而進(jìn)行降壓控制。
進(jìn)而，光學(xué)虛擬晶體管通常配置在位線BL/il的最上端和最下端，因 此分別構(gòu)成位線電位監(jiān)測(cè)電路，通過并用它們，能夠使因存儲(chǔ)單元l的晶體管的特性波動(dòng)而降低的可靠性得到提高。 (實(shí)施方式2)
圖3表示本發(fā)明實(shí)施方式2的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)。在圖3中， 與實(shí)施方式1的圖2中的符號(hào)相同的符號(hào)表示同一結(jié)構(gòu)單元。本實(shí)施方式中 特有的結(jié)構(gòu)為平衡晶體管QP13。平衡晶體管QP13由PMOS晶體管構(gòu)成，
其柵極與降壓控制節(jié)點(diǎn)ND相連接，其源極、漏極與位線BL/相連接。 平衡晶體管QP13由于在降壓控制信號(hào)DC為"L"電平時(shí)導(dǎo)通，因此在位線 BL/^I降壓期間，可以使位線BL/^I的電位相同。對(duì)于其他的結(jié)構(gòu)和操作， 由于與實(shí)施方式l相同，因此省略說明。 (實(shí)施方式3 )
圖4A表示本發(fā)明實(shí)施方式3的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)，圖4B示 出了表示其操作的時(shí)序圖。本實(shí)施方式中特有的結(jié)構(gòu)為設(shè)置了預(yù)充電兼位線 電位監(jiān)測(cè)降壓電路5，該電路相當(dāng)于在圖3的位線電位監(jiān)測(cè)降壓電路4中合 并了預(yù)充電電路2。該結(jié)構(gòu)中，在降壓控制節(jié)點(diǎn)ND與地之間，連接有兩級(jí) 串聯(lián)的NMOS型降壓晶體管QN12、 QN13來代替圖3的降壓晶體管QNll。 并且，在降壓控制節(jié)點(diǎn)ND與電源電壓之間連接有PMOS型預(yù)充電晶體管 QP14。降壓控制節(jié)點(diǎn)ND輸入到降壓晶體管QN12，預(yù)充電.降壓控制信號(hào) PDC輸入到降壓晶體管QN13和預(yù)充電晶體管QP14。
接著，參照?qǐng)D4B的時(shí)序圖對(duì)如上構(gòu)成的本實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置 的操作進(jìn)行說明。在字線WL起動(dòng)(時(shí)刻t2)之前，預(yù)充電.降壓控制信號(hào) PDC成為"L，，電平，預(yù)充電晶體管QP14導(dǎo)通，降壓晶體管QN13斷開，從 而降壓控制節(jié)點(diǎn)ND被預(yù)充電至電源電壓。此時(shí)，平衡控制信號(hào)EQ成為"L" 電平，因此，位線電位監(jiān)測(cè)晶體管QPll、 QP12導(dǎo)通，從而將位線BL/預(yù) 充電至電源電壓。
接著，在字線WL起動(dòng)之前，在時(shí)刻tl，預(yù)充電.降壓控制信號(hào)PDC從 "L，，電平變?yōu)?H，，電平。從而，降壓晶體管QN12、 QN13將降壓控制節(jié)點(diǎn)ND降壓至地電平，位線電位監(jiān)測(cè)晶體管QPll、 QP12使位線BL/冗降壓。當(dāng) 位線BL/il的電位降壓時(shí)，降壓控制節(jié)點(diǎn)ND漸漸接近于"L"電平，通過降 壓晶體管QN12的電流減少而降壓速度放緩。接著，平衡控制信號(hào)EQ從"L，，
電平變?yōu)?H，，電平，位線BL/SI的降壓完全停止。
根據(jù)本實(shí)施方式，因?yàn)榧尤腩A(yù)充電電路功能而構(gòu)成預(yù)充電兼位線電位監(jiān)
測(cè)降壓電路5，所以可以縮小電路布圖面積。并且，由于在位線BL/產(chǎn)生 的負(fù)載電容減小，因此可以實(shí)現(xiàn)處理速度的高速化。
在圖4A中，示出了用預(yù)充電兼位線電位監(jiān)測(cè)降壓電路5進(jìn)行預(yù)充電的 例子，但也可以另外設(shè)置預(yù)充電電路，用位線電位監(jiān)測(cè)降壓電路4來輔助預(yù) 充電。
(實(shí)施方式4)
圖5A表示本發(fā)明實(shí)施方式4的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)，圖5B示 出了表示其操作的時(shí)序圖。本實(shí)施方式中特有的結(jié)構(gòu)為設(shè)置了電位調(diào)整晶體 管QN14。電位調(diào)整晶體管QN14,其源極與地VSS相連接，其漏極與降壓 控制節(jié)點(diǎn)ND相連接，其柵極與電源電位VDD相連接，從而被控制為常ON。 通過調(diào)整這樣構(gòu)成的電位調(diào)整晶體管QN14的晶體管長(zhǎng)度和晶體管寬度，可 以調(diào)整降壓控制節(jié)點(diǎn)ND的電位。并且，當(dāng)降壓控制完成時(shí)能可靠地將降壓 控制節(jié)點(diǎn)ND置為"L，，電平，因此在高頻工作的情況下，容易實(shí)現(xiàn)將降壓控 制節(jié)點(diǎn)ND總是設(shè)定為恒定電位。另外，本實(shí)施方式的操作在圖5B中示出 了其時(shí)序圖，因?yàn)榛旧吓c圖2B所示的實(shí)施方式l相同，所以省略說明。 (實(shí)施方式5 )
圖6表示本發(fā)明實(shí)施方式5的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)。本實(shí)施方式 中特有的結(jié)構(gòu)為設(shè)置了初始化晶體管QN15。初始化晶體管QN15由NMOS 晶體管構(gòu)成，其源極與地相連接，其漏極與降壓控制節(jié)點(diǎn)ND相連接，其柵 極由降壓控制信號(hào)DC所控制。該結(jié)構(gòu)中，由于初始化晶體管QN15只在降 壓控制信號(hào)DC成為"H，，電平時(shí)導(dǎo)通，因此具有下述優(yōu)點(diǎn)在除降壓操作以外的期間，降壓控制節(jié)點(diǎn)ND被初始化，并且，在降壓操作中不會(huì)流過直通 電流。
(實(shí)施方式6)
圖7表示本發(fā)明實(shí)施方式6的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)。本實(shí)施方式 關(guān)注的是圖5所示結(jié)構(gòu)(實(shí)施方式4)中其降壓控制信號(hào)DC的輸出電路， 在位線電位監(jiān)測(cè)降壓電路4設(shè)置有NMOS晶體管的位線電位監(jiān)測(cè)晶體管 QN16、 QN17來代替PMOS晶體管。另外，在圖7中，NA為NAND柵極， Invl為反相器，QN18、 QN19為NMOS的開關(guān)晶體管。
降壓控制信號(hào)DC為"H"電平驅(qū)動(dòng)，由NMOS的開關(guān)晶體管QN18、 QN19將其生成并使之低振幅工作，從而限制位線電位監(jiān)測(cè)晶體管QN16、 QN17的電流量。根據(jù)該結(jié)構(gòu)，在位線電位監(jiān)測(cè)降壓電路4中不需要PMOS 晶體管，可以實(shí)現(xiàn)電路布圖面積的縮小。
(實(shí)3釔方式7)
圖8表示本發(fā)明實(shí)施方式7的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)。本實(shí)施方式 特有的結(jié)構(gòu)為分離了位線電位監(jiān)測(cè)電路4a和降壓電路4b。本實(shí)施方式的半 導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元1;位線BL/冗，與存儲(chǔ)單元l相連，傳遞用 于讀出和寫入數(shù)據(jù)的電位；位線電位監(jiān)測(cè)電路4a,監(jiān)測(cè)位線BL/冗的電位， 當(dāng)該電位為某一固定電位以下時(shí)，發(fā)出中繼降壓控制信號(hào)DC';和降壓電路 4b,根據(jù)來自位線電位監(jiān)測(cè)電路4a的中繼降壓控制信號(hào)DC',進(jìn)行位線 BL/的降壓。
這樣，通過將位線電位監(jiān)測(cè)降壓電路4分離為位線電位監(jiān)測(cè)電路4a和 降壓電路4b,如在以下說明的各實(shí)施方式中所述，可以實(shí)現(xiàn)位線電位監(jiān)測(cè) 電路4a和降壓電路4b之間的各種組合。 (實(shí)施方式8 )
圖9A、圖9B表示由不用于數(shù)據(jù)存儲(chǔ)的、復(fù)制的存儲(chǔ)單元l'構(gòu)成位線電 位監(jiān)測(cè)電路4a的本發(fā)明實(shí)施方式8的電路結(jié)構(gòu)及其時(shí)序圖。若對(duì)位線BL/il的電位進(jìn)行過度降壓，則存儲(chǔ)單元1的保持特性反而會(huì)惡化。在圖9A中，
使用在位線BL/iE成為"L"電平時(shí)容易反轉(zhuǎn)的存儲(chǔ)單元r作為復(fù)制的存儲(chǔ)單 元r,從而可以檢測(cè)降壓過度，能夠防止過多的降壓。并且，通過使用以光 學(xué)虛擬模式配置的晶體管，可以實(shí)現(xiàn)電路布圖面積的縮小。
下面參照?qǐng)D9B說明本實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的操作。在不工作時(shí)， 降壓控制信號(hào)DC為"L"電平，通過晶體管QP21,節(jié)點(diǎn)Nd被初始化為"H" 電平，節(jié)點(diǎn)Nd—被初始化為"L"電平。字線WL起動(dòng)(時(shí)刻t2)之前，在時(shí) 刻tl,降壓控制信號(hào)DC從"L，，電平變?yōu)?H"電平，位線電位監(jiān)測(cè)電路4a(晶 體管QN21)導(dǎo)通，降壓控制節(jié)點(diǎn)ND從"L"電平變?yōu)?H，，電平，從而，降壓 電路4b (晶體管QN25、 QN26)導(dǎo)通，降壓開始。當(dāng)位線的電位一皮 降壓而下降后，晶體管QP22導(dǎo)通，晶體管QN24斷開，位線電位監(jiān)測(cè)電路 4a的晶體管QN23導(dǎo)通。從而，節(jié)點(diǎn)Nd變?yōu)?L"電平，降壓控制信號(hào)DC' 成為"L"電平，降壓停止。此時(shí)，通過將位線電位監(jiān)測(cè)電路4a的晶體管QP22 的能力和晶體管QN24的能力設(shè)定為最佳，可以調(diào)整晶體管QN23、 QN24 導(dǎo)通的時(shí)刻。
(實(shí)施方式9)
圖IO表示與圖9同樣由不用于數(shù)據(jù)存儲(chǔ)的、復(fù)制的存儲(chǔ)單元l'構(gòu)成位 線電位監(jiān)測(cè)電路4a的本發(fā)明實(shí)施方式9的電路結(jié)構(gòu)。本實(shí)施方式與圖7結(jié) 構(gòu)(實(shí)施方式6)的不同點(diǎn)在于，在設(shè)置從降壓控制信號(hào)DC生成降壓控制 信號(hào)DC—的反相器Inv2后，通過該反相器Inv2生成的降壓控制信號(hào)DC一被 輸入到位線電位監(jiān)測(cè)電路4a的晶體管QN24 (驅(qū)動(dòng)節(jié)點(diǎn)Nd—)。從而，可以 加快初始化的速度。并且，在本實(shí)施方式中，可以將晶體管QN24受位線
B L/ 51的降壓而導(dǎo)通的時(shí)刻提前。 (實(shí)施方式10)
圖11表示本發(fā)明實(shí)施方式10的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)。在本實(shí)施 方式中，將輸入降壓控制信號(hào)DC的位線電位監(jiān)測(cè)電路4a (晶體管QPll、QP12)連接于位線BL/BL與降壓控制節(jié)點(diǎn)ND之間作為位線電位監(jiān)測(cè)電路 4a。進(jìn)而，處于常導(dǎo)通狀態(tài)的晶體管QN27連接于降壓控制節(jié)點(diǎn)ND和地之間。
下面對(duì)本實(shí)施方式的操作進(jìn)行說明。在字線WL起動(dòng)之前，降壓控制信 號(hào)DC從"H"電平變?yōu)?L，，電平。從而，位線電位監(jiān)測(cè)電路4a(晶體管QPll、 QP12)導(dǎo)通，位線BL/iE的電源電平的電荷流入降壓控制節(jié)點(diǎn)ND。根據(jù) 該電荷和通過晶體管QN27供給到降壓控制節(jié)點(diǎn)ND的地電平的電荷，調(diào)整 降壓控制節(jié)點(diǎn)ND的電位電平。降壓控制節(jié)點(diǎn)ND因流入的電源電平的電荷 而接近于"H，，電平，降壓電路(晶體管QN25、 QN26)導(dǎo)通，位線BL/被 降壓。當(dāng)位線BL/冗被降壓后，通過位線電位監(jiān)測(cè)晶體管QPll、 QP12流 入降壓控制節(jié)點(diǎn)ND的電荷減少，結(jié)果降壓控制節(jié)點(diǎn)ND接近于"L"電平。 這樣，降壓電路4b(晶體管QN25、 QN26)的放電減弱，達(dá)到某一電位時(shí) 晶體管QN25、 QN26斷開。
有時(shí)因位線BL/il的負(fù)載大而需要大尺寸的降壓晶體管。在這種情況 下，本實(shí)施方式的結(jié)構(gòu)與使用光學(xué)虛擬模式晶體管的結(jié)構(gòu)相比較，可以在大 范圍內(nèi)調(diào)整降壓晶體管的尺寸。 (實(shí)施方式11 )
圖12中示出了作為與實(shí)施方式10不同的另一具體電路例的實(shí)施方式 ll的電路結(jié)構(gòu)。本實(shí)施方式與圖11 (實(shí)施方式10)的不同點(diǎn)在于，在降壓 控制節(jié)點(diǎn)ND與地之間連接有降壓控制節(jié)點(diǎn)初始化晶體管QN28。降壓控制 節(jié)點(diǎn)初始化晶體管QN28在降壓控制節(jié)點(diǎn)ND代替常導(dǎo)通的晶體管QN27, 由降壓控制信號(hào)DC所控制。即使是這樣的結(jié)構(gòu)，也能夠獲得與實(shí)施方式IO 相同的效果。
(實(shí)施方式12)
圖13中示出了本發(fā)明實(shí)施方式12的電路結(jié)構(gòu)。圖13中包括存儲(chǔ)單 元l;位線BL/iT,與存儲(chǔ)單元l相連，傳遞用于讀出和寫入數(shù)據(jù)的電位；位線電位監(jiān)測(cè)電路4a,監(jiān)測(cè)位線BL/il的電位，當(dāng)位線BL/1I的電位為某 一固定電位以下時(shí)，發(fā)出中繼降壓控制信號(hào)DC'S1;降壓控制電路6，采取 從多個(gè)位線電位監(jiān)測(cè)電路4a輸出的中繼降壓控制信號(hào)DC'S1的AND或OR; 和降壓電路4b，根據(jù)降壓控制電路6的輸出進(jìn)行降壓。
當(dāng)采取中繼降壓控制信號(hào)DC'S1的AND時(shí)，降壓控制電路6會(huì)檢測(cè)到 作為來自任意一個(gè)監(jiān)測(cè)電路4a的輸出的中繼降壓控制信號(hào)DC'S1從"H"電平 變?yōu)?L"電平。降壓電路4b根據(jù)降壓控制電路6的上述檢測(cè)結(jié)果停止降壓， 因此可以抑制在監(jiān)測(cè)電路4 a的特性波動(dòng)時(shí)產(chǎn)生的過多的降壓控制。
并且，當(dāng)采取中繼降壓控制信號(hào)DC'S1的OR時(shí)，降壓控制電路6會(huì)檢 測(cè)到作為來自所有監(jiān)測(cè)電路4a的輸出的中繼降壓控制信號(hào)DC'S1從"H"電平 變?yōu)?L"電平。降壓電路4b根據(jù)降壓控制電路6的上述檢測(cè)結(jié)果停止降壓， 因此可以抑制在監(jiān)測(cè)電路4a的特性波動(dòng)時(shí)產(chǎn)生的過少的降壓控制。
(實(shí)施方式13 )
圖14表示本發(fā)明實(shí)施方式13的電路結(jié)構(gòu)。本實(shí)施方式中，在由多個(gè)位 線BL/共用位線電位監(jiān)測(cè)電路4a的基礎(chǔ)上，通過從共用的位線電位監(jiān)測(cè) 電路4a輸出的中繼降壓控制信號(hào)DC'S 1來控制與各位線連接的降壓電路4b。 從而，可以減少位線電位監(jiān)測(cè)電路4a的數(shù)目，能夠?qū)崿F(xiàn)電路布圖面積的縮 小。
(實(shí)施方式14)
圖15表示本發(fā)明實(shí)施方式14的電路結(jié)構(gòu)。在本實(shí)施方式中，位線電位 監(jiān)測(cè)電路4a和降壓電路4b與連接有以光學(xué)虛擬模式配置的晶體管的復(fù)制的 位線RB相連。通過從該位線電位監(jiān)測(cè)電路4a輸出的中繼降壓控制信號(hào) DC'S1來控制按位(tf、乂卜)設(shè)置的降壓電路4b。該結(jié)構(gòu)中無需按位設(shè)置位 線電位監(jiān)測(cè)電路4a,可以實(shí)現(xiàn)電路布圖面積的縮小。 (實(shí)施方式15 )
圖16中示出了本發(fā)明實(shí)施方式15的電路結(jié)構(gòu)。圖16中，在字線WL的起動(dòng)PMOS晶體管QP41與電源電壓之間，連接有作為字線WL的起動(dòng)控 制電路的PMOS晶體管QP42,位線電位監(jiān)測(cè)電路4a的輸出信號(hào)降壓控制節(jié) 點(diǎn)ND與PMOS晶體管QP42的柵極相連。
下面對(duì)本實(shí)施方式的操作進(jìn)行說明。在字線WL起動(dòng)之前，當(dāng)降壓控制 信號(hào)DC從"H"電平變?yōu)?L"電平時(shí)，位線電位監(jiān)測(cè)電路4a (晶體管QPll、 QP12)導(dǎo)通。從而，位線BL/5E的電荷流入降壓控制節(jié)點(diǎn)ND,降壓控制 節(jié)點(diǎn)ND從"L"電平變?yōu)?H，，電平。這樣，降壓電路(晶體管QN25、 QN26 ) 導(dǎo)通，位線BL/il被降壓。若位線BL/5E被降壓，則每次降壓后，降壓控 制節(jié)點(diǎn)從"H"電平成為"L，，電平。與此同時(shí)，降壓電路(晶體管QN25、 QN26) 漸漸斷開。當(dāng)位線BL/的電位降壓至PMOS晶體管的閾值電平時(shí)，字線 起動(dòng)控制電路(PMOS晶體管QP42)導(dǎo)通。從而，根據(jù)譯碼結(jié)果所選擇的 字線WL導(dǎo)通。
本實(shí)施方式具有如下效果。即，如果在位線BL/的降壓過程當(dāng)中且 降壓不充分的狀態(tài)下起動(dòng)了字線WL,則存儲(chǔ)單元1的數(shù)據(jù)會(huì)遭到破壞。在 進(jìn)行上述操作的本實(shí)施方式中，這樣的問題通過設(shè)置起動(dòng)控制電路(PMOS 晶體管QP42)而得以防止。并且，在本實(shí)施方式中，可以挪用位線電位監(jiān) 測(cè)電路4a的輸出信號(hào)來設(shè)置主要結(jié)構(gòu)，所以無需新添加控制電路，可以將 電路布圖面積的擴(kuò)大抑制到最小限度。 (實(shí)施方式16)
在實(shí)施方式15 (圖16)中，字線起動(dòng)控制電路(晶體管QP42)與驅(qū)動(dòng) 字線WL的驅(qū)動(dòng)器8的PMOS串聯(lián)連接，但也可以在與將較前級(jí)的字線WL 從"L"電平變?yōu)?H"電平的邏輯相關(guān)聯(lián)的電路中設(shè)置字線起動(dòng)控制電路(晶體 管QP42)。本實(shí)施方式為這種結(jié)構(gòu)的具體例。圖17中示出了本實(shí)施方式的 電路例子。
(實(shí)施方式17)
也可以將采取降壓控制節(jié)點(diǎn)ND的負(fù)邏輯的降壓控制節(jié)點(diǎn)ND—輸入到連接于驅(qū)動(dòng)字線WL的驅(qū)動(dòng)器8前級(jí)的反相器的源極和地之間的晶體管 QN41。這樣，可以由晶體管QN41構(gòu)成字線起動(dòng)控制電^各。本實(shí)施方式為 這種結(jié)構(gòu)的具體例。圖18中示出了本實(shí)施方式的電路例子。 (實(shí)施方式18)
圖19表示本實(shí)施方式18的電路結(jié)構(gòu)。本實(shí)施方式中，在實(shí)施方式16 (圖17)的結(jié)構(gòu)上進(jìn)一步將降壓控制信號(hào)DC'連接到字線WL的起動(dòng)晶體管 QP41的襯底。本實(shí)施方式中，在位線BL/il降壓期間，由于位線BL/冗的 降壓，降壓控制節(jié)點(diǎn)ND從"H"電平變?yōu)?L"電平，從而在字線WL的起動(dòng)晶 體管QP41產(chǎn)生正向偏壓。因此，越是位線BL/iE被降壓而電位下降，字線 WL的起動(dòng)能力越提高。從而，在位線BL/iT降壓不充分時(shí)字線WL不會(huì)急 劇起動(dòng)，流入存儲(chǔ)單元1的電荷被抑制。其結(jié)果，存儲(chǔ)單元1的數(shù)據(jù)破壞得 以防止。
(實(shí)施方式19)
圖20中示出了本發(fā)明實(shí)施方式19的電路結(jié)構(gòu)。本實(shí)施方式為實(shí)施方式 18的變形例，在本實(shí)施方式(圖20)中，與字線WL最終輸出級(jí)的NMOS 晶體管相并聯(lián)地連接字線起動(dòng)趨勢(shì)調(diào)整電路(NMOS晶體管QN51)， NMOS 晶體管QN51由位線電位監(jiān)測(cè)電路4a的輸出信號(hào)降壓控制節(jié)點(diǎn)ND所控制。
在位線BL/^I的降壓期間中，當(dāng)降壓控制節(jié)點(diǎn)ND為"H"電平時(shí)，字線 起動(dòng)趨勢(shì)調(diào)整電路(NMOS晶體管QN51 )導(dǎo)通。此時(shí)即使進(jìn)行了譯碼，由 于字線起動(dòng)電路(晶體管QP41)和字線起動(dòng)趨勢(shì)調(diào)整電路(NMOS晶體管 QN51)同時(shí)導(dǎo)通，所以字線WL的起動(dòng)趨勢(shì)放緩，且其電位也不會(huì)上升至 電源電平。每當(dāng)降壓控制信號(hào)DC'接近于"L"電平時(shí)，晶體管QN51漸漸斷 開，所以字線WL的起動(dòng)趨勢(shì)上升(變得緩慢)，字線WL的電位變?yōu)殡娫?電平。由此，在位線BL/5I降壓不充分的狀態(tài)下字線WL急劇導(dǎo)通，從而 防止存儲(chǔ)單元1內(nèi)的數(shù)據(jù)遭到破壞。另外，字線WL的起動(dòng)趨勢(shì)是指，用于 選擇存儲(chǔ)單元i的電位的上升速度。(實(shí)施方式20)
圖21中示出了本發(fā)明實(shí)施方式20的電路結(jié)構(gòu)。本實(shí)施方式的半導(dǎo)體存 儲(chǔ)裝置包括復(fù)制列9。復(fù)制列9包括不用于存儲(chǔ)數(shù)據(jù)的、復(fù)制的存儲(chǔ)單元 l';連接有多個(gè)復(fù)制存儲(chǔ)單元l'的復(fù)制的位線RB;電位監(jiān)測(cè)電路4a,連接 于復(fù)制的位線RB和降壓控制節(jié)點(diǎn)ND之間；NMOS晶體管QN32,連接于 降壓控制節(jié)點(diǎn)ND和地之間且常導(dǎo)通。在具備上述結(jié)構(gòu)的本實(shí)施方式的半導(dǎo) 體存儲(chǔ)裝置中，與數(shù)據(jù)存儲(chǔ)用位線BL/il相連的降壓電路4b由降壓控制節(jié) 點(diǎn)ND的電壓所控制。降壓控制節(jié)點(diǎn)ND輸入到在上述各實(shí)施方式中參照?qǐng)D 16 圖20說明的字線起動(dòng)控制電路或字線起動(dòng)趨勢(shì)調(diào)整電路。
在以上說明的本實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置中，可以使用配置在存儲(chǔ)陣 列外圍的光學(xué)虛擬模式的晶體管來構(gòu)成復(fù)制的存儲(chǔ)單元l',因此不會(huì)引起電 路布圖面積的增加而能夠?qū)崿F(xiàn)位線降壓控制電路和字線起動(dòng)趨勢(shì)調(diào)整電路。
(實(shí)施方式21 )
圖22中示出了本發(fā)明實(shí)施方式21的電路結(jié)構(gòu)。本實(shí)施方式的半導(dǎo)體存 儲(chǔ)裝置包括復(fù)制列9 (由不用于存儲(chǔ)數(shù)據(jù)的復(fù)制存儲(chǔ)單元l'和與復(fù)制存儲(chǔ)單 元l'相連的復(fù)制的位線RB構(gòu)成)、用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元1、多個(gè)數(shù)據(jù) 存儲(chǔ)位線列(由與存儲(chǔ)單元l相連的、傳遞用于讀出和寫入數(shù)據(jù)的電位的位 線BL/il構(gòu)成)、字線驅(qū)動(dòng)器8 (字線WL的起動(dòng)電路)和由晶體管QP41 構(gòu)成的字線起動(dòng)趨勢(shì)調(diào)整電路(設(shè)置于字線驅(qū)動(dòng)器8中)。在具備以上結(jié)構(gòu) 的本實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置中，降壓電路4b由復(fù)制的位線RB所控制。 進(jìn)而，字線起動(dòng)趨勢(shì)調(diào)整電路(晶體管QP41 )由復(fù)制的位線RB所控制。 由此，在位線BL/瓦的降壓速度緩慢的情況下，可以防止字線WL的起動(dòng) 操作遲延。
并且，對(duì)從復(fù)制的位線RB到設(shè)置于數(shù)據(jù)存儲(chǔ)用位線BL/iE的降壓電路 4b為止的路徑中的電路級(jí)數(shù)和從復(fù)制的位線RB到字線WL的輸出為止的路 徑中的電路級(jí)數(shù)進(jìn)行比較后，通過使兩個(gè)電路級(jí)數(shù)相同或使前者多于后者，能夠更可靠地實(shí)行在位線BL/il的降壓結(jié)束之后再起動(dòng)字線WL的順序。
并且，可以使用配置在存儲(chǔ)陣列外圍的光學(xué)虛擬模式的晶體管來構(gòu)成復(fù) 制的存儲(chǔ)單元r,所以不會(huì)引起電路布圖面積的增加而能夠?qū)崿F(xiàn)位線降壓控 制電路和字線起動(dòng)趨勢(shì)調(diào)整電路。
(實(shí)施方式22)
圖23中示出了本發(fā)明實(shí)施方式22的電路結(jié)構(gòu)。本實(shí)施方式的半導(dǎo)體裝
置包括不用于存儲(chǔ)數(shù)據(jù)的復(fù)制存儲(chǔ)單元r、復(fù)制列9 (由與復(fù)制存儲(chǔ)單元r
相連的復(fù)制的位線RB構(gòu)成)、用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元1、與存儲(chǔ)單元1 相連的多個(gè)數(shù)據(jù)存儲(chǔ)位線列(由傳遞用于讀出和寫入數(shù)據(jù)的電位的位線 BL/il構(gòu)成)、字線WL的起動(dòng)電路(驅(qū)動(dòng)器8)和由晶體管QP42構(gòu)成的 字線起動(dòng)趨勢(shì)調(diào)整電路(設(shè)置于字線驅(qū)動(dòng)器8中)。在具備以上結(jié)構(gòu)的本實(shí) 施方式的半導(dǎo)體存儲(chǔ)裝置中，與實(shí)施方式21相同，降壓電路4b由復(fù)制的位 線RB所控制。進(jìn)而，字線起動(dòng)趨勢(shì)調(diào)整電路(晶體管QP42)也由復(fù)制的 位線RB所控制，因此，在位線BL/冗的降壓速度緩慢的情況下，可以防止 字線WL的起動(dòng)操作遲延。 (實(shí)施方式23)
在上述的實(shí)施方式中，在字線WL起動(dòng)之前對(duì)位線BL/進(jìn)行降壓時(shí)， 通過在檢測(cè)出降壓結(jié)束后允許起動(dòng)字線WL,或者通過調(diào)整起動(dòng)的趨勢(shì)，從 而保護(hù)存儲(chǔ)單元1內(nèi)的數(shù)據(jù)。在本實(shí)施方式中，在字線WL起動(dòng)之前使存儲(chǔ) 單元1的電源電壓升壓。這樣也可以保護(hù)存儲(chǔ)單元1內(nèi)的數(shù)據(jù)。
以上對(duì)本發(fā)明就其最優(yōu)選的具體例子進(jìn)行了詳細(xì)描述，而有關(guān)其優(yōu)選實(shí) 施方式的各部分的組合和排列，可以在不違反后面所請(qǐng)求的本發(fā)明的精神和 保護(hù)范圍的前提下進(jìn)行各種變更。
權(quán)利要求
1、一種半導(dǎo)體存儲(chǔ)裝置，包括存儲(chǔ)單元；位線，與所述存儲(chǔ)單元相連，傳遞用于讀出和寫入數(shù)據(jù)的電位；和位線電位監(jiān)測(cè)降壓電路，在讀出和寫入操作之前，監(jiān)測(cè)所述位線的電位，根據(jù)該監(jiān)測(cè)結(jié)果調(diào)整所述位線的降壓量。
2、 一種半導(dǎo)體存儲(chǔ)裝置，包括 存儲(chǔ)單元；位線，與所述存儲(chǔ)單元相連，傳遞用于讀出和寫入數(shù)據(jù)的電位； 位線電位監(jiān)測(cè)電路，在讀出和寫入操作之前，監(jiān)測(cè)所述位線的電位，生 成對(duì)應(yīng)該監(jiān)測(cè)結(jié)果的中繼降壓控制信號(hào)；和降壓電路，根據(jù)所述中繼降壓控制信號(hào)，進(jìn)行所述位線的降壓。
3、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中， 所述位線電位監(jiān)測(cè)電路對(duì)應(yīng)各個(gè)所述位線而設(shè)置，并輸出AND邏輯或OR邏輯作為所述中繼降壓控制信號(hào)；所述降壓電路根據(jù)從所述位線電位監(jiān)測(cè)電路輸出的多個(gè)所述中繼降壓 控制信號(hào)的所述AND邏輯輸出或所述OR邏輯輸出，進(jìn)行各個(gè)所述位線的 降壓。
4、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中， 所述位線電位監(jiān)測(cè)電路對(duì)應(yīng)各個(gè)所述位線而設(shè)置； 所述降壓電路在由多個(gè)所述位線共享所述中繼降壓控制信號(hào)的基礎(chǔ)上，根據(jù)該共享的所述中繼降壓控制信號(hào)進(jìn)行各個(gè)所述位線的降壓。
5、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，進(jìn)一步包括 復(fù)制存儲(chǔ)單元，不用于存儲(chǔ)數(shù)據(jù)；和復(fù)制位線，與所述復(fù)制存儲(chǔ)單元相連，所述位線電位監(jiān)測(cè)電路監(jiān)測(cè)所述復(fù)制位線的電位，根據(jù)該監(jiān)測(cè)結(jié)果生成所述中繼降壓控制信號(hào)。
6、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，進(jìn)一步包括 字線，傳遞用于選擇所述存儲(chǔ)單元的電位； 字線起動(dòng)電路，使所述字線起動(dòng)；和字線起動(dòng)控制電路，防止在所述位線降壓不充分的狀態(tài)下，所述字線起 動(dòng)電路使所述字線起動(dòng)，所述字線起動(dòng)控制電路根據(jù)所述中繼降壓控制信號(hào)而受到控制。
7、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，進(jìn)一步包括 字線，傳遞用于選擇所述存儲(chǔ)單元的電位； 字線起動(dòng)電路，使所述字線起動(dòng)；和字線起動(dòng)趨勢(shì)調(diào)整電路，調(diào)整由所述字線起動(dòng)電路引起的所述字線起動(dòng) 的趨勢(shì)，所述字線起動(dòng)趨勢(shì)調(diào)整電路根據(jù)所述中繼降壓控制信號(hào)而受到控制。
8、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，進(jìn)一步包括復(fù)制列，具有不用于存儲(chǔ)數(shù)據(jù)的復(fù)制存儲(chǔ)單元和與所述復(fù)制存儲(chǔ)單元相 連的復(fù)制位線；多個(gè)數(shù)據(jù)存儲(chǔ)位線列，具有所述存儲(chǔ)單元和所述位線； 字線，傳遞用于選擇所述存儲(chǔ)單元的電位； 字線起動(dòng)電路，使所述字線起動(dòng)；和字線起動(dòng)控制電路，防止在所述位線降壓不充分的狀態(tài)下，所述字線起 動(dòng)電路使所述字線起動(dòng)，所述降壓電路和所述字線起動(dòng)控制電路根據(jù)所述復(fù)制位線的電位控制 所述位線的降壓或所述字線的起動(dòng)。
9、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，進(jìn)一步包括復(fù)制列，具有不用于存儲(chǔ)數(shù)據(jù)的復(fù)制存儲(chǔ)單元和與所述復(fù)制存儲(chǔ)單元相連 的復(fù)制位線；多個(gè)數(shù)據(jù)存儲(chǔ)位線列，具有所述存儲(chǔ)單元和所述位線；字線，傳遞用于選擇所述存儲(chǔ)單元的電位；字線起動(dòng)電路，使所述字線起動(dòng)；和字線起動(dòng)趨勢(shì)調(diào)整電路，調(diào)整由所述字線起動(dòng)電路引起的所述字線起動(dòng)的 趨勢(shì)，所述降壓電路和所述字線起動(dòng)趨勢(shì)調(diào)整電路根據(jù)所述復(fù)制位線的電位控制 所述位線的降壓或所述字線的起動(dòng)趨勢(shì)。
全文摘要
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)裝置，在位線設(shè)置位線電位監(jiān)測(cè)電路，根據(jù)該監(jiān)測(cè)電路的信息控制位線的降壓電路。從而，不受器件或操作條件波動(dòng)的影響，容易地將位線根據(jù)其電位和負(fù)載電容降壓至最佳電平。
文檔編號(hào)G11C8/08GK101430924SQ20081017556
公開日2009年5月13日 申請(qǐng)日期2008年11月7日 優(yōu)先權(quán)日2007年11月7日
發(fā)明者小池剛 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社