專利名稱：一次性可編程存儲(chǔ)器電路及其編程和讀取方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體技術(shù)，尤其涉及一次性可編程存儲(chǔ)器電路及其編程 和讀耳又方法。
背景技術(shù)：
在以邏輯工藝為基礎(chǔ)的片上系統(tǒng)(SOC, System On Chip )的設(shè)計(jì)過程中， 常常需要集成大量的非易失性存儲(chǔ)單元。不同用途的SOC可能需要不同功能 的非易失性存儲(chǔ)單元，包括只讀存儲(chǔ)單元、可編程只讀存儲(chǔ)單元、可編程可擦 除只讀存儲(chǔ)單元等。與只讀存儲(chǔ)單元相比，可編程非易失性存儲(chǔ)單元極大地增 加了 SOC設(shè)計(jì)者的自由度。設(shè)計(jì)者可以根據(jù)不同的應(yīng)用需要，將信息通過編 程固化到芯片中去，而不用重新設(shè)計(jì)芯片，這種情況下，設(shè)計(jì)所采用的存儲(chǔ)單 元并不需要可擦除功能。
由于現(xiàn)有可編程存儲(chǔ)器的數(shù)據(jù)編程和讀取操作共用一個(gè)雙向數(shù)據(jù)輸入輸 出通道，因此，在對(duì)可編程存儲(chǔ)器進(jìn)行數(shù)據(jù)編程的操作過程中容易造成可編程 存儲(chǔ)器的數(shù)據(jù)讀取過程的影響。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一次性可編程存儲(chǔ)器電路及其編程和讀
取方法，達(dá)到防止數(shù)據(jù)編程時(shí)編程位線上高電壓將與讀取位線連接的晶體管擊
穿，提高可編程存儲(chǔ)器數(shù)據(jù)編程和讀取的可靠性的目的。
根據(jù)本發(fā)明實(shí)施例的一方面，提供了 一種一次性可編程存儲(chǔ)器電路，包括
存儲(chǔ)單元陣列，用于存儲(chǔ)數(shù)據(jù)；
電荷泵，用于提供預(yù)定電壓；
字線譯碼模塊，用于接收預(yù)定電壓并選擇存儲(chǔ)單元陣列中需要進(jìn)行數(shù)據(jù)編 程或數(shù)據(jù)讀取的存儲(chǔ)單元的字線；
編程位線譯碼模塊，用于接收預(yù)定電壓并確定存儲(chǔ)單元陣列中需要進(jìn)行數(shù)
據(jù)編程的存儲(chǔ)單元的編程位線地址；
編程選擇模塊，用于接收預(yù)定電壓并根據(jù)編程位線地址選擇與該編程位線 地址對(duì)應(yīng)的存儲(chǔ)單元，將預(yù)定電壓傳送至該存儲(chǔ)單元的位線上進(jìn)行數(shù)據(jù)編程；
讀隔離模塊，設(shè)置于存儲(chǔ)單元陣列和讀取選擇模塊之間，用于將數(shù)據(jù)編程 和數(shù)據(jù)讀取隔離；
讀取位線譯碼模塊，用于確定存儲(chǔ)單元陣列中需要進(jìn)行數(shù)據(jù)讀取的存儲(chǔ)單 元的讀取位線地址；
讀取選擇模塊，用于根據(jù)讀取位線地址選擇與該讀取位線地址對(duì)應(yīng)的存儲(chǔ) 單元，讀取存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。
根據(jù)本發(fā)明實(shí)施例的一個(gè)特征，所述存儲(chǔ)單元陣列的存儲(chǔ)單元包括N型 或P型MOS晶體管。
根據(jù)本發(fā)明實(shí)施例的另一個(gè)特征，對(duì)于P型MOS晶體管的存儲(chǔ)單元，所 述字線譯碼模塊將電荷泵提供的預(yù)定電壓傳送到不需要被選擇的存儲(chǔ)單元的 字線上，而對(duì)需要被選擇的存儲(chǔ)單元的字線則施加工作電壓；
對(duì)于N型MOS晶體管的存儲(chǔ)單元，所述字線譯碼模塊將電荷泵提供的預(yù) 定電壓傳送到需要被選擇的存儲(chǔ)單元的字線上，而對(duì)不需要被選擇的存儲(chǔ)單元 的字線則施加工作電壓。
才艮據(jù)本發(fā)明實(shí)施例的另一個(gè)特征，所述編程選擇才莫塊包括單輸入多輸出控 制器。
根據(jù)本發(fā)明實(shí)施例的另一個(gè)特征，所述單輸入多輸出控制器包括多個(gè)N 型MOS晶體管、或多個(gè)P型MOS晶體管、或多個(gè)N型MOS晶體管和P型 MOS晶體管的組合。
根據(jù)本發(fā)明實(shí)施例的另一個(gè)特征，所述讀隔離模塊包括N型或P型MOS 晶體管。
根據(jù)本發(fā)明實(shí)施例的另 一個(gè)特征，所述讀取選擇模塊包括多選一邏輯控制器。
才艮據(jù)本發(fā)明實(shí)施例的另一個(gè)特征，所述多選一邏輯控制器包括多個(gè)N型 MOS晶體管、或多個(gè)P型MOS晶體管、或多個(gè)N型MOS晶體管和P型MOS
晶體管的組合。
才艮據(jù)本發(fā)明實(shí)施例的另 一方面，提供了 一種一次性可編程存儲(chǔ)器編程和讀
取方法，包4舌 提供預(yù)定電壓；
接收預(yù)定電壓并選擇可編程存儲(chǔ)器中需要進(jìn)行數(shù)據(jù)編程的存儲(chǔ)單元的字
線；
予員，由.；r, 4硇^ W始招在/fi備哭*資巫沐;^^";&始 程位線地址；
頂;^由"艦^ 元，將預(yù)定電壓傳送至該存儲(chǔ)單元的位線上進(jìn)行數(shù)據(jù)編程； 選擇可編程存儲(chǔ)器中需要進(jìn)行數(shù)據(jù)讀取的存儲(chǔ)單元的字線； 確定可編程存儲(chǔ)器中需要進(jìn)行數(shù)據(jù)讀取的存儲(chǔ)單元的讀取位線地址； 根據(jù)讀取位線地址選擇與該讀取位線地址對(duì)應(yīng)的存儲(chǔ)單元，讀取存儲(chǔ)在存 儲(chǔ)單元中的數(shù)據(jù)；
相互隔離。
根據(jù)本發(fā)明實(shí)施例的一個(gè)特征，所述存儲(chǔ)單元包括N型或P型MOS晶體
管；
對(duì)于P型MOS晶體管的存儲(chǔ)單元，將預(yù)定電壓傳送到不需要被選擇的存
儲(chǔ)單元的字線上，而對(duì)需要被選擇的存儲(chǔ)單元的字線則施加工作電壓；
對(duì)于N型MOS晶體管的存儲(chǔ)單元，將預(yù)定電壓傳送到需要被選擇的存儲(chǔ)
單元的字線上，而對(duì)不需要被選擇的存儲(chǔ)單元的字線則施加工作電壓。
本發(fā)明所述的一次性可編程存儲(chǔ)器電路及其編程和讀取方法，通過在編程 位線和讀取位線間設(shè)計(jì)能夠?qū)⒍叻珠_的具有隔離功能的電路結(jié)構(gòu)，避免數(shù)據(jù) 編程時(shí)編程位線上高電壓將與讀取位線連接的晶體管擊穿，從而有效地防止數(shù) 據(jù)編程操作時(shí)產(chǎn)生的高電壓對(duì)數(shù)據(jù)讀取操作造成的影響，提高了 一次性可編程 存儲(chǔ)器的編程的可靠性，由于形成大于大小為至少兩倍工作電壓的擊穿電壓和 利用薄柵氧層容易擊穿的特性設(shè)計(jì)數(shù)據(jù)存儲(chǔ)晶體管，從而大大提高一次性可編 程存儲(chǔ)器的編程速度。另外，本發(fā)明所述的一次性可編程存儲(chǔ)器電路及其編程
和讀取方法，在不影響存儲(chǔ)器外部電路結(jié)構(gòu)的前提條件下，通過電荷泵輸出大 小為至少兩倍工作電壓的高電壓。另外，本發(fā)明所述的一次性可編程存儲(chǔ)器采 用標(biāo)準(zhǔn)邏輯工藝下制造，通過邏輯控制實(shí)現(xiàn)存儲(chǔ)單元陣列的編程操作，不需要 額外的熔絲編程設(shè)備,簡化了設(shè)計(jì)，降低了成本。


圖1為本發(fā)明具體實(shí)施例中一次性可編程存儲(chǔ)器電路的結(jié)構(gòu)框圖2為描述本發(fā)明具體實(shí)施例中一次性可編程存儲(chǔ)器電路中編程選擇模 塊的一個(gè)例子的示意圖3為描述本發(fā)明具體實(shí)施例中一次性可編程存儲(chǔ)器電路中讀取選擇模 塊的一個(gè)例子的示意圖4a為本發(fā)明第一具體實(shí)施例中一次性可編程存儲(chǔ)單元與具有讀隔離功 能的晶體管連接的結(jié)構(gòu)示意圖4b為本發(fā)明第二具體實(shí)施例中一次性可編程存儲(chǔ)單元與具有讀隔離功 能的晶體管連接的結(jié)構(gòu)示意圖5為本發(fā)明第一具體實(shí)施例中一次性可編程存^l單元的示意圖6為本發(fā)明第一實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部結(jié)構(gòu)示意圖7為本發(fā)明第一實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部典型示意圖8為本發(fā)明第一實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部的俯視圖9為本發(fā)明第二具體實(shí)施例中一次性可編程存儲(chǔ)單元的示意圖； 圖10為本發(fā)明第二實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部結(jié)構(gòu)示意圖11為本發(fā)明第二實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部典型示意圖12為本發(fā)明第二實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部的俯i見圖。
具體實(shí)施例方式
下面結(jié)合附圖詳細(xì)描述本發(fā)明的具體實(shí)施例。
圖1為本發(fā)明具體實(shí)施例中一次性可編程存儲(chǔ)器電路的結(jié)構(gòu)框圖，圖中包
括存儲(chǔ)單元陣列101、電荷泵102、編程位線譯碼才莫塊103、編程選擇4莫塊104、 字線譯碼模塊105、讀隔離模塊106、讀取位線譯碼模塊107和讀取選擇模塊 108。其中，
存儲(chǔ)單元陣列101，用于存儲(chǔ)數(shù)據(jù)。存儲(chǔ)單元陣列101包括多個(gè)存儲(chǔ)單元， 其中，每個(gè)存儲(chǔ)單元包括如圖4a所示的作為選擇晶體管的P型MOS晶體管 P41和作為數(shù)據(jù)存儲(chǔ)晶體管的P型MOS晶體管P42，其中，MOS晶體管P42 的柵氧層比普通MOS晶體管的柵氧層薄；或如圖4b所示的作為選擇晶體管 的N型MOS晶體管N41和作為數(shù)據(jù)存儲(chǔ)晶體管的N型MOS晶體管N42,其 中，MOS晶體管N42的柵氧層比普通MOS晶體管的柵氧層薄。每個(gè)存儲(chǔ)單 元包括與位線(BL, Bit Line )、字線(WL, Word Line )、阱電壓端Vwell和 源線(SL, Source Line )四個(gè)端口，通過在四個(gè)端口上施加不同電壓，對(duì)存儲(chǔ) 單元進(jìn)行編程操作和讀操作。存儲(chǔ)單元陣列101的存儲(chǔ)單元由與該存儲(chǔ)單元對(duì) 應(yīng)的一條位線和一條字線確定。
電荷泵102，用于為編程位線譯碼模塊103、編程選擇模塊104、字線譯 碼模塊105提供預(yù)定電壓。例如，大小為6V的高電壓。
編程位線譯碼模塊103,用于確定存儲(chǔ)單元陣列101中需要進(jìn)行數(shù)據(jù)編程 的存儲(chǔ)單元的編程位線地址。
編程選擇模塊104，用于根據(jù)編程位線譯碼模塊103確定的存儲(chǔ)單元的編 程位線地址選擇與該存儲(chǔ)單元位線對(duì)應(yīng)的存儲(chǔ)單元，將預(yù)定電壓傳送至該存儲(chǔ) 單元的位線進(jìn)行數(shù)據(jù)編程。
字線譯碼模塊105，用于選擇存儲(chǔ)單元陣列101中需要進(jìn)行數(shù)據(jù)編程或數(shù) 據(jù)讀取的存儲(chǔ)單元的字線。存儲(chǔ)單元陣列101中的每一個(gè)存儲(chǔ)單元都有一條與 其相對(duì)應(yīng)的字線。在凄t據(jù)編程才喿作的過程中，對(duì)于P型MOS晶體管的存儲(chǔ)單 元，字線譯碼模塊105將電荷泵提供的預(yù)定電壓傳送到不需要被選擇的存儲(chǔ)單 元的字線上，而對(duì)需要被選擇的存儲(chǔ)單元的字線則另外施加工作電壓，如大小 為3V的工作電壓；對(duì)于N型MOS晶體管的存儲(chǔ)單元，字線譯碼模塊105將
電荷泵提供的預(yù)定電壓傳送到需要被選擇的存儲(chǔ)單元的字線上，而對(duì)不需要被
選擇的存儲(chǔ)單元的字線則另外施加工作電壓，如大小為3V的工作電壓。
讀隔離模塊106,設(shè)置于存儲(chǔ)單元陣列101和讀取選擇模塊108之間，用
于將數(shù)據(jù)編程和數(shù)據(jù)讀取隔離，從而防止數(shù)據(jù)編程操作時(shí)產(chǎn)生的高電壓對(duì)數(shù)據(jù)
讀取操作造成的影響。
讀位線譯碼模塊107，用于確定存儲(chǔ)單元陣列101中需要進(jìn)行數(shù)據(jù)讀取的
存儲(chǔ)單元的讀取位線地址。
讀取選擇模塊108，用于根據(jù)讀位線譯碼模塊107確定的存儲(chǔ)單元的讀取
位線地址選擇與該存儲(chǔ)單元位線對(duì)應(yīng)的存儲(chǔ)單元，讀取存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。
圖2為描述本發(fā)明具體實(shí)施例中一次性可編程存儲(chǔ)器電路中編程選擇模 塊的一個(gè)例子的示意編程選擇模塊104包括N型MOS晶體管Nl 、 N2、 N3，其中，N型MOS 晶體管N1、 N2、 N3的柵極G1、 G2、 G3接收?qǐng)D1中編程位線譯碼模塊103 確定的編程位線地址，N型M0S晶體管N1、 N2、 N3的漏極D1、 D2、 D3接 收高電壓Vpp， N型MOS晶體管Nl、 N2、 N3的源極S1、 S2、 S3分別與編 程位線W—BL1、 W—BL2、 W—BL3連接。通過編程位線地址控制N型MOS 晶體管N1、 N2、 N3的導(dǎo)通，從而選定相應(yīng)的編程位線。
為了方便讀者理解，上述例子僅僅描述了包括三個(gè)N型MOS晶體管的編 程選擇模塊104，但并不意味編程選擇模塊104只能是包括三個(gè)N型MOS晶 體管的結(jié)構(gòu)，編程選擇^^塊104可以包括多個(gè)N型MOS晶體管或P型MOS 晶體管以及多個(gè)N型MOS晶體管和P型MOS晶體管的組合，如單輸入多輸 出控制器，其目的都是為了實(shí)現(xiàn)選擇存儲(chǔ)單元陣列101中的存儲(chǔ)單元的編程位 線，為lt據(jù)編程估丈準(zhǔn)備。
圖3為描述本發(fā)明具體實(shí)施例中一次性可編程存儲(chǔ)器電路中讀取選擇模 塊的一個(gè)例子的示意讀取選擇模塊108包括N型MOS晶體管N4、 N5、 N6,其中，N型MOS 晶體管N4、 N5、 N6的柵極G4、 G5、 G6接收?qǐng)D1中讀取位線譯碼模塊107 確定的讀取位線地址，N型M0S晶體管N4、 N5、 N6的源極S1、 S2、 S3分別與讀取位線R—BL1、 R—BL2、 R—BL3連接，N型MOS晶體管N4、 N5、 N6 的漏4及D4、 D5、 D6作為數(shù)據(jù)輸出端將從讀取位線R—BL1、 R—BL2、 R—BL3 讀取的凄t據(jù)llr出。通過讀取位線地址控制N型MOS晶體管N4、 N5、 N6的導(dǎo) 通，/人而選定相應(yīng)的讀取_位線。
為了方便讀者理解，上述例子僅僅描述了包括三個(gè)N型MOS晶體管的讀 取選擇模塊107,但并不意味讀取選擇模塊107只能是包括三個(gè)N型MOS晶 體管的結(jié)構(gòu)，讀取選擇模塊107可以包括多個(gè)N型MOS晶體管或P型MOS 晶體管以及多個(gè)N型MOS晶體管和P型MOS晶體管的組合，如多選一邏輯 控制器，其目的都是為了實(shí)現(xiàn)選擇存儲(chǔ)單元陣列101中的存儲(chǔ)單元的讀取位 線，為數(shù)據(jù)讀取做準(zhǔn)備。
圖4a為本發(fā)明第一具體實(shí)施例中一次性可編程存儲(chǔ)單元與具有讀隔離功 能的晶體管連接的結(jié)構(gòu)示意圖，圖4中包括P型MOS晶體管P41、 P42和P 型MOS晶體管P43，其中，P型MOS晶體管P41的柵極與字線WL連接，P 型MOS晶體管P41的漏極與P型MOS晶體管P42的離子注入?yún)^(qū)連接，P型 MOS晶體管P41的源極與位線BL連接，P型MOS晶體管P41的阱電壓端與 P型MOS晶體管P42的阱電壓端連接，P型MOS晶體管P42的柵極與源線 SL連接，P型MOS晶體管P43的漏極與位線BL連接，作為讀隔離模塊106 的第一種實(shí)施方式，P型MOS晶體管P43用于防止數(shù)據(jù)編程過程的高電壓將 與讀取位線R一BL連接的讀取選擇模塊108中的晶體管擊穿，從而不會(huì)影響對(duì) 一次性可編程存儲(chǔ)單元的數(shù)據(jù)讀取過程。本發(fā)明具體實(shí)施例將存儲(chǔ)單元的位線 BL與編程位線W—BL直接連接，并通過P型MOS晶體管P43與讀取位線R_BL 間接連接，使用編程位線W_BL進(jìn)行數(shù)據(jù)編程操作，使用讀取位線R一BL進(jìn) 行數(shù)據(jù)讀取操作。下面對(duì)一次性可編程存儲(chǔ)單元的數(shù)據(jù)編程和讀取操作過程分 別進(jìn)行描述
數(shù)據(jù)編程操作過程
對(duì)于作為選擇晶體管的P型MOS晶體管P41,在與編程位線W_BL連接 的源極上和阱電壓端Vwell上施加大小為至少兩倍工作電壓的高電壓Vpp，如 大小為6V的高電壓，高電壓Vpp由電荷泵102提供，由編程選4奪模塊104傳 送給編程位線W一BL，在與字線WL連接的柵極上施加大小為3V表征電平值 為1的工作電壓Vcc,使P型MOS晶體管P41導(dǎo)通。
而對(duì)于作為數(shù)據(jù)存儲(chǔ)單元的半個(gè)P型MOS晶體管P42,在與源線SL連 接的柵極上施加表征電平值為0的電壓Vss,如大小為-2V的電壓；在阱電 壓端Vwell上施加高電壓Vpp;由于P型MOS晶體管P41導(dǎo)通，因此，半個(gè) P型MOS晶體管P42的離子注入?yún)^(qū)的電壓等于P型MOS晶體管P41上的高 電壓Vpp，從而^f吏半個(gè)P型MOS晶體管P42的柵極、離子注入?yún)^(qū)間電壓Vgs2 形成大于或等于Vpp的擊穿電壓，該擊穿電壓在預(yù)定時(shí)間內(nèi)將半個(gè)P型MOS 晶體管P42的薄柵氧層完全擊穿，完成一次性編程操作。
存儲(chǔ)單元陣列105的編程操作包括硬擊穿和軟擊穿。硬擊穿是將柵氧層完 全擊穿，軟擊穿是在柵極上加預(yù)定電壓實(shí)現(xiàn)的不完全擊穿，其中，軟擊穿為過 程性擊穿，軟擊穿中的擊穿速度由柵氧層的厚度和所施加的電壓大小決定，與 柵氧層的厚度成反比，與擊穿電壓的大小成正比。
在0.13um邏輯工藝下，對(duì)厚度約為2nm的薄柵氧層的擊穿電壓約3V-6V，本具體實(shí)施例由于在用于存儲(chǔ)數(shù)據(jù)的晶體管P2的源極和柵極形成大于6V 的高電壓，因此加快了編程操作的速度。另外，通過在數(shù)據(jù)存儲(chǔ)單元的柵極加 負(fù)電壓開啟Pl,從而使源極電壓達(dá)到6V的高電壓，進(jìn)而使編程操作時(shí)的硬擊 穿效果更好。
數(shù)據(jù)讀取操作過程
對(duì)于作為選擇晶體管的P型MOS晶體管P41,在P型MOS晶體管P41 的源極和阱電壓端Vwell上施加工作電壓Vcc,如大小為3V的工作電壓，在 與字線WL連接的柵極上施加表征電平值為0的電壓，使P型MOS晶體管P41 導(dǎo)通。
而對(duì)于作為數(shù)據(jù)存儲(chǔ)單元的半個(gè)P型MOS晶體管P42，在與源線SL連 接的斥冊(cè)極上施加表征電平值為0的電壓Vss,如大小為-2V的電壓；在阱電 壓端Vwell上施加工作電壓Vcc,如大小為3V的工作電壓；由于P型MOS 晶體管P41導(dǎo)通，因此，P型MOS晶體管P42的離子注入?yún)^(qū)上的電壓等于P 型MOS晶體管P41源極上的工作電壓Vcc，從而使半個(gè)P型MOS晶體管P42 的才冊(cè)極、離子注入?yún)^(qū)間電壓為電壓Vss與工作電壓Vcc的差值電壓。因此，如 果半個(gè)P型MOS晶體管P42的柵氧層未被擊穿，則半個(gè)P型MOS晶體管P42
等效為電容，讀取位線R—BL上的電壓保持為工作電壓Vcc，使讀取的數(shù)據(jù)為 邏輯值為"1";反之，如果半個(gè)P型MOS晶體管P42的柵氧層被擊穿，則P 型MOS晶體管P42等效為電阻，位線BL上的電壓被下拉至P41的閾值電壓 Vth，使讀取的數(shù)據(jù)為邏輯值"0"。
圖4a中，為了使編程操作時(shí)位線BL上的高電壓不會(huì)傳輸?shù)阶x取位線 R—BL造成將與讀取位線R一BL連接的晶體管擊穿，在數(shù)據(jù)讀取輸出位置設(shè)置 用于實(shí)現(xiàn)讀隔離功能的P型MOS晶體管P43，以提高一次性可編程存儲(chǔ)器的 可靠性。
P型MOS晶體管P43的工作原理如下所述
當(dāng)對(duì)存儲(chǔ)單元進(jìn)行數(shù)據(jù)編程操作時(shí)，由于與P型MOS晶體管P43的源極 連接的編程位線W—BL上的電壓為高電壓Vpp，如大小為6V的高電壓，在P 型MOS晶體管P43的柵極也施加高電壓Vpp，使P型MOS晶體管P43處于 關(guān)閉狀態(tài)。
在對(duì)存儲(chǔ)單元進(jìn)行數(shù)據(jù)讀取操作時(shí)，在P型MOS晶體管P43的柵極上施 加大小為OV的工作電壓，讀取位線R—BL預(yù)充電至工作電壓Vcc。當(dāng)對(duì)存儲(chǔ) 單元進(jìn)行讀取操作時(shí)，如果半個(gè)P型MOS晶體管P42的柵氧層未被擊穿，則 半個(gè)P型MOS晶體管P42等效為電容，讀取位線R—BL上的電壓被保持為工 作電壓Vcc，使讀取的數(shù)據(jù)為邏輯值為"1";反之，如果半個(gè)P型MOS晶體 管P42的柵氧層被擊穿，則半個(gè)P型MOS晶體管P42等效為電阻，讀取位線 R一BL上的電壓被下拉至P型MOS晶體管P41的閾值電壓Vth,使讀取的數(shù) 據(jù)為邏輯值"0"。
圖4b為本發(fā)明第二具體實(shí)施例中一次性可編程存儲(chǔ)單元與具有讀隔離功 能的晶體管連接的結(jié)構(gòu)示意圖，圖4b中包括N型MOS晶體管N41、 N42和 N型MOS晶體管N43,其中，N型MOS晶體管N41的柵極與字線WL連接， N型MOS晶體管N41的源極與N型MOS晶體管N42的離子注入?yún)^(qū)連接，N 型MOS晶體管N41的漏極與位線BL連接，N型MOS晶體管N41的阱電壓 端與N型MOS晶體管N42的阱電壓端連接，N型MOS晶體管N42的柵極與 源線SL連接，N型MOS晶體管N43的漏極與位線BL連接，作為讀隔離模 塊106的第一種實(shí)施方式，使得數(shù)據(jù)編程過程的高電壓不會(huì)將與讀取位線 R—BL連接的晶體管擊穿，從而不會(huì)影響對(duì)一次性可編程存儲(chǔ)單元的數(shù)據(jù)讀取 過程。本發(fā)明具體實(shí)施例將存儲(chǔ)單元的位線BL與編程位線W_BL直接連接， 并通過N型MOS晶體管N43與讀取位線R_BL間接連接，使用編程位線W_BL 進(jìn)行數(shù)據(jù)編程操作，使用讀取位線I^BL進(jìn)行數(shù)據(jù)讀取操作。下面對(duì)一次性可 編程存儲(chǔ)單元的數(shù)據(jù)編程和讀取操作過程分別進(jìn)^f于描述 數(shù)據(jù)編程操作過程
對(duì)于作為選擇晶體管的N型MOS晶體管N41,在與字線WL連接的柵極 和與編程位線W—BL連接的漏極上施加大小為至少兩倍工作電壓的高電壓 Vpp，如大小為6V的高電壓，高電壓Vpp由電荷泵102提供，由編程選擇模 塊104傳送^合編程位線W—BL，在阱電壓端Vwell上施加大小為OV的電壓， N型MOS晶體管N41的源極電壓為小于或等于3V的電壓，使N型MOS晶 體管N41導(dǎo)通。
而對(duì)于作為數(shù)據(jù)存儲(chǔ)單元的半個(gè)N型MOS晶體管N42，在與源線SL連 接的柵極上施加表征電平值為0的電壓Vss,如大小為-2V的電壓；在阱電 壓端Vwell上施加大小為0V的電壓；由于N型MOS晶體管N41導(dǎo)通，因此， 半個(gè)N型MOS晶體管N42的離子注入?yún)^(qū)的電壓等于N型MOS晶體管N41 上的高電壓Vpp，從而使半個(gè)N型MOS晶體管N42的初H及、離子注入?yún)^(qū)間電 壓VgS2形成大于或等于Vpp的擊穿電壓，該擊穿電壓在預(yù)定時(shí)間內(nèi)將半個(gè)N 型MOS晶體管N42的薄柵氧層完全擊穿，完成一次性編成操作。
存儲(chǔ)單元陣列105的編程操作包括硬擊穿和軟擊穿。硬擊穿是將柵氧層完 全擊穿，軟擊穿是在柵極上加預(yù)定電壓實(shí)現(xiàn)的不完全擊穿，其中，軟擊穿為過 程性擊穿，軟擊穿中的擊穿速度由柵氧層的厚度和所施加的電壓大小決定，與 柵氧層的厚度成反比，與擊穿電壓的大小成正比。
在0.13um邏輯工藝下，對(duì)厚度約為2nm的薄柵氧層的擊穿電壓約3V-6V,本具體實(shí)施例由于在用于存儲(chǔ)數(shù)據(jù)的晶體管N42的離子注入?yún)^(qū)和柵極形 成大于6V的高電壓，因此加快了編程操作的速度。另外，通過在數(shù)據(jù)存儲(chǔ)單 元的柵極加負(fù)電壓開啟N41，從而使源極電壓達(dá)到6V的高電壓，進(jìn)而使編程 操作時(shí)的硬擊穿效果更好。
數(shù)據(jù)讀取操作過程
對(duì)于作為選擇晶體管的N型MOS晶體管N41 ，在與位線BL連接的N型 MOS晶體管N41的漏極施加工作電壓Vcc，如大小為3V的工作電壓；在與 字線WL連接的柵極上施加工作電壓Vcc，如大小為3V的工作電壓；在阱電 壓端Vwell上施加大小為0V的電壓，使N型MOS晶體管N41導(dǎo)通。
而對(duì)于作為數(shù)據(jù)存儲(chǔ)單元的半個(gè)N型MOS晶體管N42,在與源線SL連 接的柵極上施加表征電平值為0的電壓Vss,如大小為-2V的電壓；在阱電 壓端Vwell上施加大小為0V的電壓；由于N型MOS晶體管N41導(dǎo)通，因此， N型MOS晶體管N42的離子注入?yún)^(qū)的電壓等于N型MOS晶體管N41漏極上 的工作電壓Vcc，從而使半個(gè)N型MOS晶體管N42的柵極、離子注入?yún)^(qū)間電 壓為電壓Vss與工作電壓Vcc的差值電壓。因此，如果半個(gè)N型MOS晶體管 N42的柵氧層未被擊穿，則半個(gè)N型MOS晶體管N42等效為電容，讀取位線 R一BL上的電壓保持為工作電壓Vcc,使讀取的數(shù)據(jù)為邏輯值為"1";反之， 如果半個(gè)N型MOS晶體管N42的柵氧層被擊穿，則N型MOS晶體管N42 等效為電阻，位線BL上的電壓被下拉至N41的閾值電壓Vth，使讀取的數(shù)據(jù) 為邏輯值"0"。
圖4b中，為了使編程操作時(shí)位線BL上的高電壓不會(huì)傳輸?shù)阶x取位線 R—BL造成將與讀取位線R一BL連接的晶體管擊穿，在數(shù)據(jù)讀取輸出位置設(shè)置 用于實(shí)現(xiàn)讀隔離功能的N型MOS晶體管N43，以提高一次性可編程存儲(chǔ)器 的可靠性。
N型MOS晶體管N43的工作原理如下所述
當(dāng)對(duì)存儲(chǔ)單元進(jìn)行數(shù)據(jù)編程操作時(shí)，由于與n型mos晶體管N43的漏 極連接的編程位線W—BL上的電壓為高電壓Vpp,如大小為6V的高電壓；而 在N型MOS晶體管N43的柵極施加工作電壓Vcc，如大小為3V的工作電壓， 與N型MOS晶體管N43的源極連接的讀取位線R—BL上的電壓為小于或等于 3V的電壓，使N型MOS晶體管N43處于關(guān)閉狀態(tài)。
在對(duì)存儲(chǔ)單元進(jìn)行數(shù)據(jù)讀取操作時(shí)，在N型MOS晶體管N43的柵極上 施加大小為3V的工作電壓，讀取位線I^BL預(yù)充電至工作電壓Vcc,如大小 為3V的工作電壓。當(dāng)對(duì)存儲(chǔ)單元進(jìn)行讀取操作時(shí)，如果半個(gè)N型MOS晶體 管N42的柵氧層未被擊穿，則半個(gè)N型MOS晶體管N42等效為電容，讀取
位線R一BL上的電壓被保持為工作電壓Vcc,使得讀取的數(shù)據(jù)為邏輯值為"1"; 反之，如果半個(gè)N型MOS晶體管N42的柵氧層被擊穿，則半個(gè)N型MOS晶 體管N42等效為電阻，讀取位線R一BL上的電壓被下拉至N型MOS晶體管 N41的閾值電壓Vth,使讀取的數(shù)據(jù)為邏輯值"0"。
通過上述分析可知，通過在讀取位線R_BL上設(shè)置具有讀隔離功能的晶體 管，有效地防止數(shù)據(jù)編程時(shí)的高電壓將與讀:f又位線R_BL連接的晶體管擊穿， 從而提高 一次性可編程存^f諸器的可靠性。
上述實(shí)施例中，對(duì)于第一實(shí)施例中的P型MOS晶體管組成的一次性可編 程存儲(chǔ)單元，也可以在數(shù)據(jù)讀取輸出位置設(shè)置用于實(shí)現(xiàn)讀隔離功能的N型 MOS晶體管，而對(duì)于第二實(shí)施例中的N型MOS晶體管組成的一次性可編程 存儲(chǔ)單元，也可以在數(shù)據(jù)讀取輸出位置設(shè)置用于實(shí)現(xiàn)讀隔離功能的P型MOS 晶體管。
圖5為本發(fā)明第一具體實(shí)施例中一次性可編程存儲(chǔ)單元的示意圖，圖5 中的一次性可編程存儲(chǔ)單元包括P型MOS晶體管P51和半個(gè)P型MOS晶體 管P52。其中，P型MOS晶體管P51的柵極與字線WL連接，P型MOS晶體 管P51的漏極與半個(gè)P型MOS晶體管P52的離子注入?yún)^(qū)連接，P型MOS晶 體管P51的源極與位線BL連接，半個(gè)P型MOS晶體管P52的柵極與源線SL 連接。
圖6為本發(fā)明第一實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部結(jié)構(gòu)示意圖，圖中包括多晶硅層的第一部分6011、第二部分6012、第三部 分6013、第四部分6014和第五部分6015，厚柵氧層6021、 6022、 6024和6025， 薄柵氧層6023, P型摻雜區(qū)6031、 6032、 6033和6034，隔離槽604和襯底605。
其中，
多晶硅層第二部分6012、厚柵氧層6022、 P型4參雜區(qū)6031和6032、襯底 605形成P型MOS晶體管P61;
多晶硅層第三部分6013、薄柵氧層6023、 P型摻雜區(qū)6032、村底605形 成半個(gè)P型MOS晶體管P621;
多晶硅層第四部分6014、厚柵氧層6024、 P型摻雜區(qū)6033和6034、襯底 605形成P型MOS晶體管P63;
多晶硅層第三部分6013、薄柵氧層6023、 P型4參雜區(qū)6033、襯底605形 成半個(gè)P型MOS晶體管P622;
本實(shí)施例中，將P型MOS晶體管P61、 P63作為存儲(chǔ)單元中的選擇晶體 管。在P型MOS晶體管P622的溝道中增加隔離槽604，形成半個(gè)P型MOS 晶體管P621和半個(gè)P型MOS晶體管P622,將半個(gè)P型MOS晶體管P621 、 P622作為存儲(chǔ)單元中的數(shù)據(jù)存儲(chǔ)晶體管。
圖7為本發(fā)明第一實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部典型示意圖，圖7中包括四個(gè)存儲(chǔ)單元701、 702、 703、 704，字線WL1、 WL2和源線SL。其中，存儲(chǔ)單元701包括P型MOS晶體管7011和半個(gè)P型 MOS晶體管7012,存<渚單元702包括P型MOS晶體管7021和半個(gè)P型MOS 晶體管7022,存儲(chǔ)單元703包括P型MOS晶體管7031和半個(gè)P型MOS晶 體管7032,存儲(chǔ)單元704包括P型MOS晶體管7041和半個(gè)P型MOS晶體 管7042。
P型MOS晶體管7011、7021的柵極與WL1連接，P型MOS晶體管7031、 7041的柵極與WL2連接。P型MOS晶體管7012、 7022、 7032、 7042的柵 極與SL連接。
圖8為本發(fā)明第一實(shí)施例中一次性可編程非易失性存^f渚器陣列的第一局 部的俯S見圖，圖8中，圖6中的多晶硅6012形成字線WL1，圖6中的多晶硅 6013形成源線SL,圖6中的多晶硅6014形成字線WL2，圖6中的P型摻雜 區(qū)6031形成位線BL1,圖6中的P型摻雜區(qū)6034形成位線BL2。
圖9為本發(fā)明第二具體實(shí)施例中一次性可編程存儲(chǔ)單元的示意圖，圖9 中的一次性可編程存儲(chǔ)單元包括P型MOS晶體管P91、 P92。其中，P型MOS 晶體管P91的柵極與字線WL連接,P型MOS晶體管P91的漏極與P型MOS 晶體管P92的源極連接，P型MOS晶體管P91的源極與位線BL連接，P型 MOS晶體管P92的柵極與源線SL連接。
圖10為本發(fā)明第二實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部結(jié)構(gòu)示意圖中包括多晶硅層的第一部分10011、第二部分10012、第三部分10013和第 四部分10014，厚柵氧層10021和10024，薄柵氧層10022和10023, P型摻雜
區(qū)10031、 10032、 10033、 10034、 10035和10036,隔離槽1004和襯底1005。 其中，
多晶硅層第一部分10011、厚沖冊(cè)氧層10021、 P型摻雜區(qū)10031和10032、 以及襯底1005形成P型MOS晶體管P1001;
多晶硅層第二部分10012、薄柵氧層10022、 P型摻雜區(qū)10032和10033、 以及襯底1005形成P型MOS晶體管P1002;
多晶硅層第三部分10013、薄柵氧層10023、 P型摻雜區(qū)10034和10035、 以及村底1005形成P型MOS晶體管P1003;
多晶硅層第四部分10014、厚4冊(cè)氧層10024、 P型摻雜區(qū)10035和10036、 以及襯底1005形成半個(gè)P型MOS晶體管P1004;
本實(shí)施例中，將P型MOS晶體管P1001、 P1004作為存儲(chǔ)單元的選擇晶 體管，將P型MOS晶體管P1002、 P1003作為存儲(chǔ)單元的數(shù)據(jù)存儲(chǔ)晶體管， 晶體管P1002、 P1003之間沒有共用摻雜區(qū)，并且各自懸空分離。
圖11為本發(fā)明第二實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部典型示意圖，圖11中包括四個(gè)存儲(chǔ)單元1101、 1102、 1103、 1104，字線 WL1、 WL2和源線SL1、 SL2。其中，存儲(chǔ)單元1101包括P型MOS晶體管 11011和P型MOS晶體管11012,存儲(chǔ)單元1102包括P型MOS晶體管11021 和P型MOS晶體管11022,存儲(chǔ)單元1103包括P型MOS晶體管11031和P 型MOS晶體管11032，存儲(chǔ)單元1104包括P型MOS晶體管11041和P型 MOS晶體管11042。
P型MOS晶體管11011、 11021的柵極與WL1連接，P型MOS晶體管 11031、 11041的柵極與WL2連接。P型MOS晶體管11012、 11022的柵極與 SL1連接，P型MOS晶體管11032、 11042的柵極與SL2連接。
圖12為本發(fā)明第二實(shí)施例中一次性可編程非易失性存儲(chǔ)器陣列的第一局 部的俯視圖，圖12中，圖10中的多晶硅10011形成字線WL1，圖10中的多 晶硅10012形成源線SL1，圖10中的多晶硅10013形成源線SL2，圖10中的 多晶硅10014形成字線WL2，圖10中的P型摻雜區(qū)10031形成位線BL1，圖 IO中的P型摻雜區(qū)10036形成位線BL2。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)
明的精神和原則之內(nèi)，對(duì)本發(fā)明實(shí)施例所作的任何修改、變更、組合、等同替 換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種一次性可編程存儲(chǔ)器電路，其特征在于，包括存儲(chǔ)單元陣列，用于存儲(chǔ)數(shù)據(jù)；電荷泵，用于提供預(yù)定電壓；字線譯碼模塊，用于接收預(yù)定電壓并選擇存儲(chǔ)單元陣列中需要進(jìn)行數(shù)據(jù)編程或數(shù)據(jù)讀取的存儲(chǔ)單元的字線；編程位線譯碼模塊，用于接收預(yù)定電壓并確定存儲(chǔ)單元陣列中需要進(jìn)行數(shù)據(jù)編程的存儲(chǔ)單元的編程位線地址；編程選擇模塊，用于接收預(yù)定電壓并根據(jù)編程位線地址選擇與該編程位線地址對(duì)應(yīng)的存儲(chǔ)單元，將預(yù)定電壓傳送至該存儲(chǔ)單元的位線上進(jìn)行數(shù)據(jù)編程；讀隔離模塊，設(shè)置于存儲(chǔ)單元陣列和讀取選擇模塊之間，用于將數(shù)據(jù)編程和數(shù)據(jù)讀取隔離；讀取位線譯碼模塊，用于確定存儲(chǔ)單元陣列中需要進(jìn)行數(shù)據(jù)讀取的存儲(chǔ)單元的讀取位線地址；讀取選擇模塊，用于根據(jù)讀取位線地址選擇與該讀取位線地址對(duì)應(yīng)的存儲(chǔ)單元，讀取存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的一次性可編程存儲(chǔ)器電路，其特征在于，所述 存儲(chǔ)單元陣列的存儲(chǔ)單元包括N型或P型MOS晶體管。
3. 根據(jù)權(quán)利要求2所述的一次性可編程存儲(chǔ)器電路，其特征在于，對(duì)于P型MOS晶體管的存儲(chǔ)單元，所述字線譯碼模塊將電荷泵提供的預(yù) 定電壓傳送到不需要被選擇的存儲(chǔ)單元的字線上，而對(duì)需要被選擇的存儲(chǔ)單元 的字線則施加工作電壓；對(duì)于N型MOS晶體管的存儲(chǔ)單元，所述字線譯碼模塊將電荷泵提供的預(yù) 定電壓傳送到需要被選擇的存儲(chǔ)單元的字線上，而對(duì)不需要被選擇的存儲(chǔ)單元 的字線則施加工作電壓。
4. 根據(jù)權(quán)利要求1所述的一次性可編程存儲(chǔ)器電路，其特征在于，所述 編程選擇模塊包括單輸入多輸出控制器。
5. 根據(jù)權(quán)利要求4所述的一次性可編程存儲(chǔ)器電路，其特征在于，所述 單輸入多輸出控制器包括多個(gè)N型MOS晶體管、或多個(gè)P型MOS晶體管、 或多個(gè)N型MOS晶體管和P型MOS晶體管的組合。
6. 根據(jù)權(quán)利要求1所述的一次性可編程存儲(chǔ)器電路，其特征在于，所述 讀隔離模塊包括N型或P型MOS晶體管。
7. 根據(jù)權(quán)利要求1所述的一次性可編程存儲(chǔ)器電路，其特征在于，所述 讀取選擇模塊包括多選一邏輯控制器。
8. 根據(jù)權(quán)利要求7所述的一次性可編程存儲(chǔ)器電路，其特征在于，所述 多選一邏輯控制器包括多個(gè)N型MOS晶體管、或多個(gè)P型MOS晶體管、或 多個(gè)N型MOS晶體管和P型MOS晶體管的組合。
9. 一種一次性可編程存儲(chǔ)器編程和讀取方法，其特征在于，包括 提供預(yù)定電壓；接收預(yù)定電壓并選擇可編程存儲(chǔ)器中需要進(jìn)行數(shù)據(jù)編程的存儲(chǔ)單元的字線；接收預(yù)定電壓并確定可編程存儲(chǔ)器中需要進(jìn)行數(shù)據(jù)編程的存儲(chǔ)單元的編 程位線地址；元，將預(yù)定電壓傳送至該存儲(chǔ)單元的位線上進(jìn)行數(shù)據(jù)編程； 選擇可編程存儲(chǔ)器中需要進(jìn)行數(shù)據(jù)讀取的存儲(chǔ)單元的字線； 確定可編程存儲(chǔ)器中需要進(jìn)行數(shù)據(jù)讀取的存儲(chǔ)單元的讀取位線地址； 根據(jù)讀取位線地址選擇與該讀取位線地址對(duì)應(yīng)的存儲(chǔ)單元，讀取存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)；所述編程位線地址對(duì)應(yīng)的編程位線與所述讀耳又位線地址對(duì)應(yīng)的讀取位線 相互隔離。
10. 根據(jù)權(quán)利要求9所述的一種一次性可編程存儲(chǔ)器編程和讀取方法，其 特征在于，所述存儲(chǔ)單元包括N型或P型MOS晶體管；對(duì)于P型MOS晶體管的存儲(chǔ)單元，將預(yù)定電壓傳送到不需要被選擇的存 儲(chǔ)單元的字線上，而對(duì)需要被選擇的存儲(chǔ)單元的字線則施加工作電壓；對(duì)于N型MOS晶體管的存儲(chǔ)單元，將預(yù)定電壓傳送到需要被選擇的存儲(chǔ) 單元的字線上，而對(duì)不需要被選擇的存儲(chǔ)單元的字線則施加工作電壓。
全文摘要
本發(fā)明公開了一次性可編程存儲(chǔ)器電路及其編程讀取方法，該一次性可編程存儲(chǔ)器電路包括存儲(chǔ)單元陣列、電荷泵、字線譯碼模塊、編程位線譯碼模塊、編程選擇模塊、讀隔離模塊、讀取位線譯碼模塊和讀取選擇模塊。通過讀隔離模塊來避免數(shù)據(jù)編程時(shí)編程位線上高電壓將與讀取位線連接的晶體管擊穿，從而有效地防止數(shù)據(jù)編程操作時(shí)產(chǎn)生的高電壓對(duì)數(shù)據(jù)讀取操作造成的影響，提高了一次性可編程存儲(chǔ)器的編程和讀取的可靠性。
文檔編號(hào)G11C17/00GK101359509SQ20081011930
公開日2009年2月4日 申請(qǐng)日期2008年9月2日 優(yōu)先權(quán)日2008年9月2日
發(fā)明者劉奎偉, 朱一明 申請(qǐng)人:北京芯技佳易微電子科技有限公司