專(zhuān)利名稱(chēng)：獨(dú)立鏈路和體選擇的制作方法
技術(shù)領(lǐng)域：
0002本發(fā)明涉及具有多個(gè)鏈路和多個(gè)存儲(chǔ)體的存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
0003當(dāng)前消費(fèi)電子裝置使用存儲(chǔ)器裝置。例如，諸如數(shù)碼照相機(jī)、 便攜式數(shù)字助理、便攜式音頻/視頻播放器和移動(dòng)終端的移動(dòng)電子裝置一直 以來(lái)要求大容量存儲(chǔ)器，優(yōu)選的是具有不斷增加容量和速度能力的非易失性 存儲(chǔ)器。由于在沒(méi)有電力的情況下非易失性存儲(chǔ)器和硬盤(pán)驅(qū)動(dòng)器可以保持?jǐn)?shù) 據(jù)，因此延長(zhǎng)了電池壽命，從而非易失性存儲(chǔ)器和硬盤(pán)驅(qū)動(dòng)器是優(yōu)先的。
0004雖然，現(xiàn)有存儲(chǔ)器裝置以對(duì)于許多當(dāng)前的消費(fèi)電子裝置足夠的 速度運(yùn)行，但是這樣的存儲(chǔ)器裝置用于要求高數(shù)據(jù)速率的未來(lái)電子裝置和其 他裝置中可能并不足夠。例如，記錄高分辨率移動(dòng)圖像的移動(dòng)多媒體裝置可 能要求存儲(chǔ)模塊比使用當(dāng)前存儲(chǔ)器技術(shù)的存儲(chǔ)器模塊具有更大的編程吞吐 量。但是這樣的高頻率的信號(hào)質(zhì)量存在問(wèn)題，其在存儲(chǔ)器的工作頻率上設(shè)定 了實(shí)際的限制。存儲(chǔ)器使用一組并行輸入/輸出(I/O)引腳和其它部件通信， 引腳的數(shù)量依賴(lài)于具體實(shí)現(xiàn)。I/O引腳接收命令指令和輸入數(shù)據(jù)并且提供輸 出數(shù)據(jù)。這通常被稱(chēng)為并行接口。例如，高速操作可以導(dǎo)致諸如串?dāng)_、信號(hào) 扭曲和信號(hào)衰減的通信退化效應(yīng)，其降低信號(hào)質(zhì)量。
0005為了在系統(tǒng)板上實(shí)現(xiàn)較高密度和較快速操作的結(jié)合，存在兩種 設(shè)計(jì)技術(shù)串行互連配置和諸如多點(diǎn)的并行互連配置。這些設(shè)計(jì)技術(shù)可以被用來(lái)克服決定硬盤(pán)與存儲(chǔ)器系統(tǒng)之間存儲(chǔ)器交換的成本和操作效率的密度 問(wèn)題。但是，多點(diǎn)配置相對(duì)于串行互連配置具有缺陷。例如，如果多點(diǎn)存儲(chǔ) 器系統(tǒng)的點(diǎn)的數(shù)量增加，則由于每一引腳的負(fù)載效應(yīng)，延遲時(shí)間也增加，從 而削弱了多點(diǎn)存儲(chǔ)器系統(tǒng)的總的性能。這是由于存儲(chǔ)器裝置的金屬線(xiàn)電阻器 -電容器負(fù)載和引腳電容量。諸如存儲(chǔ)器裝置的裝置中的串行鏈路可以使用 單個(gè)引腳輸入，其串行接收所有的地址、命令和數(shù)據(jù)。串行鏈路可以提供串 行互連配置來(lái)通過(guò)配置有效地控制命令位、地址位和數(shù)據(jù)位。配置中的裝置 可以是存儲(chǔ)器裝置，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DR雄)、靜態(tài)隨機(jī)存取存儲(chǔ)
器(SRAM)和閃爍存儲(chǔ)器。

發(fā)明內(nèi)容
0006本發(fā)明提供了用于具有多個(gè)存儲(chǔ)體和多個(gè)鏈路的存儲(chǔ)器系統(tǒng) 中的方法和系統(tǒng)。所述系統(tǒng)允許從任意鏈路對(duì)任意體的讀出和寫(xiě)存取，但 提供電路來(lái)防止無(wú)效存取嘗試。當(dāng)從多個(gè)鏈路對(duì)同一個(gè)體同時(shí)或者交迭讀 或者寫(xiě)存取時(shí)，存在無(wú)效的存取嘗試。當(dāng)從同一個(gè)鏈路對(duì)多個(gè)體同時(shí)或者 交迭讀或者寫(xiě)存取時(shí)，存在無(wú)效的存取嘗試。 一些實(shí)現(xiàn)以用于對(duì)每一鏈路 執(zhí)行切換的公共電路為其特征，從而簡(jiǎn)化了制造。通過(guò)這樣的實(shí)現(xiàn)，切換 電路的每一實(shí)例被配置以反映其在整個(gè)系統(tǒng)中的位置的特定方式來(lái)運(yùn)行。
0007根據(jù)一個(gè)主要方面，本發(fā)明提供一種存儲(chǔ)器系統(tǒng)，包括多 個(gè)存儲(chǔ)體；多個(gè)鏈路控制器，每一鏈路控制器具有用于接收控制和數(shù)據(jù)的 至少一個(gè)輸入并具有用于輸出所述數(shù)據(jù)的至少一個(gè)輸出；對(duì)于每一存儲(chǔ)體 的第一切換邏輯，用于接收用于每一鏈路控制器的至少一個(gè)輸出，并且用 于傳遞僅一個(gè)鏈路控制器的至少一個(gè)輸出到所述存儲(chǔ)體；對(duì)于每一鏈路控 制器的第二切換邏輯，用于接收每一存儲(chǔ)體的輸出，并且用于傳遞僅一個(gè) 存儲(chǔ)體的輸出到所述鏈路控制器；和切換控制器邏輯，用于控制所述第一 切換邏輯和所述第二切換邏輯二者的操作，來(lái)防止多個(gè)鏈路控制器對(duì)同一 存儲(chǔ)體的同時(shí)或者交迭存取，并且用于防止由同一鏈路控制器對(duì)多個(gè)體的 同時(shí)或者交迭存f^。
0008在有些實(shí)施例中，所述第一切換邏輯包括多個(gè)切換元件，用 于每一鏈路控制器的對(duì)應(yīng)的多個(gè)輸出。
0009在有些實(shí)施例中，所述第二切換邏輯包括單個(gè)切換元件，用 于從每一存儲(chǔ)體接收串行輸出。0010在有些實(shí)施例中，所述多個(gè)存儲(chǔ)體包括兩個(gè)存儲(chǔ)體并且所述 多個(gè)鏈路控制器包括兩個(gè)鏈路控制器。
0011在有些實(shí)施例中，所述切換控制器邏輯包括對(duì)于每一存儲(chǔ) 體的各自的切換控制器。
0012在有些實(shí)施例中，所述切換控制器具有實(shí)質(zhì)相同的電路實(shí)現(xiàn)， 其中，每一切換控制器包括鏈路識(shí)別邏輯，用于接收所述切換控制器將
根據(jù)所述切換控制器在所述系統(tǒng)中的多個(gè)可能位置的所選擇的 一 個(gè)來(lái)操 作的指令。
0013在有些實(shí)施例中，所述多個(gè)存儲(chǔ)體包括第一存儲(chǔ)體和第二存 儲(chǔ)體并且所述切換控制器邏輯包括第一鏈路控制器和第二鏈路控制器，并
且其中所述切換控制器在所述系統(tǒng)中的多個(gè)可能位置包括所述切換控制 器對(duì)于所述第 一體控制第 一切換邏輯并且對(duì)于所述第 一鏈路控制器控制 第二切換邏輯的第一位置；和所述切換控制器對(duì)于所述第二體控制第一切 換邏輯并且對(duì)于所述第二鏈路控制器控制第二切換邏輯的第二位置。
0014在有些實(shí)施例中，所述存儲(chǔ)器系統(tǒng)還包括用于選擇單個(gè)鏈 路操作的輸入；其中，在通過(guò)所述輸入確立單個(gè)鏈路操作后，所述存儲(chǔ)器 系統(tǒng)如同僅存在一個(gè)鏈路控制器一樣操作。
0015在有些實(shí)施例中，所述存儲(chǔ)器系統(tǒng)還包括無(wú)效檢查邏輯， 用于從每一鏈路控制器接收體選擇輸出并且用于確定是否存在同一鏈路 控制器對(duì)多個(gè)體的同時(shí)或者交迭存取，如果存在則生成無(wú)效性信號(hào)。
0016在有些實(shí)施例中，每一切換控制器還包括保持電路，用于 在同 一鏈路控制器對(duì)多個(gè)體的同時(shí)或者交迭存取事件中和多個(gè)鏈路對(duì)同 一體的同時(shí)或者交迭存取事件中保持先前的控制輸出。
0017在有些實(shí)施例中，每一切換控制器可操作地生成輸出包括 鏈路體選擇信號(hào)，用于選擇哪個(gè)鏈路輸出將被傳遞到所述體；和體選擇信 號(hào)，用于選擇哪個(gè)體輸出將被傳遞到所述鏈路控制器。
0018在有些實(shí)施例中，每一個(gè)鏈路控制器包括輸入緩沖器，用 于接收傳入的命令和數(shù)據(jù)；串行到并行寄存器，用于轉(zhuǎn)換傳入的命令和數(shù) 據(jù)為并行格式；和命令解釋器控制邏輯，用于解釋傳入的命令。
0019在有些實(shí)施例中，每一鏈路控制器可操作地輸出用于所述切 換控制器邏輯的輸出體選擇信號(hào)。
0020根據(jù)另一個(gè)主要方面，本發(fā)明提供一種方法，包括接收多個(gè)輸入；輸出多個(gè)輸出；可選擇地傳遞在多個(gè)輸入接收的信號(hào)到多個(gè)存儲(chǔ) 體的存儲(chǔ)體輸入；可選擇地傳遞從存儲(chǔ)體輸出接收的信號(hào)到所述多個(gè)輸 出；并且控制可選擇地傳遞在多個(gè)輸入接收的信號(hào)到存儲(chǔ)體輸入和可選擇 地傳遞從存儲(chǔ)體輸出接收的信號(hào)到所述多個(gè)輸出，來(lái)防止從多個(gè)輸入對(duì)同 一存儲(chǔ)體的同時(shí)或者交迭存取，并且防止從多個(gè)體到同 一輸出的同時(shí)或者 交迭輸出。
0021在有些實(shí)施例中，所述可選擇地傳遞在多個(gè)輸入接收的信號(hào) 到多個(gè)存儲(chǔ)體的存儲(chǔ)體輸入包括對(duì)于從所述多個(gè)輸入的給定輸入到所述 多個(gè)存儲(chǔ)體的給定存儲(chǔ)體的給定存取，連接所述給定存儲(chǔ)體來(lái)從所述給定 輸入接收信號(hào)。
0022在有些實(shí)施例中，所述方法可選4奪地傳遞從存儲(chǔ)體輸出接收 的信號(hào)到所述多個(gè)輸出包括對(duì)于給定存儲(chǔ)體和給定體，連接給定存儲(chǔ)體 的輸出來(lái)發(fā)送信號(hào)到所述給定輸出。
0023在有些實(shí)施例中，由多個(gè)同樣的切換控制器執(zhí)行所述控制， 所述方法還包括配置多個(gè)同樣的切換控制器的每一個(gè)來(lái)以對(duì)于其在整個(gè) 存儲(chǔ)器系統(tǒng)內(nèi)的位置具體的方式運(yùn)轉(zhuǎn)。
0024在有些實(shí)施例中，所述方法還包括無(wú)效存取嘗試發(fā)生后， 從多個(gè)輸入對(duì)同 一存儲(chǔ)體的同時(shí)或者交迭存取或者從多個(gè)體對(duì)同 一輸出 的同時(shí)或者交迭輸出包括維持之前的存取狀態(tài)。
0025在有些實(shí)施例中，所述方法還包括通過(guò)檢驗(yàn)形成多個(gè)輸入 中每一個(gè)的一部分的體選擇信號(hào)來(lái)檢查無(wú)效存取嘗試。
0026在有些實(shí)施例中，所述多個(gè)輸入和所述多個(gè)輸出包括對(duì)于多 個(gè)鏈路控制器中每一個(gè)的各自的至少一個(gè)輸入和各自的至少 一個(gè)輸出。


0027現(xiàn)在僅通過(guò)示例，并參考附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行描述，其
中
圖1為多個(gè)獨(dú)立串行鏈路存儲(chǔ)器系統(tǒng)的框圖2為示出對(duì)于多個(gè)獨(dú)立串行鏈路存儲(chǔ)器系統(tǒng)的控制和數(shù)據(jù)信號(hào)傳輸?shù)?詳細(xì)框圖3到圖6示出對(duì)于圖2的系統(tǒng)的各種有效存^f諸器存取配置； 圖7為示出圖2的鏈路控制器的細(xì)節(jié)的框圖；圖8示出具有不同體的有效的一組同時(shí)鏈路存??；
圖9示出無(wú)效的鏈接的體存取的兩個(gè)示例；
圖10示出用于控制和數(shù)據(jù)并且用于讀出數(shù)據(jù)的切換元件；
圖IIA為示出使用linLID來(lái)配置切換控制器的框圖11B為示出鏈路控制器和切換控制器之間的體選擇信號(hào)的互連的框
圖12為切換控制器的詳細(xì)框圖13為在兩個(gè)鏈路模式中操作的圖12的部分邏輯的真值表；和 圖14為在單個(gè)鏈路模式中操作的圖12的部分邏輯的真值表。
具體實(shí)施例方式
0028MISL (多個(gè)獨(dú)立串行鏈路)存儲(chǔ)器系統(tǒng)具有一組鏈路和一組存 儲(chǔ)體，并且具有使得從任意鏈路端口存取任意體的特征。參考圖1,示出兩 個(gè)MISL存儲(chǔ)器系統(tǒng)的概念框圖。第一個(gè)示例總地標(biāo)以30并且描述雙端口配 置。其中有兩個(gè)鏈路，LinkO 10和Linkl l2，還有兩個(gè)體，BankO l8和 Bankl 20。還有將LinklO、 12和Bank 18、 20互連的切換邏輯16?？刂七?輯標(biāo)以14。切換邏輯16能夠互連LinkO 10到BankO 18或者Bankl 20，如 以24所標(biāo)示的。相同地，切換邏輯16能夠互連Linkl 12到BankO 18或者 Bankl 20,如以26所標(biāo)示的。單端口配置標(biāo)以32,除了不使用第二鏈路Linkl 12之外，其與雙端口配置30大體相同。
0029為了處理上面描述的MISL的雙鏈路配置的情況，提供電路 來(lái)確保兩個(gè)鏈路端口能夠存取兩個(gè)體用于讀和寫(xiě)操作，從而防止無(wú)效的存 取情況，諸如從兩個(gè)鏈路對(duì)一個(gè)體的同時(shí)存取?？刂菩盘?hào)和數(shù)據(jù)使用由體 地址決定的^各徑和用于被存取的體的所存取鏈路端口 。
0030在說(shuō)明的示例中，存在兩個(gè)鏈路10、 12和兩個(gè)體18、 20。 隨后的示例也假設(shè)存在兩個(gè)體和兩個(gè)鏈路。但是，更一般地，存在任意多 個(gè)鏈路和任意多個(gè)體。將意識(shí)到可以預(yù)期此處披露的特征的變化和修改用 于使用任意合適數(shù)量的鏈路和任意合適數(shù)量的體的實(shí)現(xiàn)。
0031以下描述的本發(fā)明的實(shí)施例支持下面的特征
1、 防止從多個(gè)《連路端口對(duì)同一個(gè)體的同時(shí)存取；
2、 單個(gè)鏈路存取作為可選特征；
3 、從鏈路控制到體控制塊的短的切換路徑；4、 對(duì)于每一鏈路控制塊的相同的邏輯實(shí)現(xiàn)；
5、 當(dāng)同一體隨后從不同的鏈路端口被存取時(shí)，維持之前的體存??；
和
6、 用于鏈路對(duì)體存取(寫(xiě)和控制信號(hào))和體對(duì)鏈路存取(讀數(shù)據(jù)) 的各自邏輯。
但是，可以理解一些實(shí)現(xiàn)僅支持這些特征的一部分。更一4i地，實(shí)現(xiàn) 可以支持這些特征中的任意個(gè)。
0032圖2示出使用多個(gè)切換器的鏈路和體之間的連接的示例，與 圖1的兩個(gè)鏈路和兩個(gè)體的示例一致。在此示例中，兩個(gè)體18、 20在切 換控制器48、 50的控制下通過(guò)切換器40、 42、 44、 46連接到兩個(gè)獨(dú)立鏈 路LinkO 10和Linkl 12。
0033圖2中所示的連接包括用于控制的以下內(nèi)容
控制輸入Bnk0<l:0> 49,作為輸入從Link0 10連接到切換控制器48、 50,用作體選擇控制；
Lnkjs—BnkO—Ctrl—enable 53,從切換控制器48到切換器40,其啟用 來(lái)自L(fǎng)ink0將應(yīng)用到BankO的控制、地址和數(shù)據(jù)；
Lnk一os—Bnk0一ctr1—enable 60，從切換控制器48到切換器40,其啟用 來(lái)自L(fǎng)inkl將應(yīng)用到BankO的控制、地址和數(shù)據(jù)；
LnkO—Bnk—slct<l:0>輸出64,從切換控制器48到切換器42，用于當(dāng) 從頁(yè)面緩沖器到對(duì)于LinkO的鏈路邏輯塊執(zhí)行讀出相關(guān)操作時(shí)選擇體；
控制輸入BnkKl:0 51，作為輸入從Linkl 12連接到切換控制器48、 50,用作體選擇控制；
Lnk一is—Bnkl一ctrl一enable 63,從切換控制器50到切換器44,其啟用 來(lái)自L(fǎng)inkl將應(yīng)用到Bankl的控制、地址和數(shù)據(jù)；
Lnk—os—Bnkl—Ctrl—enable 65，從切換控制器50到切換器44，其啟用 來(lái)自L(fǎng)inkO將應(yīng)用到Bankl的控制、地址和數(shù)據(jù)；和
Lnkl—Bnk_slct<l:0>輸出66,從切換控制器50到切換器46,用于當(dāng) 從頁(yè)面緩沖器到對(duì)于Linkl的鏈路邏輯塊執(zhí)行讀出相關(guān)操作時(shí)選擇體。
0034用于此描述的目的，每一個(gè)體具有"內(nèi)部，，鏈路和"外部" 鏈路。對(duì)于此實(shí)現(xiàn)方案，給定體的內(nèi)部鏈路為具有到該體的對(duì)應(yīng)位置的鏈 路，并且外部鏈路為剩余的鏈路。因此，對(duì)于BankO的內(nèi)部鏈路為L(zhǎng)inkO, 并且對(duì)于BankO的外部鏈路為L(zhǎng)inkl。對(duì)于Bankl的內(nèi)部鏈路為L(zhǎng)inkl，
1并且對(duì)于Bankl的外部鏈路為L(zhǎng)ink0。在以上標(biāo)記方案中，"Lnkjs"是指 所謂的"內(nèi)部鏈路"，并且"Lnk—os"是指所謂的"外部鏈路"。
0035切換控制器48、 50接收控制輸入49、 51,并且產(chǎn)生控制輸 出Lnk—is—BnkO—Ctrl—enable53 ,Lnk—os_BnkO—ctrl—enable60 , LnkO—Bnk—slct<l:0〉 64 , Lnkis_Bnkl—Ctrl—enable 63 ， Lnk—os—Bnkl—Ctrl—enable 65, Lnkl—Bnk—slct<l:0> 66，以此方式來(lái)防止鏈 路/體存取的所禁止的組合。具體地，在交迭的時(shí)間間隔期間，兩個(gè)鏈路不 允許來(lái)存取同一體，并且切換控制器48、 50運(yùn)行來(lái)防止這樣的事件。
0036圖2所示的數(shù)據(jù)連接包括下面的用于讀出操作的數(shù)據(jù)路徑 所示連接到切換器42、 46中的每一個(gè)的BankO輸出60;該輸出可以 是并行輸出，例如依據(jù)特定設(shè)計(jì)的4、 8或者16位，與在鏈路塊中執(zhí)行的 轉(zhuǎn)換并行；可選擇地，如果在BankO中存在用于讀出存取的內(nèi)建并行到串 行轉(zhuǎn)換器，則該輸出可以是串行輸出；在說(shuō)明書(shū)以下部分假設(shè)其是8位并 行輸出；
所示連接到切換器42、 46的每一個(gè)的Bankl輸出62;關(guān)于此l俞出的 說(shuō)明類(lèi)似于如上對(duì)于輸出62的描述；
互連切換器42和LinkO 10的連接67;和 互連切換器46和Linkl 12的連接68。
0037圖2中所示的連接包括用于控制和寫(xiě)操作的以下內(nèi)容
來(lái)自L(fǎng)inkO 10的多個(gè)輸出70，每一個(gè)連接到切換器40的各自切換元 件和切換器44的各自切換元件；
來(lái)自L(fǎng)inkl 12的多個(gè)輸出72，每一個(gè)連接到切換器40的各自切換元 件和切換器44的各自切換元件；
從切換器40的每一切換元件連接到BankO 10的各自輸出，這些輸出 共同地;才示以74;和
從切換器44的每一切換元件連接到Bankl 12的各自輸出，這些輸出 共同標(biāo)以76。
0038在操作中，在LinkO 10和Linkl 12處接收命令，并且每一命 令將和其中一個(gè)體相關(guān)聯(lián)。對(duì)于LinkO 10,所選擇的體#1標(biāo)記為BnkO<l:0> 49并且被傳播到切換控制器48、 50,而對(duì)于Linkl 12，所選擇的體被標(biāo) 記為Bnkl<l:0> 51并且也被傳播到切換控制器48、 50。切換控制器48、 50進(jìn)行操作來(lái)防止多個(gè)鏈路對(duì)于同 一體的竟?fàn)帯２粫?huì)導(dǎo)致多個(gè)鏈路對(duì)同一體的爭(zhēng)用的存取嘗試被稱(chēng)為有效存取嘗試。以下進(jìn)一步描述對(duì)于防止無(wú)效 嘗試的詳細(xì)電路。
0039在一些實(shí)施例中，為了在兩個(gè)體之間有效切換兩個(gè)鏈路，而
不會(huì)帶來(lái)由于附加邏輯路徑的性能退化，在串行數(shù)據(jù)到并行轉(zhuǎn)換之后通過(guò)
每一鏈路10、 12中的指定寄存器執(zhí)行數(shù)據(jù)傳送來(lái)產(chǎn)生該組輸出70、 72。 下面參照?qǐng)D7將描述示出串行到并行轉(zhuǎn)換的具體實(shí)現(xiàn)的示例。
0040參考圖2，現(xiàn)在將描述不同的存取情況。以下描述的存取情 況包括Link0對(duì)BankO存取，Link0對(duì)Bankl存取，Linkl對(duì)Bankl存耳又 和Linkl對(duì)Bank0存取。
0041在Link0 10的有效存取嘗試期間，如果選擇Bank0 18，則切 換控制器48將控制切換器40，使得LinkO的輸出70被傳播到BankO 18, 從而建立寫(xiě)數(shù)據(jù)路徑和控制路徑。切換控制器48將控制切換器42，使得 來(lái)自BankO 18的輸出60沿輸出67傳播到LinkO 10，從而建立讀出數(shù)據(jù)路 徑。
0042在LinkO 10的有效存取嘗試期間，如果選4奪Bankl 20,則切 換控制器50將控制切換器44,使得Link0 10的輸出70被傳播到Bankl， 從而建立寫(xiě)數(shù)據(jù)路徑和控制路徑。切換控制器50將控制切換器42，使得 來(lái)自Bankl 20的輸出62沿輸出67傳播到LinkO 10，從而建立讀出數(shù)據(jù)路 徑。
0043在Linkl 12的有效存取嘗試期間，如果選擇Bank120,則切 換控制器50將控制切換器44,使得Linkl 12的輸出72被傳播到Bankl 20, 從而建立寫(xiě)數(shù)據(jù)路徑和控制路徑。切換控制器50將控制切換器46，使得 來(lái)自Bankl 20的輸出62沿輸出68傳4番到Linkl 12，從而建立讀出數(shù)據(jù)路 徑。
0044在Linkl 12的有效存取嘗試期間，如果選擇BankO 18，則切 換控制器48將控制切換器40,使得Linkl 12的輸出72被傳播到BankO, 從而建立寫(xiě)數(shù)據(jù)路徑和控制路徑。切換控制器50將控制切換器46，使得 來(lái)自BankO 18的輸出60沿輸出68傳播到Linkl 12，從而建立讀出數(shù)據(jù)路 徑。
0045以上所描述的不同的存取情況特定于圖2所示的實(shí)現(xiàn)。注意 到如果存在附加的體和/或鏈路，則附加的存取情況是可能的。對(duì)于不同的 實(shí)現(xiàn)，存取情況可以不同。圖3到圖6將用于描述對(duì)于可替代的實(shí)現(xiàn)的不同存取情況。在每一個(gè)圖中，示出之前所討論的控制信號(hào)，即
用于LinkO的LnkO—Bank—slct<0>, 用于每一 LinkO的LnkO—Bank—slct<l>, 用于Linkl的Lnkl—Bank—slct<0>, 用于每一 Linkl的Lnkl—Bank—slct<l>, Lnk一is—Bnk0—ctrl一 enable, Lnk—os—BnkO_ctrl—enable ， Lnk一is—Bnk 1 —Ctrl—enable, 和 Lnk一os—Bnk 1 —Ctrl—enable 。
以下描述的不同存取情況包括LinkO對(duì)BankO存取，LinkO對(duì)Bankl 存取，Linkl對(duì)Bankl存取和Linkl對(duì)BankO存取。
0046參考圖3,示出LinkO對(duì)BankO存取的另一個(gè)示例。在LinkO 和BankO之間的切換多路復(fù)用器中僅包括LinkO控制信號(hào)。對(duì)于此示例， LinkO對(duì)BankO存取是內(nèi)部操作，不需要任何來(lái)自外部的信號(hào)。啟用鏈路 選擇Lnk—is—BnkO—Ctrl—enable來(lái)允許來(lái)自L(fǎng)inkO的數(shù)據(jù)和控制輸入被傳遞 到BankO,并且LnkO_Bnk—slctO〉躍遷為高狀態(tài)，從而選擇BankO用于讀 出操作，直到確立新的命令。
0047參考圖4,存在從Linkl到LinkO的Bankl的連接的切換， 使得在獲取來(lái)自SIPO(鏈路0端口 )的體信息之后Lnk—os—Bnkl—Ctrl—enable 發(fā)生高躍遷。代替Linkl連接，LinkO控制信號(hào)經(jīng)由置于Bankl和Linkl 之間的切換傳送到Bankl。 Lnk—os—BnkO—ctrl—enable躍遷為高來(lái)使得來(lái)自 LinkO的數(shù)據(jù)和控制輸入傳遞到Bankl ，并且LnkO—Bnk—slcKl〉躍遷為高 來(lái)選擇Bankl用于讀出存取。
0048參考圖5，示出Linkl對(duì)Bankl存取的另一個(gè)示例。Linkl 和Bankl的情況類(lèi)似于參考圖3描述的LinkO和BankO的示例。無(wú)需LinkO (或者Linkl )和Bankl ( BankO )之間的控制和數(shù)據(jù)路徑切換，置于Linkl 和Bankl 的中間的所有切換傳遞數(shù)據(jù)和控制到 Bankl 。 Lnk—is—Bnkl—Ctrl—enable躍遷為高，使得來(lái)自L(fǎng)inkl的數(shù)據(jù)和控制輸入傳 遞到Bankl,并且Lnk1—Bnk—slct〈l〉躍遷為高來(lái)選擇Bankl用于讀出存取。
0049參考圖6,示出Linkl對(duì)BankO存取的另一個(gè)示例。對(duì)于此 示例，存在從LinkO到Linkl的BankO的連接的切換，使得在獲取來(lái)自SIPO (鏈路0端口 )的體信息之后Lnk_os_BnkO—Ctrl—enable發(fā)生高躍遷。代替LinkO連接，Linkl控制信號(hào)經(jīng)由置于BankO和LinkO之間的切換傳送到 BankO。 Lnk—os—Bnk—ctri_enable躍遷為高來(lái)使得來(lái)自L(fǎng)inkl的數(shù)據(jù)和控制 輸入傳遞到BankO,并且Lnkl—Bnk—slct〈l〉躍遷為高來(lái)選擇BankO用于讀 出存取。
0050對(duì)于讀出操作的輸出結(jié)果，全局?jǐn)?shù)據(jù)線(xiàn)<7:0>被用于從頁(yè)面 緩沖器發(fā)送數(shù)據(jù)到Linkl 。 Lnk—os—BnkO—Ctrl—enable躍遷為高，使得來(lái)自 Link 1的數(shù)據(jù)和控制輸入傳遞到BankO,并且Lnk—Bnk—slct《〉躍遷為高來(lái) 選擇BankO用于讀出存取。
0051現(xiàn)在參考圖7,描述對(duì)于圖2的一些功能性的具體實(shí)現(xiàn)的示 例。再次示出LinkO 10、 Linkl 12、 BankO 18和Bankl 20。切換器40、 44 (圖2中示出的單獨(dú)的切換元件)將鏈路10、 12互連到體18、 20并且由 切換控制器48、 50控制。Link0 10的輸出70連接到切換器40、 44二者， 并且Linkl的輸出72連接到切換器40、 44二者。在圖7的示例中，來(lái)自 LinkO IO的控制輸出92被輸入到切換控制器48,并且來(lái)自linkl 12的控 制輸出94被輸入到切換控制器50。 LinkO 10具有輸入緩沖器80、允許串 行到并行轉(zhuǎn)換的串行數(shù)據(jù)捕獲寄存器82和命令解釋器控制邏輯84。類(lèi)似 地，Linkl 12具有輸入緩沖器86、串行數(shù)據(jù)捕獲寄存器88和命令解釋器 控制邏輯90。
0052為了在確立命令之前捕捉來(lái)自SIP(串行輸入端口 )(未示出) 的體地址并且生成上述的切換控制信號(hào)，具有DN (設(shè)備號(hào))的體地址首 先被輸入來(lái)選擇哪個(gè)設(shè)備(假設(shè)串行互連存儲(chǔ)器系統(tǒng))?；谠擉w地址， 每一鏈路傳送數(shù)據(jù)位到所選擇的體地址位。在兩個(gè)體和兩個(gè)鏈路的系統(tǒng)中 不可忽略切換邏輯延遲。但是，由于在寄存器82的串行到并行轉(zhuǎn)換之間 的時(shí)間裕度，當(dāng)輸入數(shù)據(jù)正被順序鎖存時(shí)延遲被隱藏。在鎖存體地址和做 出切換邏輯的相關(guān)控制信號(hào)之后執(zhí)行命令解釋器控制邏輯84中的命令解 碼，使得不發(fā)生切換的切換控制信號(hào)和輸入數(shù)據(jù)之間的任何竟?fàn)帟r(shí)間問(wèn) 題。根據(jù)邏輯實(shí)現(xiàn)，能夠改變切換邏輯。在此處描述的具體電路中，使用 2輸入與非門(mén)來(lái)執(zhí)行多路復(fù)用功能。
0053當(dāng)沒(méi)有時(shí)間差的情況下使用兩個(gè)鏈路時(shí)，不同的鏈路應(yīng)該具 有有效的不同的體存取。通過(guò)圖8中的示例示出，其中，在存取兩個(gè)體之 間沒(méi)有時(shí)間差。第 一個(gè)示例總地標(biāo)以800。在此示例中，存在LinkO對(duì)BankO 和Linkl對(duì)Bankl的有效同時(shí)存取，之后是Linkl對(duì)BankO和LinkO對(duì)Bankl的有效同時(shí)存取。第二個(gè)示例總地標(biāo)以802。在此示例中，存在Linkl對(duì) BankO和LinkO對(duì)Bankl的有效同時(shí)存取，之后是LinkO對(duì)BankO和Linkl 對(duì)Bankl的有效同時(shí)存取。當(dāng)存在兩個(gè)鏈路對(duì)同 一體的同時(shí)存取時(shí)，發(fā)生 另一個(gè)無(wú)效存取狀態(tài)。圖9示出這樣的無(wú)效存取的示例。在示例中總地標(biāo) 以900,兩個(gè)鏈路同時(shí)嘗試存取BankO 。在示例中總地標(biāo)以901,兩個(gè)鏈路 同時(shí)嘗試存耳又Bankl 。
0054體與激活字線(xiàn)和位線(xiàn)路徑的專(zhuān)用邏輯塊物理隔離。使用靈活 的鏈路和體連接，獲得獨(dú)立的操作。做出有效和無(wú)效決定取決于如圖9中 示出的兩個(gè)鏈路的時(shí)間差。如果在對(duì)于同 一體的鏈路操作的時(shí)間之間存在 一些差值(即，不是如圖8的示例那種情況的同時(shí))，則允許第一存取， 并且隨后的存取無(wú)效并被忽略。時(shí)間差可以通過(guò)PVT (工藝/電壓/溫度) 改變。在一些實(shí)現(xiàn)中，使用至少兩個(gè)周期的時(shí)間差來(lái)確保來(lái)自任意鏈路輸 入端口的第 一輸入流的有效操作。該時(shí)間差對(duì)于 一種實(shí)現(xiàn)是特定的。
0055總之，當(dāng)存在兩個(gè)鏈路對(duì)同一體的順序存耳又時(shí)，第一存耳又有 效并且第二存取無(wú)效。圖9示出這個(gè)示例，總地標(biāo)以902。存在從Linkl 對(duì)BankO的第 一有效存取，之后是從LinkO對(duì)BankO的在后的無(wú)效存取。
0056在圖10中，總地標(biāo)以101的是切換器40或者切換器44中 的單個(gè)切換元件的示例。切換元件101具有第一與非門(mén)100,其接收輸入 In—A并且也4妾收《連路選4奪信號(hào)Lnk—isJBnki—Ctrl—enable( i=0用于切換控制 器48控制的切換器，i=l用于切換控制器50控制的切換元件)。切換元件 IOI具有第二與非門(mén)102，其從Linkl接收輸入In_B并且也接收鏈路選擇 信號(hào)Lnk—os—Bnki—Ctrl—enable (i=0用于切換控制器48控制的切換器，i=l 用于切換控制器50控制的切換元件)。對(duì)于切換控制器48控制的切換元 件，i=0，所以In—A為來(lái)自L(fǎng)inkO的輸入并且In_B為來(lái)自L(fǎng)inkl的輸入。 對(duì)于切換控制器50控制的切換元件，i=l，所以Ir^A為來(lái)自L(fǎng)inkl的輸入 并且In—B為來(lái)自L(fǎng)inkO的輸入。兩個(gè)與非門(mén)100、 102的輸出^t輸入到第 三個(gè)與非門(mén)104，其將它們組合來(lái)產(chǎn)生切換輸出outO 105。對(duì)于切換器48 控制的切換元件，outO 105作為輸入連接到BankO。對(duì)于切換器50控制的 切換元件，outO 105作為輸入連接到Bankl 。
0057在圖10中，總地標(biāo)以103的是切換器42或者切換器46中 的單個(gè)切換元件的示例。切換元件103具有第一與非門(mén)110，其接收來(lái)自 BankO的輸入BankO—in并且也接收體選擇信號(hào)Lnk—Bnk—slct<0>。切換元件103具有第二與非門(mén)102,其從Bankl接收Bankl—in并且也接收體選擇 信號(hào)Lnk— Bnk—slct<l>。對(duì)于切換控制器48控制的切換元件，LnkO— Bnk—slct〈l:0〉涉及LinkO。對(duì)于切換控制器50控制的切換元件，Lnkl— Bnk—slcKl:O涉及Linkl 。兩個(gè)與非門(mén)IIO、 112的輸出被輸入到第三與非 門(mén)114，其將它們組合來(lái)產(chǎn)生切換輸出outl 115。對(duì)于切換器48, out0 115 作為輸入連接到LinkO。對(duì)于切換器50, outO 115作為輸入連接到Linkl。
0058切換元件101、 103以具體邏輯部件示出。在其他實(shí)現(xiàn)中， 切換元件101、 103具有可替代邏輯部件，其組合來(lái)獲取類(lèi)似的功能性。 切換元件IOI、 103不必具有任何與非門(mén)。其它實(shí)現(xiàn)是可能的。
0059在一些實(shí)施例中，系統(tǒng)具有附加的輸入，例如額外輸入引腳， 使得實(shí)現(xiàn)同樣的切換控制器電路用于對(duì)于所有鏈路的切換控制邏輯。這樣 的輸入可以被用于識(shí)別切換控制邏輯起作用的鏈路。
0060用于說(shuō)明link—id功能性的邏輯的概要在圖11A中標(biāo)以400。 而且示出LinkO 12、 Linkl 12、 BankO 18、 Bankl 20和切換器42、 44、 46 和48。切換控制器48使用link—id連接到VSS,從而選擇其用作對(duì)于LinkO 10的切換控制器。切換控制器48產(chǎn)生LnkO_Bnk—slct<l:0>,并且產(chǎn)生 Lnk—is—BnkO—Ctrl—enable和Lnk—os—BnkOl—Ctrl—enable。切換控制器50 4吏 用link—id連接到VDD，從而選擇其用作對(duì)于Linkl 12的切換控制器。切 換控制器50產(chǎn)生Lnkl—Bnk—slct<l:0>，并且產(chǎn)生Lnk—os—BnkO—Ctrl—enable 禾口 Lnk—is_Bnkl—ctrl_enable。
0061在一些實(shí)施例中，系統(tǒng)具有附加的輸入，例如額外的輸入引 腳，允許在單個(gè)鏈路配置和多個(gè)鏈路配置之間選擇。在以下圖12所包括 的具體示例中，實(shí)施Singlejink輸入。如果使用單個(gè)鏈路配置，該引腳為 高。對(duì)于多個(gè)鏈路配置(所示示例中的雙鏈路)，該引腳設(shè)置為低。
0062用于說(shuō)明體選擇互連的邏輯的示例在圖11B中標(biāo)以401。而 且示出LinkO 10、 Linkl 12、 BankO 18、 Bankl 20和切換器42、 44、 46和 48。如前所述，LinkO輸出體選擇信號(hào)BkO<l:0〉 49,而Linkl輸出體選擇 信號(hào)Bkl<l:0> 51。每一個(gè)切換控制器48、 50具有用于接收Bkb<l:0>和 Bka〈l:0〉的輸入。"Bka〈l:0〉"和"Bkb<l:0〉，，的后綴"a"和"b，，意思 是指兩個(gè)不同的鏈路，并且<1:0>是體的號(hào)，<0>是指BankO并且<1>是指 Bankl。根據(jù)邏輯系統(tǒng)的位置，做出這些輸入到LinkO、 Linkl的體選擇輸 出的連接。具體地，對(duì)于切換控制器48 (LinkO側(cè))，Bka<l:0>=BkO<l:0>并且Bkb〈l:0〉二BkKl:O。對(duì)于切換控制器50 ( Linkl側(cè))，連接相反，使 得Bka〈l:0〉Bkl〈l:0〉并且Bkb<l:0>=BkO<l:0>。
0063圖12示出切換控制器的示例性實(shí)現(xiàn)的詳細(xì)圖。應(yīng)該理解該 實(shí)現(xiàn)僅用于具體示例目的。所示特定示例被設(shè)計(jì)來(lái)允許其用作對(duì)于連接到 任意體或者從任意體連接的切換器的切換控制器?？偟貥?biāo)以300的電路生 成四個(gè)控制信號(hào)Ink—is、 Ink—os、 bk一slct0和bk—slctl，其,皮用于打開(kāi)和關(guān) 閉將鏈路連接到體的切換器。這些切換器可以使用任意合適邏輯電路實(shí) 現(xiàn)，例如圖IO所示的具有2輸入與非門(mén)的電if各。
0064鏈;洛識(shí)別邏輯305接收l(shuí)ink_id輸入。例如，如果該邏輯系統(tǒng) 被包括在link0塊中，則為"0"，否則為"1"。該邏輯允許電路300來(lái)識(shí) 別在切換控制操作開(kāi)始時(shí)哪個(gè)鏈路控制塊包含其自身。鏈路識(shí)別邏輯具有 所連接的反相器402來(lái)接收l(shuí)inkjd輸入。反相器402的輸出被輸入到三輸 入與非門(mén)400的一個(gè)輸入。與非門(mén)400的其他輸入包括單個(gè)鏈路輸出 slink—b和Bkb<0〉。
0065在操作中，當(dāng)電路300被配置如圖2的切換控制器48操作 (link—id=0)時(shí)，輸出信號(hào)lnkjs和Ink—os用作對(duì)于切換控制器48的 Lnk—is—BnkO—Ctrl—enable和Lnk—os_BnkO—Ctrl—enable,并且其葉也兩個(gè)輸出 bk—slctO和bk—slctl為切換控制器48的LnkO—Bnk_slct<l :0>信號(hào)。當(dāng)電路 300被配置如圖2的切換控制器50操作(link—id=l )時(shí)，兩個(gè)輸出信號(hào)Ink—is 和Ink—os用作對(duì)于切換控制器50的Lnkjs—Bnkl_ctrl—enable和 Lnk—os—Bnkl—Ctrl—enable,并且其他兩個(gè)輸出bk—slctO和bk_slctl為切換 控制器50的Lnkl—Bnk—slct〈l:0〉信號(hào)。
0066電路包括第一無(wú)效檢查邏輯301。該邏輯被提供來(lái)防止同時(shí) 通過(guò)一個(gè)鏈路的兩個(gè)體存取。電路具有包括輸入BkaO〉和Bka〈l〉的第一 與非門(mén)370和包括輸入BkbO和Bkb〈l〉的第二與非門(mén)372。兩個(gè)與非門(mén) 370和372的輸出被輸入到第三與非門(mén)374，其輸出被反相器反相來(lái)產(chǎn)生 invalid—b輸出。
0067在操作中，如果兩個(gè)體被一個(gè)鏈路選擇，則無(wú)效檢查邏輯301 產(chǎn)生為高的Invalid—b輸出。具體地，如果BkaO和BkaO都為高，意味 著兩個(gè)體被同一個(gè)鏈路選4奪，則InvalidJ)輸出為高，表示無(wú)效情況；如果 BkbO和BktKl〉都為高，意味著兩個(gè)體被同一個(gè)鏈路選擇，則Invalid—b 輸出為高，表示無(wú)效情況0068如果兩個(gè)輸入(BkaO和Bka<l〉)或者(BkbO〉或Bkb<l>) 具有0狀態(tài)，則意味著由于不存在對(duì)于給定鏈路的體的選擇而沒(méi)有操作。
0069單個(gè)鏈路配置電路302被提供來(lái)允許之前討論的單個(gè)鏈路操 作的選擇。雖然兩個(gè)鏈路對(duì)于兩個(gè)體的存儲(chǔ)器系統(tǒng)更有效，但是單個(gè)鏈路 也被支持為具有所述電路的存儲(chǔ)器系統(tǒng)的可用配置。如果使用單個(gè)鏈路配 置，"Single—link"信號(hào)變成高，而且"slink—b，，將具有低狀態(tài)。當(dāng)"slink—b" 具有低狀態(tài)，根據(jù)體地址，"Ink—is"變成低并且僅有"Ink—is"具有有效 狀態(tài)。對(duì)于兩個(gè)鏈3各配置，"single—link"具有低狀態(tài)，使得輸出"Ink—is" 和"lnk_os"都有效。在所示示例中，單個(gè)鏈路配置電路302僅僅是反相 器403。
0070電^各300具有包括標(biāo)以303A和303B的功能性的第二無(wú)效賴(lài)r 查邏輯。電路303A具有接收BkaO和BkbO的與非門(mén)350。與非門(mén)350 的輸出連接到另一個(gè)與非門(mén)352的輸入，另一個(gè)與非門(mén)352也接收之前所 涉及的I羅lid一b。與非門(mén)352的輸出hld0由反相器354反相，來(lái)產(chǎn)生輸出 hld0—b。電路303B具有接收Bka〈l〉和BktKl〉的與非門(mén)356。與非門(mén)356 的輸出連接到另一個(gè)與非門(mén)358的輸入，另一個(gè)與非門(mén)358也接收之前所 涉及的Invalid—b。與非門(mén)358的輸出hldl由反相器360反相，來(lái)產(chǎn)生輸出 hldl一b。
0071在操作中，當(dāng)兩個(gè)鏈路偶然同時(shí)存取同一體并且當(dāng)單個(gè)鏈路 嘗試同時(shí)存取兩個(gè)體時(shí)，這些電路303A、 303B提供數(shù)據(jù)保持功能來(lái)分別 保持Ink—is和Ink—os的之前的狀態(tài)(由Invalid—b所表示的)。對(duì)于電路 303A,如果輸入BkaO和BkbO都具有"0"狀態(tài)或者其中一個(gè)輸入具 有"0"狀態(tài)，輸出hld0和hld0—b分別具有高和低狀態(tài)。如果輸入BkaO〉 和BkbO都具有T狀態(tài)，輸出hld0和hld0—b分別具有低和高狀態(tài)。 如果兩個(gè)鏈路都正試圖存取BankO則發(fā)生這種情況。這是一個(gè)保持狀態(tài)， 其也發(fā)生在同一鏈路嘗試存取兩個(gè)體的情況下，如Invalid一b輸入所表示 的。hld0和hldO—b輸出被保持邏輯306A使用來(lái)保持lnk_is為之前的值， 如下面進(jìn)一步描述。
0072在電路303B中，如果Bka〈l〉和Bkb〈l〉都具有"0"狀態(tài)或 者其中一個(gè)輸入具有"0"狀態(tài)，則輸出hldl和hldl—b分別具有高和低狀 態(tài)。類(lèi)似地，如果Bka〈l〉和BkbO都具有'T，狀態(tài)，則輸出hldl和hldl—b 分別具有低和高狀態(tài)。如果兩個(gè)鏈路都正試圖存取Bank 1則發(fā)生這種情況。這是一個(gè)保持狀態(tài)，其也發(fā)生在同一鏈路嘗試存取兩個(gè)體的情況下，如
Invalid—b輸入所表示的。hld0和hld0—b輸出被保持邏輯306B用來(lái)保持 Ink—os為之前的值，如下面進(jìn)一步描述。
0073切換邏輯304A、 304B用來(lái)控制取決于link—id的邏輯。在 Link0的情況下，link—id為0,則使得反相器402的輸出為高并且啟用與 非門(mén)380。當(dāng)出現(xiàn)這種情況時(shí)，貝'J Bka<0>,實(shí)際上BkOO>,成為Ink—is 的豐lT入源。另一方面，在Linkl的情況下，link—id為高并且這啟用與非門(mén) 388,使得Bka<l>,實(shí)際上Bkl<l〉，成為Ink—is的輸入源。切換邏輯304A、 304B的纟喿作能夠被總結(jié)如下
LinkO位置(link—id=0) ^與非380輸出影響"Ink—is"的結(jié)果，與非 388邏輯上不具有任何影響。結(jié)果是從linkO的BankO存取—鏈路內(nèi)部 (304A)。
Linkl位置(link—id=l)—與非388輸出影響"Ink—is"的結(jié)果。與非 380邏輯上不具有任何影響。結(jié)果是從linkl的Bankl存取—鏈路內(nèi)部 (304A)。
LinkO位置(link—id=0 )~>與非400輸出影響"Ink—os"的結(jié)果?！?gt; Bkl<0> 邏輯連接到與非392作為一個(gè)輸入。結(jié)果是從linkl的BankO存取—鏈路 外部(304B)。
Linkl位置(link—id=l )—與非390輸出影響"Ink—os"的結(jié)果。—BkO<l> 邏輯連接到與非392作為一個(gè)輸入。結(jié)果是從linkO的Bankl存取—鏈路 外部(304B)。
0074切換邏輯304A具有接收BkaO和反相的linkjd的第一與 非門(mén)380。與非門(mén)380的輸出作為輸入連接到與非門(mén)382。與非門(mén)382的 第二輸入來(lái)自形成下述切換邏輯304B —部分的與非門(mén)388的輸出。切換 邏輯304A的總的輸出標(biāo)以aaO。
0075切換邏輯304B具有接收Bka〈l〉和link—id的第一與非門(mén)388。 與非門(mén)388的輸出作為輸入連接到形成上述切換邏輯304A —部分的與非 門(mén)382。邏輯304B還包括具有三個(gè)輸入Bkb<l>、 slink—b和link—id的第 二與非門(mén)390。與非門(mén)390的輸出被輸入到具有從形成鏈路識(shí)別邏輯305 一部分的與非門(mén)400的輸出接收的第二輸入的第三與非門(mén)392。切換邏輯 3 04B的總的輸出標(biāo)以aa 1 。
0076切換邏輯304A、 304B根據(jù)圖13的真值表用于兩個(gè)鏈路操作并且根據(jù)圖14的真值表用于單個(gè)鏈路操作。在圖13中，表的上半部分1300 表示對(duì)于Link—id=0的狀況，而表的下半部分1302表示對(duì)于Link—id=l的 狀況。邏輯304A的輸出稱(chēng)為aaO，而邏輯304B的輸出稱(chēng)為aal。輸出為 "0"表示取消選擇，為"1"表示選擇，或者為"Hold"表示維持之前的 輸出。注意到，圖13中未示出的邏輯組合涉及被無(wú)效檢查邏輯所防止的 無(wú)效情況。
0077除非hld0為低并且hld0—b為高，在這種情況中l(wèi)nkjs保持 其之前的狀態(tài)，否則保持電路306A用于接收切換邏輯304A的輸出aaO 并且將其傳遞到輸出Ink—is。類(lèi)似地，除非hldO為低并且hld0—b為高，在 這種情況中l(wèi)nk一os保持其之前的狀態(tài)，否則保持電路306B用于接收切換 邏輯304B的輸出aal并且將其傳遞到輸出Ink—os。
0078最后，存在體選擇邏輯307A、 307B用于讀出數(shù)據(jù)路徑。該 邏輯被用于選擇哪個(gè)體現(xiàn)在連接到所存取的鏈路控制塊。邏輯307A具有 接收BkaO和Invalid—b作為輸入的與非門(mén)404。與非門(mén)404的輸出被反 相器406反相來(lái)產(chǎn)生bk—slct0。邏輯307B具有接收BkaO和Invalid—b作 為輸入的與非門(mén)408 。與非門(mén)408的輸出被反相器410反相來(lái)產(chǎn)生bk—slct 1 。
0079在操作中，其它當(dāng)存在由無(wú)效檢查邏輯301通知的無(wú)效狀態(tài) 時(shí)，BkaO和BkaO邏輯值由電路傳遞給"bk—slctO"和"bk—slctl"輸 出端口。輸出bk—slctO和bk一slctl為切換控制器48和50的其中一個(gè)的 Lnk_Bnk_slct<l :0>信號(hào)。
0080在上述實(shí)施例中，為了簡(jiǎn)化，裝置元件和電路以如圖所示互相 連接。在本發(fā)明的實(shí)際應(yīng)用中，元件和電路等可以互相直接連接。同樣，如 果對(duì)于設(shè)備和裝置的操作有必要，元件和電路等也可以通過(guò)其他元件和電路 等間接互相連接。因此，在實(shí)際配置中，電路元件和電路等互相直接或者間 接耦合或者連接。
0081本發(fā)明的上述實(shí)施例僅用于示例，對(duì)于本領(lǐng)域技術(shù)人員，在 不脫離所附的權(quán)利要求所單獨(dú)限定的本發(fā)明保護(hù)范圍之內(nèi)，可以對(duì)具體實(shí) 施例進(jìn)行各種替換、修改和變更。
權(quán)利要求
1、一種存儲(chǔ)器系統(tǒng)，包括多個(gè)存儲(chǔ)體；多個(gè)鏈路控制器，每一鏈路控制器具有用于接收控制和數(shù)據(jù)的至少一個(gè)輸入并具有用于輸出所述數(shù)據(jù)的至少一個(gè)輸出；第一切換邏輯，對(duì)于每一存儲(chǔ)體其用于接收用于每一鏈路控制器的至少一個(gè)輸出，并且用于傳遞僅一個(gè)鏈路控制器的至少一個(gè)輸出到所述存儲(chǔ)體；第二切換邏輯，對(duì)于每一鏈路控制器其用于接收每一存儲(chǔ)體的輸出，并且用于傳遞僅一個(gè)存儲(chǔ)體的輸出到所述鏈路控制器；和切換控制器邏輯，用于控制所述第一切換邏輯和所述第二切換邏輯二者的操作，來(lái)防止多個(gè)鏈路控制器對(duì)同一存儲(chǔ)體的同時(shí)或者交迭的存取，并且防止由同一鏈路控制器對(duì)多個(gè)體的同時(shí)或者交迭存取。
2、 權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中，所述第一切換邏輯包括用 于每一鏈路控制器的對(duì)應(yīng)的多個(gè)輸出的多個(gè)切換元件。
3、 權(quán)利要求1和2的任意一項(xiàng)所述的存儲(chǔ)器系統(tǒng)，其中，所述第二 切換邏輯包括用于從每一存儲(chǔ)體接收串行輸出的單個(gè)切換元件。
4、 權(quán)利要求1到3的任意一項(xiàng)所述的存儲(chǔ)器系統(tǒng)，其中，所述多個(gè) 存儲(chǔ)體包括兩個(gè)存儲(chǔ)體并且所述多個(gè)鏈路控制器包括兩個(gè)鏈路控制器。
5、 權(quán)利要求1到4的任意一項(xiàng)所述的存儲(chǔ)器系統(tǒng)，其中，所述切換 控制器邏輯包括對(duì)于每一存儲(chǔ)體的各自的切換控制器。
6、 權(quán)利要求5所述的存儲(chǔ)器系統(tǒng)，其中，所述切換控制器具有實(shí)質(zhì) 相同的電路實(shí)現(xiàn)，其中，每一切換控制器包括鏈路識(shí)別邏輯，用于接收所述切換控制器將根據(jù)所述切換控制器在所 述系統(tǒng)中的多個(gè)可能位置的所選擇的一個(gè)來(lái)操作的指令。
7、 權(quán)利要求6所述的存儲(chǔ)器系統(tǒng)，其中，所述多個(gè)存儲(chǔ)體包括第一 存儲(chǔ)體和第二存儲(chǔ)體并且所述切換控制器邏輯包括第一鏈路控制器和第二鏈路控制器，并且其中所述切換控制器在所述系統(tǒng)中的多個(gè)可能位置包 括所述切換控制器對(duì)于所述第一體控制第一切換邏輯并且對(duì)于所述第 一鏈路控制器控制第二切換邏輯的第一位置；和所述切換控制器對(duì)于所述第二體控制第一切換邏輯并且對(duì)于所述第 二鏈路控制器控制第二切換邏輯的第二位置。
8、 權(quán)利要求1到7的任意一項(xiàng)所述的存儲(chǔ)器系統(tǒng)，還包括 用于選擇單個(gè)鏈路搡作的輸入；其中，在通過(guò)所述輸入確立單個(gè)鏈路搡作后，所述存儲(chǔ)器系統(tǒng)如同僅 存在一個(gè)鏈路控制器一樣操作。
9、 權(quán)利要求1到8任意一項(xiàng)所述的存儲(chǔ)器系統(tǒng)，還包括 無(wú)效檢查邏輯，用于從每一鏈路控制器接收體選擇輸出并且用于確定是否存在同 一鏈路控制器對(duì)多個(gè)體的同時(shí)或者交迭存取，并且如果存在則 生成無(wú)效性信號(hào)。
10、 權(quán)利要求5所述的存儲(chǔ)器系統(tǒng)，其中，每一切換控制器還包括 保持電路，用于在同 一鏈路控制器對(duì)多個(gè)體的同時(shí)或者交迭存取事件中和多個(gè)鏈路對(duì)同 一體的同時(shí)或者交迭存取事件中保持先前的控制輸出。
11、 權(quán)利要求5所述的存儲(chǔ)器系統(tǒng)，其中，每一切換控制器可操作地 生成輸出包括鏈路體選擇信號(hào)，用于選擇哪個(gè)鏈路輸出將被傳遞到所述體；和 體選擇信號(hào)，用于選擇哪個(gè)體輸出將被傳遞到所述鏈路控制器。
12、 權(quán)利要求1到11任意一項(xiàng)所述的存儲(chǔ)器系統(tǒng)，其中，每一個(gè)鏈 路控制器包括輸入緩沖器，用于接收傳入的命令和數(shù)據(jù)；串行到并行寄存器，用于轉(zhuǎn)換傳入的命令和數(shù)據(jù)為并行格式；和命令解釋器控制邏輯，用于解釋傳入的命令。
13、 權(quán)利要求1到12任意一項(xiàng)所述的存儲(chǔ)器系統(tǒng)，其中，每一鏈路 控制器可操作地輸出用于所述切換控制器邏輯的輸出體選擇信號(hào)。
14、 一種方法，包括 接收多個(gè)輸入； 輸出多個(gè)輸出；可選擇地傳遞在多個(gè)輸入接收的信號(hào)到多個(gè)存儲(chǔ)體的存儲(chǔ)體輸入；可選擇地傳遞從存儲(chǔ)體輸出接收的信號(hào)到所述多個(gè)輸出；并且控制可選擇地傳遞在多個(gè)輸入接收的信號(hào)到存儲(chǔ)體輸入和可選擇地傳遞從存儲(chǔ)體輸出接收的信號(hào)到所述多個(gè)輸出，來(lái)防止從多個(gè)輸入對(duì)同一 存儲(chǔ)體的同時(shí)或者交迭存取，并且來(lái)防止從多個(gè)體到同 一輸出的同時(shí)或者 交迭輸出。
15、 權(quán)利要求14所述的方法，其中，所述可選擇地傳遞在多個(gè)輸入接收的信號(hào)到多個(gè)存儲(chǔ)體的存儲(chǔ)體輸入包括對(duì)于從所述多個(gè)輸入的給定輸入到所述多個(gè)存儲(chǔ)體的給定存儲(chǔ)體的 給定存取，連接所述給定存儲(chǔ)體來(lái)從所述給定輸入接收信號(hào)。
16、 權(quán)利要求14到15任意一項(xiàng)所述的方法，可選擇地傳遞從存儲(chǔ)體 輸出接收的信號(hào)到所述多個(gè)輸出包括對(duì)于給定存儲(chǔ)體和給定體，連接給定存儲(chǔ)體的輸出來(lái)發(fā)送信號(hào)到所述 纟合定輸出。
17、 權(quán)利要求14到16任意一項(xiàng)所述的方法，其中，由多個(gè)同樣的切 換控制器執(zhí)行所述控制，所述方法還包括配置多個(gè)同樣的切換控制器的每一個(gè)來(lái)以特定于其在整個(gè)存儲(chǔ)器系 統(tǒng)內(nèi)的位置的方式運(yùn)轉(zhuǎn)。
18、 權(quán)利要求14到17任意一項(xiàng)所述的方法，還包括無(wú)效存取嘗試 發(fā)生時(shí)，從多個(gè)輸入對(duì)同 一存儲(chǔ)體的同時(shí)或者交迭存取或者從多個(gè)體對(duì)同 一輸出的同時(shí)或者交迭輸出包括維持之前的存取狀態(tài)。
19、 權(quán)利要求18所述的方法，還包括通過(guò)檢驗(yàn)形成多個(gè)輸入中每一個(gè)的 一部分的體選擇信號(hào)來(lái)檢查無(wú)效 存取嘗試。
20、 權(quán)利要求14到19任意一項(xiàng)所述的方法，其中，所述多個(gè)輸入和 所述多個(gè)輸出包括對(duì)于多個(gè)鏈路控制器中每 一 個(gè)的相應(yīng)的至少 一 個(gè)輸入 和相應(yīng)的至少一個(gè)^T出。
全文摘要
提供的一種存儲(chǔ)器系統(tǒng)具有多個(gè)存儲(chǔ)體和多個(gè)鏈路控制器。對(duì)于每一存儲(chǔ)體，存在第一切換邏輯，用于接收用于每一鏈路控制器的輸出，并且用于傳遞僅一個(gè)鏈路控制器的輸出到所述存儲(chǔ)體。對(duì)于每一鏈路控制器，存在第二切換邏輯，用于接收每一存儲(chǔ)體的輸出，并且用于傳遞僅一個(gè)存儲(chǔ)體的輸出到所述鏈路控制器。根據(jù)本發(fā)明的實(shí)施例，存在切換控制器邏輯，用于控制所述第一切換邏輯和所述第二切換邏輯二者的操作，來(lái)防止多個(gè)鏈路控制器對(duì)同一存儲(chǔ)體的同時(shí)或者交迭的存取，并且用于防止由同一鏈路控制器對(duì)多個(gè)體的同時(shí)或者交迭存取。
文檔編號(hào)G11C29/26GK101611453SQ200780051575
公開(kāi)日2009年12月23日 申請(qǐng)日期2007年12月21日 優(yōu)先權(quán)日2006年12月22日
發(fā)明者吳學(xué)俊, 潘弘柏, 金鎮(zhèn)祺 申請(qǐng)人:莫塞德技術(shù)公司