專利名稱：具有錯(cuò)誤校正能力和高效率的部分字寫(xiě)操作的存儲(chǔ)器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及半導(dǎo)體存儲(chǔ)器設(shè)備，更具體地涉及包括錯(cuò)誤校正 能力的存儲(chǔ)器設(shè)備。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器設(shè)備傾向于存在可能使得一些存儲(chǔ)器單元被讀出 錯(cuò)誤數(shù)據(jù)的缺陷。這些缺陷通常在集成電路存儲(chǔ)器設(shè)備的生產(chǎn)后測(cè)試 期間被發(fā)現(xiàn)。有缺陷的存儲(chǔ)器設(shè)備可能需要被丟棄，因而降低了集成 電路生產(chǎn)過(guò)程的產(chǎn)量，并增加了無(wú)缺陷設(shè)備的凈生產(chǎn)成本。
已知大量用于配置存儲(chǔ)器設(shè)備在出現(xiàn)缺陷的情況下保持操作性 的技術(shù)。 一項(xiàng)這種技術(shù)涉及在設(shè)備中加入冗余線、行或塊的單元。這 允許具有缺陷單元的線、行或塊被對(duì)應(yīng)的無(wú)缺陷冗佘元件替代。易失 性或非易失性開(kāi)關(guān)元件可用于實(shí)現(xiàn)這種替代。
用于處理存儲(chǔ)器設(shè)備中的缺陷的另一項(xiàng)技術(shù)涉及利用錯(cuò)誤校正
碼(ECC)來(lái)校正缺陷引起的數(shù)據(jù)錯(cuò)誤。在標(biāo)題為"Built-In Self-Test for Memory Arrays Using Error Correction Coding，，的美國(guó)專利申請(qǐng) 公開(kāi)No.2006/0048031中公開(kāi)了這種類型的方法的例子，其全部?jī)?nèi)容 通過(guò)引用結(jié)合在本申請(qǐng)中。
通常需要在包括錯(cuò)誤校正能力的存儲(chǔ)器設(shè)備上支持部分字寫(xiě)操 作。部分字寫(xiě)操作在數(shù)據(jù)字中的一個(gè)或多個(gè)位，但不是全部位要被寫(xiě) 入時(shí)發(fā)生。數(shù)據(jù)字中的剩余位不改變而是保持它們的先前值。部分字 寫(xiě)操作的例子包括字節(jié)寫(xiě)操作和位寫(xiě)操作。
包括ECC的存儲(chǔ)器設(shè)備通常要求兩個(gè)外部時(shí)鐘周期來(lái)執(zhí)行部分 字寫(xiě)操作，即，用于部分字寫(xiě)操作的讀階段的第一個(gè)周期以及用于部
6分字寫(xiě)操作的寫(xiě)階段的第二個(gè)周期。要求兩個(gè)時(shí)鐘周期是不利的，因 為這樣降低了存儲(chǔ)器設(shè)備與包括或者以其他方式使用該設(shè)備的高級(jí) 系統(tǒng)之間的數(shù)據(jù)傳送率。例如，存儲(chǔ)器設(shè)備的外部周期時(shí)間規(guī)范以及 因此其外部時(shí)鐘頻率可能降低一半以允許在該設(shè)備內(nèi)部發(fā)生兩個(gè)周 期的時(shí)間。不幸地是，該方法將數(shù)據(jù)傳送率降低了一半。作為替代， 可以使用兩個(gè)外部周期來(lái)執(zhí)行給定的部分字寫(xiě)操作。但是，該方法通
過(guò)要求在開(kāi)始部分字寫(xiě)操作的周期之后的無(wú)操作周期(NOOP)也將 數(shù)據(jù)傳送率降低了一半。
在本領(lǐng)域中已知大量用于降低在包括ECC的存儲(chǔ)器設(shè)備中執(zhí)行 部分字寫(xiě)操作所需的時(shí)間的技術(shù)。這些技術(shù)通常允許部分字寫(xiě)操作的 寫(xiě)階段在稍短于整個(gè)周期的時(shí)間內(nèi)完成，因而部分字寫(xiě)操作能夠在稍
小于兩個(gè)周期內(nèi)執(zhí)行。
一項(xiàng)這種技術(shù)在標(biāo)題為"Transparent Error Correcting Memory That Supports Partial-Word Write"的美國(guó)專利申請(qǐng)^>開(kāi) No.2006/0112321中公開(kāi)，其全部?jī)?nèi)容通過(guò)引用結(jié)合在本申請(qǐng)中。該 技術(shù)涉及將特定讀出放大器和存儲(chǔ)器設(shè)備的行在讀階段到寫(xiě)階段保 持活動(dòng)，而通常它們將在讀階段的最后被停用并在寫(xiě)階段的開(kāi)始時(shí)被 重新啟用。
另 一項(xiàng)用于降低執(zhí)行部分字寫(xiě)操作所需的時(shí)間的技術(shù)被稱為預(yù) 觀寸ECC, 并在才示題為"Predictive Error Correction Code Generation Facilitating High-Speed Byte-Write in a Semiconductor Memory"的 美國(guó)專利申請(qǐng)公開(kāi)No.2006/0123322中進(jìn)行了描述，其全部?jī)?nèi)容通過(guò) 引用結(jié)合在本申請(qǐng)中。該技術(shù)允許在要寫(xiě)入數(shù)據(jù)字的ECC編碼的同 時(shí)執(zhí)行讀取數(shù)據(jù)字的ECC解碼，因而降低了完成部分字寫(xiě)操作所要 求的總時(shí)間。
但是，這些技術(shù)仍要求實(shí)質(zhì)上大于一個(gè)時(shí)鐘周期的過(guò)程時(shí)間來(lái)完 成部分字寫(xiě)操作。
因此，需要改進(jìn)的方法以在具有錯(cuò)誤校正能力的存儲(chǔ)器設(shè)備中執(zhí) 行部分字寫(xiě)操作。

發(fā)明內(nèi)容
本發(fā)明在一個(gè)或多個(gè)示意性實(shí)施例中提供用于改進(jìn)在具有錯(cuò)誤 校正能力的存儲(chǔ)器設(shè)備中部分字寫(xiě)操作的效率的技術(shù)。
根據(jù)本發(fā)明的一個(gè)方面，存儲(chǔ)器設(shè)備包括存儲(chǔ)器陣列以及連接到 存儲(chǔ)器陣列的錯(cuò)誤校正電路。存儲(chǔ)器設(shè)備配置用于執(zhí)行至少部分字寫(xiě) 操作和讀操作，部分字寫(xiě)操作包括讀階段和寫(xiě)階段。例如通過(guò)在部分 字寫(xiě)操作的寫(xiě)階段和讀操作之間的時(shí)鐘周期內(nèi)對(duì)存儲(chǔ)器陣列的位線 進(jìn)行時(shí)分多路復(fù)用，使部分字寫(xiě)操作的寫(xiě)階段與讀操作發(fā)生在存儲(chǔ)器 設(shè)備的相同的時(shí)鐘周期內(nèi)。更具體地，在時(shí)鐘周期的第一部分期間， 作為部分字寫(xiě)操作的一部分要寫(xiě)入到存儲(chǔ)器單元中的第一個(gè)的寫(xiě)數(shù) 據(jù)由存儲(chǔ)器陣列的給定位線承載，并且在時(shí)鐘周期的第二部分期間， 作為讀操作的一部分從存儲(chǔ)器單元中的第二個(gè)讀取的讀數(shù)據(jù)也由給 定位線承栽。讀操作可以例如是另一個(gè)部分字寫(xiě)操作的讀階段。
在示意性實(shí)施例中，存儲(chǔ)器單元被安排在具有相應(yīng)的本地位線組 的多個(gè)子塊中，其中本地位線連接到由多個(gè)子塊共享的一組全局位 線。全局位線在時(shí)鐘周期內(nèi)在部分字寫(xiě)操作的寫(xiě)階段和讀操作之間時(shí) 分多路復(fù)用。例如，在時(shí)鐘周期的第一部分期間，全局位線專用于部 分字寫(xiě)操作的寫(xiě)數(shù)據(jù)，而在時(shí)鐘周期的第二部分期間，全局位線專用
于讀操作的讀數(shù)據(jù)。
作為一個(gè)更具體的例子，可以配置全局位線的時(shí)分多路復(fù)用，使
接到子塊中的第一個(gè)的第一組本地位線的相應(yīng)的本地位線的第一組 本地讀出放大器用于鎖存，作為部分字寫(xiě)操作的寫(xiě)階段的一部分。并 在寫(xiě)數(shù)據(jù)被鎖存到第 一組本地讀出放大器中以后，全局位線接著被用 于將先前鎖存在連接到子塊中的第二個(gè)的第二組本地位線的相應(yīng)的 本地位線的第二組本地讀出放大器中的讀數(shù)據(jù)移動(dòng)到錯(cuò)誤校正電路， 作為讀操作的一部分。
根據(jù)本發(fā)明的存儲(chǔ)器設(shè)備可以例如實(shí)現(xiàn)為獨(dú)立存儲(chǔ)器設(shè)備，如封
8裝的集成電路，或者實(shí)現(xiàn)為處理器或其他設(shè)備中的嵌入式存儲(chǔ)器。
有利的是，示意性實(shí)施例中的部分字寫(xiě)操作能夠使得在包括或者 以其他方式利用存儲(chǔ)器設(shè)備的高級(jí)系統(tǒng)看來(lái)這些操作的每一個(gè)都只 要求存儲(chǔ)器設(shè)備的單個(gè)時(shí)鐘周期。因而，例如當(dāng)與隨后的讀操作一起 使用部分字寫(xiě)操作時(shí)，存儲(chǔ)器設(shè)備的數(shù)據(jù)傳送率沒(méi)有降低。


圖1示出了本發(fā)明的示意性實(shí)施例中具有錯(cuò)誤校正電路的半導(dǎo) 體存儲(chǔ)器設(shè)備。
圖2是圖l的半導(dǎo)體存儲(chǔ)器設(shè)備的存儲(chǔ)器陣列的一個(gè)可能的實(shí)現(xiàn) 方式的更詳細(xì)的視圖。
圖3和圖4是可以在圖1的半導(dǎo)體存儲(chǔ)器設(shè)備中實(shí)現(xiàn)的部分字寫(xiě) 操作的流程圖。
圖5示出了本發(fā)明的示意性實(shí)施例中的部分字寫(xiě)操作，其中部分 字寫(xiě)操作的寫(xiě)階段與讀操作發(fā)生在相同的時(shí)鐘周期內(nèi)。
圖6是示出了在圖1的半導(dǎo)體存儲(chǔ)器設(shè)備中跨多個(gè)周期的示例性 操作序列的示意圖。
具體實(shí)施例方式
將在本文中結(jié)合示例性半導(dǎo)體存儲(chǔ)器設(shè)備以及關(guān)聯(lián)的錯(cuò)誤校正 電路對(duì)本發(fā)明進(jìn)行描述。但是應(yīng)當(dāng)理解，本發(fā)明更一般地適用于任何 半導(dǎo)體存儲(chǔ)器設(shè)備，并可以利用不同于結(jié)合示意性實(shí)施例具體示出的 錯(cuò)誤^f交正電路來(lái)實(shí)現(xiàn)。
圖1示出了根據(jù)本發(fā)明的示意性實(shí)施例的存儲(chǔ)器設(shè)備100的簡(jiǎn)單 示意圖。存儲(chǔ)器設(shè)備100包括存儲(chǔ)器陣列102以及連接到存儲(chǔ)器陣列 的錯(cuò)誤校正電路104。存儲(chǔ)器陣列包括配置用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ) 器單元105。每個(gè)存儲(chǔ)器單元都可配置用于存儲(chǔ)數(shù)據(jù)的單個(gè)位，并且 這種存儲(chǔ)器單元在本文中也被稱為位單元。每個(gè)單元105連接到對(duì)應(yīng) 的行或者字線115以及列或者位線120。尤其是，通過(guò)將適當(dāng)?shù)男泻?br> 9列地址應(yīng)用于相應(yīng)的行解碼器125和列解碼器130，能夠啟用其中一 些單元用于從其讀取或?qū)懭霐?shù)據(jù)。存儲(chǔ)器設(shè)備100的其他元件包括選 通和讀出放大器元件135、輸入數(shù)據(jù)緩沖器140和輸出數(shù)據(jù)緩沖器 145。向陣列單元105寫(xiě)入數(shù)據(jù)或從其讀出數(shù)據(jù)的方式對(duì)本領(lǐng)域技術(shù) 人員非常容易理解，因而在本文中將不再進(jìn)行詳細(xì)描述。
盡管存儲(chǔ)器陣列102在圖1中被標(biāo)識(shí)為包括單元105以及它們關(guān) 聯(lián)的字線115和位線120，本文中使用的術(shù)語(yǔ)"存儲(chǔ)器陣列"意在被更 廣泛地解釋，并可以包括一個(gè)或多個(gè)關(guān)聯(lián)的元件，如輸入或輸出數(shù)據(jù) 緩沖器、列或行解碼器、選通元件、讀出放大器等。例如，如在圖2 中所示，存儲(chǔ)器陣列102的給定實(shí)現(xiàn)方式可以包括本地和全局讀出放 大器，使得元件135在整個(gè)陣列中分發(fā)，而不是配置為如圖l所示的 獨(dú)立元件。
應(yīng)當(dāng)注意，存儲(chǔ)器設(shè)備100可以包括多種類型的單機(jī)或嵌入式存 儲(chǔ)器，包括靜態(tài)或動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SRAM或DRAM)、電可 擦寫(xiě)可編程ROM ( EEPROM )、磁性RAM ( MRAM )、鐵電RAM (FRAM)、相變存儲(chǔ)器等。因而，本發(fā)明不限于在存儲(chǔ)器設(shè)備中使 用的特定存儲(chǔ)或存取機(jī)制的各方面。
本實(shí)施例中的錯(cuò)誤校正電路104利用常規(guī)的ECC執(zhí)行錯(cuò)誤檢測(cè) 和校正。如圖所示的錯(cuò)誤校正電路接收來(lái)自輸出數(shù)據(jù)緩沖器145的輸 出數(shù)據(jù)。該輸出數(shù)據(jù)可以包括，例如通過(guò)將包括行和列地址的適當(dāng)?shù)?讀取地址應(yīng)用于相應(yīng)的行解碼器125和列解碼器130而檢索的一個(gè)或 多個(gè)已存儲(chǔ)的代碼字。用于給定實(shí)施例中的特定類型的ECC并不重 要，任何各種各樣的已知類型的ECC都可用于實(shí)現(xiàn)本發(fā)明。用于從 輸入數(shù)據(jù)生成代碼字的電路并沒(méi)有明確示出，但可以以本領(lǐng)域技術(shù)人 員理解的常規(guī)方式實(shí)現(xiàn)。
如圖1中所示的存儲(chǔ)器設(shè)備100可以包括除了那些具體示出的元 件以外的其他元件，或者包括用于替代那些具體示出的元件的其他元 件，這些元件包括一個(gè)或多個(gè)在這種存儲(chǔ)器設(shè)備的常規(guī)實(shí)現(xiàn)方式中普 遍存在的類型的元件。在本文中沒(méi)有詳細(xì)描述本領(lǐng)域技術(shù)人員容易理
10解的這些和其他的常規(guī)元件。應(yīng)當(dāng)理解，圖l中示出的元件的特定安 排僅僅是以示例性的方式呈現(xiàn)。更具體地，如前所示，能夠利用多種 類型的存儲(chǔ)器實(shí)現(xiàn)本發(fā)明，并不限于任何特定的存儲(chǔ)器設(shè)備的配置。 本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以使用各種各樣的其他存儲(chǔ)器設(shè)備配置 來(lái)實(shí)現(xiàn)本發(fā)明。
示意性實(shí)施例中的存儲(chǔ)器設(shè)備100配置用于支持多種操作，包括 讀操作、全字寫(xiě)操作、部分字寫(xiě)操作以及無(wú)操作(NOOP)。其他類 型的操作能夠在本發(fā)明的替代實(shí)施例中得到支持。
如前所述，常規(guī)存儲(chǔ)器設(shè)備是不夠完善的，因?yàn)檫@種設(shè)備通常要 求實(shí)質(zhì)上大于一個(gè)時(shí)鐘周期的過(guò)程時(shí)間來(lái)完成部分字寫(xiě)操作。示意性 實(shí)施例通過(guò)配置存儲(chǔ)器，使得存儲(chǔ)器設(shè)備中的部分字寫(xiě)操作的寫(xiě)階段 與存儲(chǔ)器設(shè)備中的讀操作發(fā)生在相同的時(shí)鐘周期內(nèi)，克服了現(xiàn)有技術(shù) 的這個(gè)不足。因而，部分字寫(xiě)操作的寫(xiě)階段與讀操作基本同時(shí)發(fā)生。 這在示意性實(shí)施例中通過(guò)在部分字寫(xiě)操作的寫(xiě)階段和讀操作之間對(duì) 全局位線進(jìn)行時(shí)分多路復(fù)用來(lái)實(shí)現(xiàn)。
應(yīng)當(dāng)注意，讀操作可以包括例如另一個(gè)部分字寫(xiě)操作的讀階段， 因而本文中使用的術(shù)語(yǔ)"讀操作"意在被廣泛地解釋。
利用該位線多路復(fù)用技術(shù)，存儲(chǔ)器設(shè)備的每個(gè)時(shí)鐘周期能夠開(kāi)始 新的操作，使得部分字寫(xiě)操作實(shí)際上只消耗一個(gè)時(shí)鐘周期。這在包括 或者以其他方式利用存儲(chǔ)器設(shè)備的高級(jí)系統(tǒng)看來(lái)，部分字寫(xiě)操作能夠 在與全字寫(xiě)操作相同的周期時(shí)間內(nèi)執(zhí)行，使得部分字寫(xiě)操作期間的數(shù) 據(jù)傳送率不會(huì)降低。
參考圖2到圖6，將在本文中描述存儲(chǔ)器設(shè)備100實(shí)現(xiàn)部分字寫(xiě) 操作的方式。以介紹的方式，將首先描述存儲(chǔ)器設(shè)備100中的示意性 ECC以及關(guān)聯(lián)的讀和寫(xiě)操作的各個(gè)方面。
通過(guò)將總稱為ECC字的特定數(shù)量的校驗(yàn)位與每個(gè)全數(shù)據(jù)字進(jìn)行 關(guān)聯(lián)，示意性實(shí)施例中的存儲(chǔ)器設(shè)備100包括基于ECC的錯(cuò)誤校正。 例如，32位數(shù)據(jù)字可以具有附加的6個(gè)ECC位用于單個(gè)位錯(cuò)誤檢測(cè) 和校正(SEC)，或者7個(gè)附加的ECC位用于單個(gè)位錯(cuò)誤校正雙位錯(cuò)誤檢測(cè)(SECDED ) 。 32位數(shù)據(jù)字以及6或7位ECC字合并到38 或39位代碼字中。如前所述，在其他實(shí)施例中可以使用多個(gè)可替代 的ECC安排。
存儲(chǔ)器設(shè)備100在外部時(shí)鐘信號(hào)的控制下操作。這種時(shí)鐘信號(hào)可 以從高級(jí)系統(tǒng)或者從另一個(gè)適當(dāng)?shù)臅r(shí)鐘信號(hào)源提供到存儲(chǔ)器設(shè)備。這
種時(shí)鐘信號(hào)還可以從存儲(chǔ)器設(shè)備內(nèi)部的源提供。在當(dāng)前的實(shí)施例中， 假定每個(gè)周期的這種時(shí)鐘信號(hào)開(kāi)始并完成特定存儲(chǔ)器操作，例如讀操 作、寫(xiě)操作或者NOOP操作。時(shí)鐘周期通常持續(xù)而連續(xù)地發(fā)生，在本 文中也被稱為"外部周期"或者簡(jiǎn)單地稱為"周期"。所有這些周期如術(shù) 語(yǔ)在本文中使用的那樣，被認(rèn)為在通用術(shù)語(yǔ)"存儲(chǔ)器設(shè)備的時(shí)鐘周期" 的范圍內(nèi)。
在讀操作期間，從讀取地址表示的存儲(chǔ)器位置讀取包括合并的數(shù) 據(jù)字和ECC字的代碼字。代碼字然后被提供給錯(cuò)誤校正電路104。錯(cuò) 誤校正電路執(zhí)行錯(cuò)誤檢測(cè)和校正，并提供校正的輸出數(shù)據(jù)字。校正通 常限于一個(gè)錯(cuò)誤的代碼字位。因而，如果代碼字中不超過(guò)一個(gè)錯(cuò)誤位， 那么將從存儲(chǔ)器設(shè)備輸出有效數(shù)據(jù)。如果代碼字中超過(guò)一個(gè)錯(cuò)誤位， 那么輸出無(wú)效數(shù)據(jù)。讀操作占用存儲(chǔ)器操作的一個(gè)完整的時(shí)鐘周期。
在全字寫(xiě)操作期間，從數(shù)據(jù)字生成ECC字。例如可以在圖1中 沒(méi)有明確示出的ECC字計(jì)算器(ECCWC)中生成ECC字。數(shù)據(jù)字 和ECC字合并到隨后寫(xiě)入到寫(xiě)入地址表示的存儲(chǔ)器位置中的代碼字 中。類似于讀操作，全字寫(xiě)操作也占用存儲(chǔ)器設(shè)備操作的一個(gè)完整的 周期。
如前所述，當(dāng)數(shù)據(jù)字中的一個(gè)或多個(gè)位，但不是全部位要被寫(xiě)入 時(shí)發(fā)生部分字寫(xiě)操作。數(shù)據(jù)字中剩余位沒(méi)有改變而是保持它們?cè)鹊?值。在沒(méi)有ECC的存儲(chǔ)器設(shè)備中，部分字寫(xiě)操作非常類似于全字寫(xiě) 操作，因?yàn)槠湓谝粋€(gè)周期內(nèi)完成，但只寫(xiě)了一些數(shù)據(jù)字位。在包括 ECC的存儲(chǔ)器設(shè)備中，部分字寫(xiě)操作通常要求兩個(gè)周期。第一個(gè)周期 是為讀操作讀取和校正上文所述的先前存在的代碼字。該讀取提供了 由要被寫(xiě)入的選定位修改的校正的數(shù)據(jù)字。該修改的數(shù)據(jù)字是新的數(shù)據(jù)字。第二個(gè)周期包括計(jì)算與新的數(shù)據(jù)字關(guān)聯(lián)的新的ECC字以及寫(xiě) 入新的代碼字。新的數(shù)據(jù)字包括來(lái)自原始讀操作的一個(gè)或多個(gè)位以及 表示要被寫(xiě)入的部分字的一個(gè)或多個(gè)新的位。新的代碼字是合并的新 的數(shù)據(jù)字和新的ECC字。具有ECC的存儲(chǔ)器設(shè)備中的典型的部分字 寫(xiě)操作的兩個(gè)周期在本文中更一般地稱為部分字寫(xiě)操作的相應(yīng)的讀 取和寫(xiě)階段。
現(xiàn)在參考圖2，示出了存儲(chǔ)器陣列102的一個(gè)可能的實(shí)現(xiàn)方式的 例子。示出的存儲(chǔ)器陣列的部分集中于代碼字存儲(chǔ)器單元和它們關(guān)聯(lián) 的位線和數(shù)據(jù)路徑。在該實(shí)現(xiàn)方式中，存儲(chǔ)器陣列被分成多個(gè)存儲(chǔ)器 子塊200-1、 200-2…200-K。每個(gè)子塊包括一組存儲(chǔ)器單元102以及 它們關(guān)聯(lián)的字線115和位線120。部分位線120被進(jìn)一步區(qū)分為本地 位線120L或者全局位線120G。更具體地，與K個(gè)子塊中的第k個(gè) 子塊關(guān)聯(lián)的N個(gè)本地位線表示為120L-l，k、 120L-2，k…120L-N，k。因 而，對(duì)圖2中的第一個(gè)子塊200-1來(lái)說(shuō)，其N個(gè)本地位線表示為 120L-1，1、 120L-1，2...120L-1，N。全局位線對(duì)于從子塊200-1到200-K 的整個(gè)組是全局的，并被表示為120G-1、 120G-2…120G-N。
子塊200還包括連接到給定子塊的每個(gè)本地位線的相應(yīng)的本地 讀出放大器的組。因而，子塊200-1包括連接到該子塊的相應(yīng)的一些 位線的本地讀出方文大器135L-1、 135L-2…135L-N。
每個(gè)全局位線120G-1、 120G-2...120G-N連接到一組全局讀出放 大器135G-1、 135G-2...135G-N的對(duì)應(yīng)的一個(gè)全局讀出放大器上。全 局讀出放大器向其連接的相應(yīng)的全局位線提供輸入數(shù)據(jù)，并從相應(yīng)的 全局位線接收輸出數(shù)據(jù)。
應(yīng)當(dāng)注意，出于說(shuō)明的目的對(duì)該圖進(jìn)行了簡(jiǎn)化，并且沒(méi)有示出其 他的存儲(chǔ)器設(shè)備組件，比如數(shù)據(jù)緩沖器和地址解碼器。與ECC關(guān)聯(lián) 的電路，如上述ECCWC和4晉誤校正電路104也從圖中省略。
在讀操作期間，啟用特定行115，并且對(duì)應(yīng)的存儲(chǔ)器單元105連 接到它們相應(yīng)的本地位線120L，使得單元的狀態(tài)被傳送到本地位線。 這些狀態(tài)或者本地位線信號(hào)隨后被檢測(cè)并由本地讀出放大器135L進(jìn)
13行放大，而后被傳送到關(guān)聯(lián)的全局位線120G上。全局位線信號(hào)被檢 測(cè)并由全局讀出放大器135G進(jìn)行放大，而后被轉(zhuǎn)發(fā)到其他電路，例 如錯(cuò)誤校正電路104。應(yīng)當(dāng)注意，多個(gè)子塊可以與給定的全局位線組 關(guān)聯(lián)。然而，在任何給定的周期期間，在選定的子塊中只有一行是運(yùn) 行的，即，在整個(gè)全局位線組中只有一行是運(yùn)行的。
在寫(xiě)操作過(guò)程中，通過(guò)全局讀出放大器135G向全局位線120G 呈現(xiàn)輸入數(shù)據(jù)。輸入數(shù)據(jù)通過(guò)本地讀出放大器135L從全局位線轉(zhuǎn)發(fā) 到本地位線120L。然后，啟用選定子塊200中的選定行115，因而將 單元連接到它們相應(yīng)的本地位線用于接收和存儲(chǔ)數(shù)據(jù)。
在示意性實(shí)施例中，存儲(chǔ)器設(shè)備100從外部看來(lái)只需要一個(gè)時(shí)鐘 周期用于部分字寫(xiě)操作。在內(nèi)部，部分字寫(xiě)操作仍然占用兩個(gè)周期， 其中第一個(gè)周期期間由其讀階段占用，第二個(gè)周期期間由其寫(xiě)階段占 用。但是，寫(xiě)階段對(duì)用戶隱藏，因而在存儲(chǔ)器設(shè)備外部并不明顯。如 上所述，在示意性實(shí)施例中，這通過(guò)在部分字寫(xiě)操作的寫(xiě)階段和讀操
作之間時(shí)分多路復(fù)用全局位線來(lái)實(shí)現(xiàn)，其中，讀操作可以是另一個(gè)部 分字寫(xiě)操作的讀階段。
假定存儲(chǔ)器設(shè)備IOO只實(shí)現(xiàn)上述讀操作、全字寫(xiě)操作、部分字寫(xiě) 操作以及NOOP ，那么就有四種可能的其后緊接另 一個(gè)操作的部分字 寫(xiě)操作的組合
1. 其后緊接讀操作的部分字寫(xiě)操作
2. 其后緊接寫(xiě)操作的部分字寫(xiě)操作
3. 其后緊接另一個(gè)部分字寫(xiě)操作的部分字寫(xiě)操作
4. 其后緊接NOOP的部分字寫(xiě)操作
由于在任何給定的單個(gè)周期內(nèi)在子塊200中只能發(fā)生一個(gè)操作， 所以部分字寫(xiě)操作必須在不同于緊接的讀取、寫(xiě)入或者部分字寫(xiě)操作 的子塊中發(fā)生。在存儲(chǔ)器設(shè)備被要求為部分字寫(xiě)操作和緊接的操作訪 問(wèn)相同的子塊的情況下，存儲(chǔ)器設(shè)備可以通過(guò)聲明要求插入NOOP 周期的輸出標(biāo)志，來(lái)延遲緊接的操作。這種NOOP周期通常由包括存 儲(chǔ)器設(shè)備或者以其他方式利用存儲(chǔ)器設(shè)備的高級(jí)系統(tǒng)較好地接收。聲明NOOP請(qǐng)求能夠通過(guò)最大化子塊的數(shù)量以及利用其他本領(lǐng)域公知 技術(shù)來(lái)最小化，如打散地址使順序地址從子塊跳到子塊的技術(shù)。
如上所述，部分字寫(xiě)操作通常包括兩個(gè)不同的階段，即，讀階段 和寫(xiě)階段。
圖3和圖4示出了可以在存儲(chǔ)器設(shè)備100中實(shí)現(xiàn)的部分字寫(xiě)操作 的兩個(gè)例子。每個(gè)包括讀階段和寫(xiě)階段，這些階段與存儲(chǔ)器設(shè)備的相 應(yīng)的第一和第二時(shí)鐘周期關(guān)聯(lián)。如前所述，第一個(gè)周期或者部分字寫(xiě) 操作的讀階段是對(duì)要被部分重寫(xiě)的代碼字的讀取和校正。第二個(gè)周期 或者寫(xiě)階段是計(jì)算新的ECC字以及寫(xiě)入新的代碼字。在這些圖中， 本地和全局位線^皮分別表示為L(zhǎng)BL和GBL，并且本地和全局讀出方文 大器^皮分別表示為L(zhǎng)SA和GSA。
現(xiàn)在開(kāi)始參考圖3，在該例子中部分字寫(xiě)操作的讀階段包括用于 地址解碼、啟用行、LBL信號(hào)形成、在LSA中鎖存數(shù)據(jù)、將讀數(shù)據(jù) 傳送到GBL上和停用行、GBL信號(hào)形成、在GSA中鎖存數(shù)據(jù)、預(yù) 充電和均衡、以及ECC解碼和校正的步驟。預(yù)充電和均衡涉及復(fù)位 本地位線、本地讀出放大器、全局位線以及全局讀出放大器以預(yù)設(shè)置 電壓電平。如圖3所示的部分字寫(xiě)操作的寫(xiě)階段包括用于ECC編碼、 在GBL上寫(xiě)入數(shù)據(jù)、在LSA中鎖存寫(xiě)數(shù)據(jù)并啟用行、在位單元中寫(xiě) 入數(shù)據(jù)、停用行、以及預(yù)充電和均衡的步驟。
如圖4所示的部分字寫(xiě)操作類似于圖3中的部分字寫(xiě)操作，但在 第一個(gè)周期的最后沒(méi)有停用行，而是保持運(yùn)行進(jìn)入第二個(gè)周期，而且 在第一和第二個(gè)周期之間沒(méi)有發(fā)生預(yù)充電和均衡。
應(yīng)當(dāng)理解，如圖3和4所示的特定部分字寫(xiě)操作僅僅是通過(guò)示意 性例子進(jìn)行呈現(xiàn)。本發(fā)明能夠利用其他類型的包括讀取和寫(xiě)階段的部 分字寫(xiě)操作來(lái)實(shí)現(xiàn)。
圖5示出了圖4的部分字寫(xiě)操作的寫(xiě)階段能夠與讀操作在相同周 期內(nèi)執(zhí)行的方式。如前所述，存儲(chǔ)器陣列102的全局位線120G在部 分字寫(xiě)操作的寫(xiě)階段和讀操作之間被時(shí)分多路復(fù)用。
如圖所示，在對(duì)應(yīng)于括號(hào)502的時(shí)間期間內(nèi)，全局位線專用于部
15分字寫(xiě)操作的寫(xiě)數(shù)據(jù)。因而，在第二個(gè)周期的開(kāi)始，寫(xiě)數(shù)據(jù)被傳送到
全局位線上并鎖存到正在進(jìn)行部分字寫(xiě)操作的子塊200內(nèi)的本地讀出 放大器135L上。在寫(xiě)數(shù)據(jù)鎖存到本地讀出放大器中以后，部分字寫(xiě) 操作的寫(xiě)階段不再訪問(wèn)全局位線和關(guān)聯(lián)的全局讀出放大器135G。
在對(duì)應(yīng)于括號(hào)504的時(shí)間期間內(nèi)，全局位線120G專用于讀操作 的讀數(shù)據(jù)。因而，在第二個(gè)周期的第二個(gè)半個(gè)周期期間，讀操作訪問(wèn) 全局位線以及關(guān)聯(lián)的全局讀出放大器135G。在第二個(gè)周期的第一個(gè) 半個(gè)周期期間，讀操作將信號(hào)從位單元傳送到本地位線120L，并將 這些信號(hào)鎖存在本地讀出放大器135L中等待全局位線可用。當(dāng)全局 位線可用時(shí)，數(shù)據(jù)從本地讀出放大器傳送到全局位線上并傳送到全局 讀出放大器中。數(shù)據(jù)隨后被轉(zhuǎn)發(fā)到錯(cuò)誤校正電路104中。
圖6示出了在示意性實(shí)施例中可以發(fā)生在存儲(chǔ)器設(shè)備100中的各 種操作序列。序列如其將向包括或者以其他方式使用存儲(chǔ)器設(shè)備的高 級(jí)系統(tǒng)顯示的方式被示出。在某些情況下，參考表示為外部周期1、 外部周期2等的外部周期，還示出了存儲(chǔ)器設(shè)備中其特定操作或部分 與特定外部周期之間的內(nèi)部對(duì)應(yīng)關(guān)系。
情形l對(duì)應(yīng)于上文結(jié)合圖5描述的情況，其中，包括讀階段和寫(xiě) 階段的部分字寫(xiě)操作其后緊接著讀操作。向存儲(chǔ)器設(shè)備外部顯示似乎 部分字寫(xiě)操作和讀操作發(fā)生在相應(yīng)的單個(gè)連續(xù)周期內(nèi)，盡管在內(nèi)部部 分字寫(xiě)操作的寫(xiě)階段以圖5所示的方式與讀操作多路復(fù)用。
情形2對(duì)應(yīng)于其后緊接著寫(xiě)操作的部分字寫(xiě)操作。寫(xiě)操作不能與 另一個(gè)寫(xiě)操作或者寫(xiě)階段同時(shí)發(fā)生。為此，部分字寫(xiě)操作的第二個(gè)周
期內(nèi)請(qǐng)求的寫(xiě)操作必須被延遲直到下一個(gè)時(shí)鐘周期，其在本發(fā)明中是 第三個(gè)周期。如果在第三個(gè)周期請(qǐng)求讀操作，那么在第三個(gè)周期期間 寫(xiě)操作將與讀操作同時(shí)發(fā)生。如果在第三個(gè)周期內(nèi)請(qǐng)求部分字寫(xiě)操
作，那么寫(xiě)操作將與部分字寫(xiě)操作的讀階段同時(shí)發(fā)生。如果在第三個(gè) 周期內(nèi)請(qǐng)求另一個(gè)寫(xiě)操作，那么該新的寫(xiě)操作將延遲直到第四個(gè)周 期。
情形3對(duì)應(yīng)于其中部分字寫(xiě)操作之后緊接著另一個(gè)部分字寫(xiě)操作的情況。由于讀階段是部分字寫(xiě)操作的第一階段，之后緊接著另一 個(gè)部分字寫(xiě)操作的部分字寫(xiě)操作非常類似于之后緊接著讀操作的部
分字寫(xiě)操作。因而，情況類似于圖5中示出的情況，讀操作被第二個(gè) 部分字寫(xiě)操作的讀階段替代。
情形4對(duì)應(yīng)于其后緊接著NOOP的部分字寫(xiě)操作的情況。由于 NOOP是沒(méi)有請(qǐng)求讀取、寫(xiě)入或者部分字寫(xiě)操作的時(shí)鐘周期，因而在 NOOP和任何其他周期之間都沒(méi)有沖突。NOOP能夠與部分字寫(xiě)操作 的寫(xiě)階段同時(shí)發(fā)生。
上述示意性實(shí)施例提供了大量相對(duì)于常規(guī)實(shí)踐的優(yōu)點(diǎn)。例如，以 所述形式多路復(fù)用全局位線允許存儲(chǔ)器在不降低存儲(chǔ)器設(shè)備的外部 周期時(shí)間規(guī)范或存儲(chǔ)器設(shè)備與高級(jí)系統(tǒng)之間的數(shù)據(jù)傳送率的情況下， 執(zhí)行部分字寫(xiě)操作。向高級(jí)系統(tǒng)顯示的能在存儲(chǔ)器設(shè)備中執(zhí)行的部分 字寫(xiě)操作的速度似乎與讀操作或者全字寫(xiě)操作的速度相同。
根據(jù)本發(fā)明配置的給定存儲(chǔ)器設(shè)備可以實(shí)現(xiàn)為獨(dú)立存儲(chǔ)器設(shè)備， 例如適于加入到高級(jí)電路板或者其他系統(tǒng)中的封裝的集成電路存儲(chǔ) 器設(shè)備。其他類型的實(shí)現(xiàn)方式也是可以的，如嵌入式存儲(chǔ)器設(shè)備，其 中存儲(chǔ)器可以是例如嵌入到處理器或者包括連接到存儲(chǔ)器設(shè)備的附 加電路的其他類型的集成電路設(shè)備中。更具體地，本文所述的存儲(chǔ)器 設(shè)備可以包括微處理器、中央處理單元(CPU)、數(shù)字信號(hào)處理器 (DSP)、專用集成電路(ASIC)或者其他類型的處理器或集成電路 設(shè)備的嵌入式存儲(chǔ)器。
在本發(fā)明的集成電路實(shí)現(xiàn)方式中，多個(gè)集成電路模片通常形成于 晶片表面的重復(fù)圖案中。每個(gè)這種模片可以包括本文所述的設(shè)備，并
可以包括其他結(jié)構(gòu)或者電路。模片從晶片中被切下或切割，隨后被封 裝為集成電路。本領(lǐng)域技術(shù)人員知道如何切割晶片并封裝模片以生產(chǎn) 封裝的集成電路。這樣生產(chǎn)的集成電路被認(rèn)為是本發(fā)明的一部分。
再次，應(yīng)當(dāng)強(qiáng)調(diào)的是本發(fā)明的上述實(shí)施例僅僅是示意性的。例如， 其他實(shí)施例可以使用不同類型和布置的存儲(chǔ)器陣列、錯(cuò)誤校正電路以 及關(guān)聯(lián)的邏輯和結(jié)構(gòu)元件用于實(shí)現(xiàn)所述功能。在更為具體的例子中，
17器應(yīng)用。因而，用于在存儲(chǔ)器設(shè)備中實(shí)現(xiàn)信號(hào)分配和控制功能的特定 電路可以在其他實(shí)施例中修改。同樣，與給定部分字寫(xiě)操作關(guān)聯(lián)的特 定步驟能夠改變以滿足給定應(yīng)用的需要。在下文權(quán)利要求范圍內(nèi)的這 些和大量的其他可替代實(shí)施例對(duì)本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的。
權(quán)利要求
1. 一種存儲(chǔ)器設(shè)備，包括具有配置用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器陣列；以及連接到存儲(chǔ)器陣列并配置用于處理從存儲(chǔ)器陣列檢索的數(shù)據(jù)以生成校正的數(shù)據(jù)的錯(cuò)誤校正電路；所述存儲(chǔ)器設(shè)備被配置用于執(zhí)行至少部分字寫(xiě)操作和讀操作，部分字寫(xiě)操作包括讀階段和寫(xiě)階段，其中，部分字寫(xiě)操作的寫(xiě)階段與讀操作發(fā)生在存儲(chǔ)器設(shè)備的同一時(shí)鐘周期內(nèi)。
2. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，部分字寫(xiě)操作包括字 節(jié)寫(xiě)操作和位寫(xiě)操作中的至少一個(gè)。
3. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，部分字寫(xiě)操作的寫(xiě)階 段與讀操作基本同時(shí)發(fā)生。
4. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，讀操作包括另一個(gè)部 分字寫(xiě)操作的讀階段。
5. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，所述存儲(chǔ)器陣列的位 線在所述時(shí)鐘周期內(nèi)在部分字寫(xiě)操作的寫(xiě)階段與讀操作之間被時(shí)分 多路復(fù)用。
6. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，在所述時(shí)鐘周期的第 一部分期間，作為部分字寫(xiě)操作的一部分要寫(xiě)入到存儲(chǔ)器單元中的第一個(gè)的寫(xiě)數(shù)據(jù)由存儲(chǔ)器陣列的給定位線承載，并且在時(shí)鐘周期的第二 部分期間，作為讀操作的一部分從存儲(chǔ)器單元中的第二個(gè)讀取的讀數(shù) 據(jù)也由給定位線承載。
7. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，存儲(chǔ)器單元被安排在 具有相應(yīng)的本地位線組的多個(gè)子塊中，所述本地位線連接到由多個(gè)子 塊共享的一組全局位線。
8. 根據(jù)權(quán)利要求7的存儲(chǔ)器設(shè)備，其中，全局位線在所述時(shí)鐘 周期內(nèi)在部分字寫(xiě)操作的寫(xiě)階段和讀操作之間被時(shí)分多路復(fù)用。
9. 根據(jù)權(quán)利要求8的存儲(chǔ)器設(shè)備，其中，配置全局位線的時(shí)分多路復(fù)用，使得在所述時(shí)鐘周期內(nèi)，全局位線首先被用于將寫(xiě)數(shù)據(jù)從 數(shù)據(jù)輸入移動(dòng)到連接到子塊中的第一個(gè)的第一組本地位線的相應(yīng)的 本地位線的第一組本地讀出放大器用于鎖存，作為部分字寫(xiě)操作的寫(xiě) 階段的一部分，并且在寫(xiě)數(shù)據(jù)被鎖存到第一組本地讀出放大器中以 后，全局位線接著被用于將先前鎖存在連接到子塊中的第二個(gè)的第二 組本地位線的相應(yīng)的本地位線的第二組本地讀出放大器中的讀數(shù)據(jù) 移動(dòng)到錯(cuò)誤校正電路，作為讀操作的一部分。
10. 根據(jù)權(quán)利要求7的存儲(chǔ)器設(shè)備，其中，在所述時(shí)鐘周期的第 一部分期間，全局位線專用于部分字寫(xiě)操作的寫(xiě)數(shù)據(jù)，并且其中，在 所述時(shí)鐘周期的第二部分期間，全局位線專用于讀操作的讀數(shù)據(jù)。
11. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，存儲(chǔ)器設(shè)備包括獨(dú)立 存儲(chǔ)器設(shè)備。
12. 根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，存儲(chǔ)器設(shè)備包括嵌入 式存儲(chǔ)器設(shè)備。
13. —種包括存儲(chǔ)器設(shè)備和連接到存儲(chǔ)器設(shè)備的附加電路的集 成電路，所述存儲(chǔ)器設(shè)備包括具有配置用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器陣列；以及 連接到存儲(chǔ)器陣列并配置用于處理從存儲(chǔ)器陣列檢索的數(shù)據(jù)以生成校正的數(shù)據(jù)的錯(cuò)誤校正電路；所述存儲(chǔ)器設(shè)備被配置用于執(zhí)行至少部分字寫(xiě)操作和讀操作，部分字寫(xiě)操作包括讀階段和寫(xiě)階段，其中，部分字寫(xiě)操作的寫(xiě)階段與讀操作發(fā)生在存儲(chǔ)器設(shè)備的同 一時(shí)鐘周期內(nèi)。
14. 根據(jù)權(quán)利要求13的集成電路，其中，所述附加電路包括處理器。
15. 根據(jù)權(quán)利要求13的集成電路，其中，所述存儲(chǔ)器陣列的位 線在所述時(shí)鐘周期內(nèi)在部分字寫(xiě)操作的寫(xiě)階段與讀操作之間被時(shí)分 多路復(fù)用。
16. 根據(jù)權(quán)利要求13的集成電路，其中，在所述時(shí)鐘周期的第 一部分期間，作為部分字寫(xiě)操作的一部分要寫(xiě)入到存儲(chǔ)器單元中的第一個(gè)的寫(xiě)數(shù)據(jù)由存儲(chǔ)器陣列的給定位線承載，并且在時(shí)鐘周期的第二 部分期間，作為讀操作的一部分從存儲(chǔ)器單元中的第二個(gè)讀取的讀數(shù) 據(jù)也由給定位線承載。
17. —種用于存儲(chǔ)器設(shè)備中的方法，所述存儲(chǔ)器設(shè)備包括具有配置用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器陣列，存儲(chǔ)器設(shè)備還包括連接到存儲(chǔ)器陣列并配置用于處理從存儲(chǔ)器陣列檢索的數(shù)據(jù)以生成校正的數(shù)據(jù)的錯(cuò)誤校正電路，所述方法包括以下步驟執(zhí)行包括讀階段和寫(xiě)階段的部分字寫(xiě)操作；以及 執(zhí)行讀操作；其中，部分字寫(xiě)操作的寫(xiě)階段與讀操作發(fā)生在存儲(chǔ)器設(shè)備的同一 時(shí)鐘周期內(nèi)。
18. 根據(jù)權(quán)利要求17的方法，其中，執(zhí)行步驟還包括在所述時(shí) 鐘周期內(nèi)在部分字寫(xiě)操作的寫(xiě)階段與讀操作之間時(shí)分多路復(fù)用所述 存儲(chǔ)器陣列的位線的步驟。
19. 根據(jù)權(quán)利要求17的方法，其中，在所述時(shí)鐘周期的第一部 分期間，作為部分字寫(xiě)操作的一部分要寫(xiě)入到存儲(chǔ)器單元中的第一個(gè) 的寫(xiě)數(shù)據(jù)由存儲(chǔ)器陣列的給定位線承載，并且在時(shí)鐘周期的第二部分 期間，作為讀操作的一部分從存儲(chǔ)器單元中的第二個(gè)讀取的讀數(shù)據(jù)也 由給定位線承栽。
20. 根據(jù)權(quán)利要求17的方法，其中，存儲(chǔ)器單元被安排在具有相應(yīng)的本地位線組的多個(gè)子塊中，所述本地位線連接到由多個(gè)子塊共享的一組全局位線，并且進(jìn)一步地，其中全局位線在所述時(shí)鐘周期內(nèi) 在部分字寫(xiě)操作的寫(xiě)階段與讀操作之間被時(shí)分多路復(fù)用。
21. —種存儲(chǔ)器設(shè)備，包括具有配置用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器陣列；所述存儲(chǔ)器設(shè)備被配置用于執(zhí)行至少寫(xiě)操作和讀操作；其中，存儲(chǔ)器設(shè)備包括多個(gè)與陣列的存儲(chǔ)器單元關(guān)聯(lián)的位線，所述位線用于在存儲(chǔ)器設(shè)備的給定時(shí)鐘周期的一部分期間傳送寫(xiě)數(shù)據(jù)，并用于在給定時(shí)鐘周期的不同部分期間傳送讀數(shù)據(jù)。
22. 根據(jù)權(quán)利要求21的存儲(chǔ)器設(shè)備，其中，寫(xiě)操作包括部分字 寫(xiě)操作。
23. —種在存儲(chǔ)器設(shè)備中使用的方法，所述存儲(chǔ)器設(shè)備包括具有 配置用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器陣列，所述存儲(chǔ)器設(shè)備 被配置用于執(zhí)行至少寫(xiě)操作和讀操作，所述方法包括以下步驟利用多個(gè)與陣列的存儲(chǔ)器單元關(guān)聯(lián)的位線在存儲(chǔ)器設(shè)備的給定 時(shí)鐘周期的一部分期間傳送寫(xiě)數(shù)據(jù)；以及利用所述多個(gè)位線在給定時(shí)鐘周期的不同部分期間傳送讀數(shù)據(jù)。
24. 根據(jù)權(quán)利要求23的方法，其中，寫(xiě)操作包括部分字寫(xiě)操作。
全文摘要
存儲(chǔ)器設(shè)備包括存儲(chǔ)器陣列和連接到存儲(chǔ)器陣列的錯(cuò)誤校正電路。存儲(chǔ)器設(shè)備配置用于執(zhí)行至少部分字寫(xiě)操作和讀操作，部分字寫(xiě)操作包括讀階段和寫(xiě)階段。例如通過(guò)在時(shí)鐘周期內(nèi)在部分字寫(xiě)操作的寫(xiě)階段和讀操作之間時(shí)分多路復(fù)用存儲(chǔ)器陣列的位線，使得部分字寫(xiě)操作的寫(xiě)階段與讀操作在存儲(chǔ)器設(shè)備的同一時(shí)鐘周期內(nèi)發(fā)生。因而，部分字寫(xiě)操作使得在包括或者以其他方式利用存儲(chǔ)器設(shè)備的高級(jí)系統(tǒng)看來(lái)該操作只要求存儲(chǔ)器設(shè)備的單個(gè)時(shí)鐘周期。
文檔編號(hào)G11C29/52GK101473383SQ200780022825
公開(kāi)日2009年7月1日 申請(qǐng)日期2007年4月26日 優(yōu)先權(quán)日2007年4月26日
發(fā)明者R·A·柯勒, R·J·麥克帕特蘭德, W·E·沃納 申請(qǐng)人:艾格瑞系統(tǒng)有限公司