專利名稱：相變存儲器的感測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及相變存儲器，特別是涉及相變存儲器的感測與讀取電路。
背景技術(shù)：
圖1為一傳統(tǒng)的相變存儲器的感測電路圖，于圖1中， 一電流lK流過一
相變存儲單元115,由于相變存儲單元115的電阻值隨其數(shù)據(jù)狀態(tài)而不同， 因此電流lR于相變存儲單元115兩端所產(chǎn)生的壓降也不同，將該電壓送至一 比較器130，并與一參考電壓V^進(jìn)行比較，則可判斷出相變存儲單元115 的數(shù)據(jù)狀態(tài)， 一般而言，該比較器130為一模擬式的電路，通過設(shè)計可判辨 出細(xì)微的差異，不過由于位線上的電阻電容負(fù)載會延遲電流轉(zhuǎn)換成電壓的充 電時間，因此讀取速度較慢。
圖2為美國專利US5787042所披露的相變存儲器的感測電路圖，于圖2 中，其先將數(shù)據(jù)位線充電至Vdd/2,再斷開均衡器，讓兩數(shù)據(jù)位線電壓從預(yù) 充電電位開始往反方向移動，然后慢讀出數(shù)據(jù)的邏輯值，由于其感測放大器 為一鎖存器，西此兩輸入端分別耦接至互補的位線，并接收互補信號，以提 供足夠的感測邊限(sensing margin),如此需耗費兩個存儲單元來存儲一個 數(shù)據(jù)位，使得存儲單元陣列面積為 一存儲單元儲存一數(shù)據(jù)位此架構(gòu)的兩倍 大。

發(fā)明內(nèi)容
一種相變存儲器的感測電路，該感測電路包括一數(shù)據(jù)電流源與一參考電 流源、 一數(shù)據(jù)存儲元件與一參考存儲元件、 一數(shù)據(jù)開關(guān)與一參考開關(guān)以及一 比較器，該數(shù)據(jù)存儲元件與該參考存儲元件的第一端分別耦接至該數(shù)據(jù)電流 源與該參考電流源，該數(shù)據(jù)開關(guān)與該參考開關(guān)分別耦接至該數(shù)據(jù)存儲元件與 該參考存儲元件的第二端，該比較器耦接至該數(shù)據(jù)存儲元件與該參考存儲元 件的第一端。
一種相變存儲器的感測方法，其包括于讀取開始時，以一輔助電流源對
一數(shù)據(jù)位線或一參考位線進(jìn)行加速充電，以及于讀取開始一既定時間后，關(guān) 閉該輔助電流源。
為使本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉 出較佳實施例，并結(jié)合附圖詳細(xì)說明如下。


圖1所示為一傳統(tǒng)的相變存儲器的感測電路圖。
圖2所示為美國專利US5787042所披露的相變存儲器的感測電路圖。 圖3A與3B所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測電路。 圖3C所示為圖3A與3B中感測電路所需的信號波形圖。 圖4所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測方法流程圖。
附圖符號說明
IR-讀取電流；
VREF~參考電壓；
115 相變存儲單元；
130~比較器;
300 -感測電路;
Cs-DAT 數(shù)據(jù)電流源；
Cs-REF-參考電流源；
PCR-DAT 數(shù)據(jù)存儲元件；
PCR-REF-參考存儲元件；
BL—DAT 數(shù)據(jù)位線；
BL_REF~參考位線；
SW—DAT 數(shù)據(jù)開關(guān)；
SW-REF 參考開關(guān)；
SW-開關(guān)；
Vdat 數(shù)據(jù)存儲元件PCR-DAT的第一端電位； Vref 參考存儲元件PCR—REF的第一端電位； Iaux ~輔助電流； Vout 判讀結(jié)果輸出；
RE-讀取致能信號；
Cs-AUX-En ~輔助電流源致能信號；
410~于讀取開始時，以一輔助電流源對一數(shù)據(jù)位線或一參考位線進(jìn)行 力口速充電；
420 ~于讀取開始一既定時間后，關(guān)閉該輔助電流源。
具體實施例方式
圖3A與3B所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測電路，該感 測電路300包括一數(shù)據(jù)電流源Cs-DAT與一參考電流源Cs_REF、 一數(shù)據(jù)存儲 元件PCR-DAT與一參考存儲元件PCR—REF、一數(shù)據(jù)開關(guān)SW_DAT與一參考開關(guān) SW_REF、 一輔助電流源Cs-AUX以及一比較器comp，該數(shù)據(jù)電流源Cs—DAT 與該參考電流源Cs_REF的第一端耦接至一電源電壓，該數(shù)據(jù)存儲元件 PCR-DAT與該參考存儲元件PCR-REF的第 一端分別耦接至該數(shù)據(jù)電流源 Cs-DAT與該參考電容Cs-REF的第二端，更明確地說，該數(shù)據(jù)存儲元件 PCR-DAT與該參考存儲元件PCR-REF皆為相變存儲單元，該數(shù)據(jù)開關(guān)SW—DAT 與該參考開關(guān)SW-REF分別耦接至該數(shù)據(jù)存儲元件PCR-DAT與該參考存儲元 件PCR—REF的第二端，該數(shù)據(jù)放電開關(guān)SW—DAT與該參考放電開關(guān)SW_REF可 為雙極結(jié)型晶體管、二極管或諸如此類的裝置，較佳而言，該數(shù)據(jù)放電開關(guān) SW_DAT與該參考放電開關(guān)SW_REF為金屬氧化物半導(dǎo)體晶體管，該輔助電流 源Cs-AUX通過開關(guān)SW耦接至該數(shù)據(jù)存儲元件PCR-DAT與該參考存儲元件 PCR-REF的第一端，該比較器comp耦接至該數(shù)據(jù)存儲元件PCR-DAT與該參考 存儲元件PCR—REF的該第一端，并分別接收所述第一端的電位Vdat與Vref, 此外提供一輸出Vout作為該數(shù)據(jù)存儲元件PCR-DAT存儲狀態(tài)的讀取結(jié)果。
圖3A與3B所示的感測電路300的讀取操作可分為兩個階段，第一階段
為加速充電階段，如圖3A所示，于加速充電階^a時，所述開關(guān)SW為閉路，
此時，該輔助電流源Cs-AUX提供輔助電流Iaux至該數(shù)據(jù)存儲元件PCR-DAT 所在的數(shù)據(jù)位線BL—DAT與該參考存儲元件PCR-REF所在的參考位線BL_REF 上， 一般而言，由于數(shù)據(jù)位線BL_DAT與參考位線BL_REF上的負(fù)載(loading) 很大，需要很長的充電時間，其電位方有改變，有了輔助電流Iaux加速充 電，便可縮短位線充電的時間。第二階段為判讀階段，于讀取開始一既定時 間后展開，如圖3B所示，于判讀階段時，所述開關(guān)SW為開路，此時，該輔
助電流源Cs-AUX會從該數(shù)據(jù)存儲元件PCR_DAT所在的數(shù)據(jù)位線BL_DAT與該 參考存儲元件PCR-REF所在的參考位線BL_REF上斷開，而不再對其提供輔 助電流，而Vdat與Vref也就慢慢地進(jìn)入穩(wěn)定狀態(tài)，然后比較器再依Vdat 與Vref的電位高低判斷數(shù)據(jù)存儲元件PCR_DAT的存儲狀態(tài)。
圖3C所示為圖3A與3B中感測電路所需的信號波形圖，其中RE為讀取 致能信號，讀取致能信號RE為高電位的脈沖波段為讀取存儲單元的階段， 當(dāng)讀取致能信號RE轉(zhuǎn)態(tài)為高電位時，可利用一延遲組件(delay element)與 該讀取致能信號RE產(chǎn)生一如Cs-AUX-En所示的信號波形，Cs—AUX—En為輔助 電流源致能信號，其用來控制開關(guān)SW的切換，當(dāng)輔助電流源致能信號 Cs-AUX-En為高電平時，開關(guān)SW為閉路，輔助電流源Cs_AUX便接到數(shù)據(jù)位 線BL-DAT與參考位線BL_REF上，而當(dāng)輔助電流源致能信號Cs — AUX_En為低 電平時，開關(guān)SW為斷路，輔助電流源Cs—AUX便無法再提供輔助電流Iaux 給數(shù)據(jù)位線BL-DAT與參考位線BL_REF。
圖4所示為依據(jù)本發(fā)明一實施例的相變存儲器的感測方法流程圖，該感 測方法包括于讀取開始時，以一輔助電流源對一數(shù)據(jù)位線或一參考位線進(jìn)行 加速充電(步驟410),以及于讀取開始一既定時間后，關(guān)閉該輔助電流源(步 驟420)。
上述實施例僅為例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā) 明。本領(lǐng)域的技術(shù)人員均可在不違背本發(fā)明的技術(shù)原理及精神的情況下，對 上述實施例進(jìn)行修改及變化。因此本發(fā)明的保護(hù)范圍以本發(fā)明的權(quán)利要求為
權(quán)利要求
1.一種相變存儲器的感測電路，包括一數(shù)據(jù)電流源與一參考電流源；一數(shù)據(jù)存儲元件與一參考存儲元件，其第一端分別耦接至該數(shù)據(jù)電流源與該參考電流源；一數(shù)據(jù)開關(guān)與一參考開關(guān)，分別耦接至該數(shù)據(jù)存儲元件與該參考存儲元件的第二端；一輔助電流源，動態(tài)地耦接至該數(shù)據(jù)存儲元件或該參考存儲元件的第一端；以及一比較器，耦接至該數(shù)據(jù)存儲元件與該參考存儲元件的第一端。
2. 如權(quán)利要求1所述的相變存儲器的感測電路，其中該數(shù)據(jù)存儲元件與 該參考存儲元件為相變組件。
3. 如權(quán)利要求1所述的相變存儲器的感測電路，其中該輔助電流源通過 一開關(guān)耦接至該數(shù)據(jù)存儲元件或該參考存儲元件的第 一端。
4. 如權(quán)利要求3所述的相變存儲器的感測電路，其中該開關(guān)于開始讀if又 時導(dǎo)通，并于一既定時間后關(guān)閉。
5. 如權(quán)利要求1所述的相變存儲器的感測電路，其中該數(shù)據(jù)開關(guān)與該參 考開關(guān)為金屬氧化物半導(dǎo)體晶體管。
6. —種相變存儲器的感測方法，包括于讀取開始時，以一輔助電流源對一數(shù)據(jù)位線或一參考位線進(jìn)行加速充 電；以及于讀取開始一既定時間后，關(guān)閉該輔助電流源。
7. 如權(quán)利要求6所述的相變存儲器的感測方法，其中該數(shù)據(jù)位線與該參 考位線皆耦接至相變組件。
全文摘要
一種相變存儲器的感測電路，該感測電路包括一數(shù)據(jù)電流源與一參考電流源、一數(shù)據(jù)存儲元件與一參考存儲元件、一數(shù)據(jù)開關(guān)與一參考開關(guān)、一輔助電流源以及一比較器，該數(shù)據(jù)存儲元件與該參考存儲元件的第一端分別耦接至該數(shù)據(jù)電流源與該參考電流源，該數(shù)據(jù)開關(guān)與該參考開關(guān)分別耦接至該數(shù)據(jù)存儲元件與該參考存儲元件的第二端，該輔助電流源動態(tài)地耦接至該數(shù)據(jù)存儲元件或該參考存儲元件的第一端，該比較器耦接至該數(shù)據(jù)存儲元件與該參考存儲元件的第一端。
文檔編號G11C11/56GK101369450SQ20071014161
公開日2009年2月18日 申請日期2007年8月17日 優(yōu)先權(quán)日2007年8月17日
發(fā)明者林烈萩, 江培嘉, 許世玄 申請人:財團(tuán)法人工業(yè)技術(shù)研究院;力晶半導(dǎo)體股份有限公司;南亞科技股份有限公司;茂德科技股份有限公司;華邦電子股份有限公司