專利名稱：閃存的寫入電路與其寫入方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種閃存(flash memory)的寫入 電路，且特別是關(guān)于 一 種具有浮動?xùn)?floating gate) 的閃存的寫入電路與寫入方法。
背景技術(shù)：
閃存具有輕巧且不揮發(fā)的特性，因此在行動裝置 中的應(yīng)用相當(dāng)廣泛，例如手機(jī)、MP 3隨身聽、數(shù)字相 機(jī)等的儲存裝置。而目前閃存中應(yīng)用最廣的存儲元件 主要為浮柵存儲器(floating gate memory),其結(jié)構(gòu) 類似于具有浮動?xùn)艠O的金氧半場效晶體管(metal oxide semiconductor transistor, MOS)。
在傳統(tǒng)技術(shù)中，浮柵存儲器的寫入方法通常在其 控制柵極(control gate)與漏極(drain)之間設(shè)定 一高電壓差(high voltage potential), 使電子被捕 陷(trap )于浮動?xùn)胖小８糯鎯ζ鞯拈T檻電壓 (threshold voltage)則會隨著浮動?xùn)潘a(bǔ)陷的電子
數(shù)量而改變。因此，浮柵存儲器的寫入方式主要有兩 種，其中 一 種為固定漏極的電壓，改變控制柵極
control gate) 的電壓來造成所需的電壓差，伊J如
美國專利第6 1 1 1 7 9 1號所揭露的寫入方法然
而，字元線(word line)的電阻-電容延遲時(shí)間RC
delaytime )通常較大，因此，需要較多的時(shí)間進(jìn)行
寫入的動作，無法達(dá)到快速寫入的效果
而另 一 種則固定控制柵極的電壓，改變漏極的電
壓來造成所需的電壓差，并利用其電流變化來判斷門
*妝 恤電壓的改變程度。例如美國專利第US 693751
8B1號所揭露的寫入方法。然而，此種方法需要逐步 改變漏極的電壓并監(jiān)控其電流，需要充電泵提供穩(wěn)定 的電壓變化以及電流偵測電路，其電路實(shí)現(xiàn)難度較高，
所需的心片面積亦可能較大。且利用電流驟降的時(shí)間
來判斷寫入的狀態(tài)完成與否，其寫入后的組件特定會
有較大的差異寫入后的門檻電壓較不易控制使讀
出的正確性下降

發(fā)明內(nèi)容
本發(fā)明的巨的其中之 一 是提供一種閃存的寫入電
路利用固定電流進(jìn)行閃存的寫入動作可降低電路
設(shè)計(jì)的復(fù)雜度與成本，并縮短寫入時(shí)間0
本發(fā)明的目的其中之一是在提供一種閃存的寫入 方法，以固定電流與固定柵極電壓來進(jìn)行閃存的寫入
動作，因此，可降低對外部充電泵(charge pump)的 規(guī)格要求，并使寫入后的門檻電壓有較佳的集中度。
為達(dá)成上述與其它百的，本發(fā)明提出 一 種閃存的
寫入電路，適用于進(jìn)行存儲元件的寫入動作此寫
入電路包括寫入單元與偵測單元。寫入單元用以輸出
一寫入電流與一參考電壓，偵測單元則耦接于寫入單
元與存儲元件之間，用以導(dǎo)通寫入電流至存儲元件以
進(jìn)行寫入動作，并偵測存儲元件的寫入電壓。此寫入
電壓在本發(fā)明一實(shí)施例中即為閃存1的漏極電壓t
其中，在進(jìn)行存儲元件的寫入時(shí)，存儲元件的控
制上山 順接收定值的字元線電壓，寫入單元經(jīng)由偵測單
元輸出定值的寫入電流至存儲元件，以調(diào)整存儲元件
的門恤電壓。當(dāng)存儲元件的寫入電壓對應(yīng)于一參考電
壓時(shí)，則偵測單元停止導(dǎo)通該寫入電流至存儲元1
為達(dá)成上述與其它目的，本發(fā)明提出 一 種閃存的
寫入電路，適用于進(jìn)行存儲器陣列的寫入動作可
依序?qū)懭攵鄠€(gè)存儲元件此寫入電路包括寫入單元、
偵測單元以及多個(gè)開關(guān)，這些開關(guān)耦接于偵測單元與
存儲元件之間，用以選擇所欲寫入的存儲元件例如
第—存儲元件與第一存儲元件)。
12
其中，在進(jìn)行第—存儲元件的寫入時(shí)，第—存儲
元件的字元線電壓為定值，寫入單元經(jīng)由偵測單元輸
出定值的寫入電流至第一存儲元件以調(diào)整第存儲
元件的門卡IR 1皿電壓當(dāng)?shù)谝淮鎯υ膶懭腚妷簩?yīng)于
參考電壓時(shí)，則該偵測單元停止導(dǎo)通寫入電流至第
存儲元件
同樣地，若欲進(jìn)行第二存儲元件的寫入時(shí)則可
利用開關(guān)，將寫入電流導(dǎo)通至第一存儲元件并根據(jù)
第存儲元件所輸出的寫入電壓在本發(fā)明另實(shí)施
例中，可為存儲元件的漏極電壓)，決定第—存儲元件
的門1皿電壓是否已經(jīng)達(dá)到所期望的電壓值(
為達(dá)成上述與它目的，本發(fā)明提出種閃存的
寫入方法，包括下列步驟首先，提供定值的字元
線電壓至一存儲元件的控制順以及，輸出寫入電流
至第存儲元件的寫入丄山 順，以調(diào)整存儲元件的門濫電
壓寫入電流為定值偵測存儲元件的寫入上山 順?biāo)敵?br> 的寫入電壓以及當(dāng)寫入電壓對應(yīng)于參考電壓時(shí)
停止輸出寫入電流至存儲元件
本發(fā)明利用固定電流與固定柵極電壓來進(jìn)行閃存
的寫入動作，并經(jīng)由閃存的漏極電壓，判斷門《皿電
壓的變化。因此，本發(fā)明可準(zhǔn)確的調(diào)整寫入后的門恤
電壓，并降低寫入電路的設(shè)計(jì)復(fù)雜度以及對外部充電泵的規(guī)格需求。
另外， 本發(fā)明在單次的寫入動作中，便可將f．]檻電壓調(diào)整至所需的電壓值， 可大幅縮短寫入時(shí)間。


為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂， 下文特舉本發(fā)明的較佳實(shí)施例， 并配合附圖， 作詳細(xì)說明如下， 其中 圖l為根據(jù)本發(fā)明一實(shí)施例的閃存的寫入電路的 圖2為根據(jù)本發(fā)明另一實(shí)施例的閃存的-'-'a入電路的電路圖。 圖3為根據(jù)本發(fā)明另一實(shí)施例的寫入電流與存儲元件特性的波形圖。 圖4為根據(jù)本發(fā)明另一實(shí)施例的信號仿真的波形圖。圖5為根據(jù)本發(fā)明另一實(shí)施例的閃存的-'a入方法的流稗圖。
具體實(shí)施方式
圖1為根據(jù)本發(fā)明一實(shí)施例的閃存的寫入電路的
電路圖。寫入電路1 o0包括寫入單元1 1 Q與偵
單元1 2 0 ，寫入單元1 0 0則用來對存儲單元13
0中的存儲元件FM進(jìn)行寫入動作。在本實(shí)施例中，存
儲元件FM為浮柵存儲器，也就是閃存中的 一 種。存儲
元件FM的控制柵極耦接于一字元線 (word line),
元線可在存儲元件FM的控制端(控制柵極)上施加
元線電壓V"。
寫入電路1 0 0耦接至存儲元件FM的寫入端(漏 極)，而存儲元件FM的源極則耦接于接地端GND 。當(dāng)進(jìn) 行存儲元件FM的寫入動作時(shí)，字元線會輸出 一 定值的 字元線電壓至存儲元件FM的控制柵極，而寫入電 路l 0 O會輸出一定值的寫入電流至存儲元件FM。 此時(shí)，存儲元件FM的漏極會根據(jù)寫入電流I 與字元 線電壓V、u輸出寫入電壓V (也就是漏極電壓)。換言
之，存儲元件FM的漏極與柵極之間會形成寫入時(shí)所需
的電壓差。當(dāng)存儲元件FM因浮動?xùn)艠O補(bǔ)陷電子而產(chǎn)生
門1皿電壓的變化時(shí)(門檻電壓變大)，為維持所導(dǎo)通的
電流等于寫入電流In,，寫入電壓V 會隨之增高。因此，寫入電壓V 與門檻電壓具有相關(guān)性，寫入電路1 00
便由寫入電壓Vu的變化，推知存儲元件FM的門檻電
壓，當(dāng)寫入電壓v 達(dá)到預(yù)定值時(shí)，就表示完成存儲元
件FM的寫入動作。
本發(fā)明以存儲元件FM的控制柵極電壓、漏極電壓
以及導(dǎo)通電流來判斷存儲元件FM的門檻電壓是否達(dá)到
所需的預(yù)定值。因此，即使有制程變異因素存在，造
成不同存儲元件之間的特性差異，在利用本發(fā)明的技
術(shù)手段兀成寫入動作后，其門檻電壓應(yīng)較為相近。在
單次的寫入動作中，便可將門檻電壓調(diào)整至所需的數(shù)
值不需多次寫入，可大幅縮短寫入時(shí)間。同時(shí)，因
為本發(fā)明僅需提供固定的寫入電流與字元線電壓即可
達(dá)成寫入動作，因此其電路架構(gòu)實(shí)現(xiàn)成本較低，使用
較簡單的充電泵提供所需的電壓即可完成寫入動作。
接下來，進(jìn)一步說明寫入電路1 0 0的電路架構(gòu)，
寫入電路1 00所輸出的寫入電流IwK由寫入單元1 1
0所提供，偵測單元12 0則負(fù)責(zé)偵測寫入電壓Vwli。
寫入單元1 10的主要架構(gòu)為 一 電流鏡，主要由P型
曰 曰曰體管PM0S晶體管)PM 1 、 PM 2與電流源1 所組
成。P型晶體管PM 1耦接于工作電壓與電流源工n:,之間，
P型晶體管PM 2耦接于工作電壓VPUMP與偵測單元1 2 0之間。P型晶體管PM 1的柵極耦接于P型晶體管 PM 2的柵極，且P型晶體管PM 1的柵極亦耦接于P型 晶體管PM 1與電流源工nn:的共享節(jié)點(diǎn)。其中，P型晶體 管PM 2根據(jù)電流源Iim:，輸出相對應(yīng)的寫入電流Iu， P 型晶體管PM 1與電流源工liEI:的共享節(jié)點(diǎn)輸出參考電壓工作電壓VPUMP可由外部電源或內(nèi)部的充電泵所
提供，由于寫入電路l 0 o僅需充電泵提供所需的的 工作電壓VPUMP ，因此不需高耗能的充電泵即可進(jìn)行存 儲元件FM的寫入動作。
偵測單元1 2 0主要由N型晶體管(匪0S晶體管) NM 3 、 NM 4以及比較器CMP所組成。N型晶體管NM 3 、 NM 4串聯(lián)并耦接于P型晶體管PM 2與存儲元件FM的漏 極之間。N型晶體管NM 3的柵極耦接于箝制電壓VCI.A ， 而N型晶體管NM 4的柵極則耦接于比較器CMP的輸出 端。比較器COM的正輸入端耦接于P型晶體管PM 1與 電流源I R,n:的共享節(jié)點(diǎn)，比較器COM的負(fù)輸入端則耦接 至N型晶體管NM 3與P型晶體管PM 2的共享節(jié)點(diǎn)。N 型晶體管NM 3與P型晶體管PM 2的共享接點(diǎn)輸出比較
電壓Vc;。M，比較器COM根據(jù)比較電壓V。。M與參考電壓
VREF輸出控制電壓Ve。 至N型晶體管NM 4的柵極，其中 在進(jìn)行寫入時(shí)，比較電壓V",、為邏輯高電位(在本實(shí)施 例中，當(dāng)比較電壓Ve。,、為"H"時(shí)，其電位實(shí)質(zhì)上為VPUMP; 當(dāng)比較電壓Vt。N為"L"，其電位實(shí)質(zhì)上為0 )。
在進(jìn)行存儲元件FM的寫入時(shí)，箝制電壓Vtl A為穩(wěn) 定的參考電壓，使N型晶體管NM 3具有放大器的效果， 寫入電流經(jīng)由N型晶體管NM 3 、 NM 4導(dǎo)通至存儲元
件FM。存儲元件FM的寫入電壓V 經(jīng)由N型晶體管NM 3放大后，產(chǎn)生比較電壓VenM 。若存儲元件FM的門檻 電壓尚未到達(dá)所期望的電壓值，則比較電壓VenM小于參 考電壓VK ，控制電壓Ve。N維持高電位以導(dǎo)通N型晶體 管NM 4 。當(dāng)存儲元件FM的門檻電壓隨著寫入動作而逐 漸上升至所期望的電壓值時(shí)，寫入電壓V 會隨之上升， 使比較電壓VcnM大于參考電壓VR 。此時(shí)，比較器COM 會輸出低電位的控制電壓Vc;^以關(guān)閉N型晶體管NM 4 ， 偵測單元1 2 Q便停止導(dǎo)通寫入電流I 至存儲元件 FM 。利用存儲元件FM的門檻電壓變化，便可使存儲元 件FM具有邏輯1與邏輯0的存儲功能。
在存儲元件FM的寫入過程中，字元線電壓Vwl.與
寫入電流R皆為定值，經(jīng)由設(shè)定不同的字元線電壓
與寫入電流可改變寫入速度與存儲元件FM寫入后
的門1皿電壓。字元線電壓與寫入電流1 可依不同
的存儲元件規(guī)格或制程條件而定。另外，經(jīng)由參考電
壓VR卩,l:與箝制電壓vt,A的設(shè)定也可以調(diào)整存儲元件FM
的門古狀 《皿電壓。在本技術(shù)領(lǐng)域具有通常知識者，經(jīng)由本
發(fā)明的揭露，應(yīng)可輕易推知其應(yīng)用方式，在此不加累
述
另外，本發(fā)明的寫入電路亦可適用于進(jìn)行存儲祖 益
陣列的寫入動作，僅需在寫入電路與存儲器陣列之間
加上開關(guān)來選擇所欲寫入的存儲元件即可。圖2為根
據(jù)本發(fā)明另 一 實(shí)施例的閃存的寫入電路的電路圖。存 儲器陣列210中包括多個(gè)存儲元件，存儲元件以陣
列方式排列，每 一 列(row )的存儲元件對應(yīng)于 一 條字 元線，每一行(column)的存儲元件對應(yīng)于 一 條位線。 字元線WL 0 WLN控制所有存儲元件的控制柵極電壓， 而位線DBL 0 DBL 7則控制前7列的存儲元件的源極 電壓與漏極電壓，其余類推。
寫入電路l 0 0經(jīng)由開關(guān)(可以NM0S晶體管形成) S 2 1 、 S 2 3耦接至位線 DBL 0 、 DBL 4 。
經(jīng)由開關(guān) S
2 1、 S2 3的導(dǎo)通狀態(tài)與字元線WL0 WLN所輸出的
字元線電壓，即可選擇欲寫 例中，以寫入存儲元件FM 1
電位的字元線電壓，而位線 ST 1 與SB 2致能，使開關(guān) 電路1 0 0便經(jīng)由開關(guān)S 2 3導(dǎo)通寫入電流I wK至存儲 元件FM 1的漏極以進(jìn)行存儲元件FM 1的寫入動作，存 儲元件FM 1的源極通過開關(guān)S3 2耦接至接地端GND 。 若欲寫入存儲元件FM 2 ，則僅需導(dǎo)通開關(guān)S 2 1與S
3 1，以及在對應(yīng)的字元線WLl上輸出適當(dāng)?shù)淖衷€ 電壓即可。
在本發(fā)明另 一 實(shí)施例中，寫入電路1 0 Q亦可經(jīng)
入的存儲元件 為例，字元線 DBL 3 、 DBL 4 S3 2 、 S 2 3
。在本實(shí)施 WL 1輸出高 的選擇信號 導(dǎo)通。寫入由不同開關(guān)(例如開關(guān)S2 2、 S2 4)耦接至不同的 位線(如位線DBL 2 、 DBL 6 )以寫入不同的存儲元件。 在寫入過程中，被選擇到的存儲元件(如存儲元件FM
1)，其漏極會經(jīng)由開關(guān)S2 3輸出寫入電壓V 至寫入
電路1 0 0的輸出端。同樣地，1適著存儲元件FM1的
門T皿電壓變化，寫入電壓v"也會隨之改變。當(dāng)寫入電
壓,K對應(yīng)于參考電壓VREI:時(shí)(可經(jīng)由放大后的比較電
壓cnM與參考電壓VK,:F比較而得)，即表示寫入動作完
成，寫入電路1 Q Q便會停止輸出寫入電流I
對于存儲器陣列2 1 0的排列方式，尚包括多種
不同的布局方式，但其原理相似。只要能經(jīng)由字元線
與位線選擇欲寫入的存儲元件，即可適用于本實(shí)施例
的寫入電路，在本技術(shù)領(lǐng)域具有通常知識者，經(jīng)由本
發(fā)明的揭露，應(yīng)可輕易推知其應(yīng)用方式，在此不加累
述
在本發(fā)明另 一 實(shí)施例中，寫入電路1 0 0亦可依
序?qū)Σ煌鎯υM(jìn)行寫入動作。若以同 一 條字元線
的存儲元件(例如 FM 1 、 FM 2 )為例，可分別稱的為
第存儲元件與第二存儲元件。在寫入過程中當(dāng)開
關(guān)s2 1、 S3 l導(dǎo)通時(shí)，寫入電路l 0o輸出寫入電
流I"至對存儲元件FM 2以進(jìn)行寫入動作；當(dāng)開關(guān)S 2 3 、 S3 2導(dǎo)通時(shí)，寫入電路1 0 0輸出寫入電流 I
至存儲元件FM2以進(jìn)行寫入動作。換言之，只要設(shè)置 相對應(yīng)的開關(guān)，寫入電路l 0 Q便可逐一對不同的存 儲元件進(jìn)行寫入動作。只要配置更多的開關(guān)，寫入電 路1 Q 0便可對選擇性地對更多的存儲元件進(jìn)行寫入 動作，例如將開關(guān)S 2 2 、 S 2 4耦接至寫入電路1 0 0的輸出。在本發(fā)明另 一 實(shí)施例中，可同時(shí)設(shè)置多組 寫入電路，以同時(shí)對多個(gè)存儲元件進(jìn) 速資料的寫入。
接下來，進(jìn) 一 步以波形方式說明
段。圖3為根據(jù)本發(fā)明另 一 實(shí)施例的寫入電流與存儲
元件特性的波形圖。存儲元件的IV特性曲線圖則圖3
所不 ，縱軸表示存儲元件的導(dǎo)通電流I D S ，而橫軸表示
存儲元件的汲-源極電壓(漏極至源極的電壓差v S o
存儲元件的控制柵極電壓等于字元線電壓，因此在
相同的抓 微-源極電壓(柵極至源極的電壓差下門
檻電壓越高，其導(dǎo)通電流I DS就越小。所以，門檻電壓
VTII1 <VTII2 〈VTII3 <Vt1h 。在寫入過程中，門檻電壓會逐漸
上升，而存儲元件的導(dǎo)通電流必需等于寫入電流工》 ，
因此，汲-源極電壓vl)s必須隨著門檻電壓的上生而上
升。在本實(shí)施例中，所期望的門檻電壓為V.m 3 。
因此，當(dāng)汲-源極電壓vDS (即為圖1所述的寫入電
壓)達(dá)到預(yù)定電壓VM(E時(shí)(即圖3中的A點(diǎn))，即表示
作
動
寫
一丁
手
術(shù)
發(fā)
本存儲元件的門檻電壓已經(jīng)被調(diào)整至所期望的門檻電壓
VTI13 ，其中預(yù)定電壓VI)RI:等于箝制電壓Vei.A減去N型晶
體管NM 3的V(;s (柵-源極電壓)與VUh"P (電流路徑
上的寄生電阻所產(chǎn)生的電壓降)。此時(shí)，寫入電流In,
會降為零，也就是關(guān)閉N型晶體管NM 4 。以下說明請 參照圖1 ，在本實(shí)施例中，電流源I 可決定參考電壓 VliKF ，此參考電壓VliU:可作為判斷汲-源極電壓Vl)s是否 達(dá)到預(yù)定電壓V1)re的依據(jù)。同時(shí)設(shè)定不同的箝制電壓 VC,A可對應(yīng)于不同的汲-源極電壓Vl)s，使寫入后的存儲 元件具有不同的門檻電壓。門檻電壓主要由電流源
IR卩.卜.、參考電壓Vlil;h箝制電壓Vtl.A和字元線電壓Vn.所決定
圖4為根據(jù)本發(fā)明另 一 實(shí)施例的信號仿真的波形圖。以下說明請同時(shí)參照圖1 ，如圖4所示，在存儲
器的寫入過程中，參考電壓vim..為定值，比較電壓vc。、
隨著寫入電壓V"而變。寫入電流1 在設(shè)定上為定值
(例如6OuA、 70uA或80yA)，但可能會因?yàn)?br> 比較電壓VC。M的改變而稍微下降，這是因?yàn)镻型晶體管
PM 2的漏極電壓會受到影響的關(guān)是。當(dāng)存儲元件的門
檻電壓V，Mi因?qū)懭攵仙龝r(shí)，寫入電壓VWK會隨之上升，
比較電壓VC。M則隨著寫入電壓V 而上升，并具有增益
寫入電壓V 的效果。
當(dāng)比較電壓ve(>M大于參考電壓VREi:時(shí)，也就是在時(shí)間點(diǎn)Tf)FF (存儲元件的門檻電壓VTH等于門檻預(yù)定電壓VTH時(shí))之后，比較器COM隨即轉(zhuǎn)態(tài)，并輸出低電位的控制電壓Vet)N 。此時(shí)，N型晶體管NM 4隨即關(guān)閉寫入電流In與寫入電壓v 隨即快速的下降，同時(shí)也完成存儲元件的寫入動作。其中，當(dāng)設(shè)定的寫入電流I 愈 高時(shí)，存儲元件的寫入動作就愈快完成，其門檻電壓VTII愈快達(dá)到門檻預(yù)定電壓VTII 。
從另—個(gè)觀點(diǎn)來看，本發(fā)明亦提出 一 種閃存的寫入方法，圖5為根據(jù)本發(fā)明另一實(shí)施例的閃存的寫入方法的流程圖。包括下列步驟首先，在步驟S 510中，提供字元線電壓至存儲元件的控3賠 泰元線電壓為定值若存儲元件為浮柵存儲器，則其控制丄山順為浮柵存儲器的控制柵極。然后，在步驟S 5 2 0中， 輸出寫入電流至存儲元件的寫入端，以調(diào)整存儲元件 的門檻電壓，此寫入電流為 一 定值。在步驟S 5 3 0中，偵測存儲元件的寫入端所輸出的寫入電壓，例如偵測浮士nn 柵存儲腿 益的漏極士山頓電壓。然后,,在步驟S 540中當(dāng)寫入電壓對應(yīng)于參考電壓時(shí)，停止輸出寫入電流至存儲元件，并完成存儲元件的寫入動作。由于在固定的寫入電流下，浮微存儲器的寫入電壓會隨著門檻電壓而變。因此，當(dāng)寫入電壓對應(yīng)于參考電壓時(shí)，即表示浮柵存儲器的門檻電壓已經(jīng)達(dá)到期望的門檻電壓值。
在本發(fā)明的另一實(shí)施例中，若需寫入兩個(gè)以上的
存儲元件時(shí)，可采逐一寫入的方式進(jìn)行寫入動作。在
步驟S5 1 O中，提供字元線電壓至其余欲寫入的存儲
元件。并配合步驟S 5 2 0至S 5 3 0 ，切換寫入電流
至不同的存儲元件并偵測其寫入電壓，逐—進(jìn)行存儲
元件的寫入。當(dāng)寫入電壓對應(yīng)于參考電壓時(shí)，停止輸
出寫入電流至存儲元件。本實(shí)施例的寫入方法的其余
細(xì)節(jié)皆以詳述于上述圖1 圖4的實(shí)施例中，在此不
加累述。
本發(fā)明利用固定電流來進(jìn)行閃存的寫入動作，經(jīng)
由閃存的漏極電壓便可判斷其門檻電壓的變化。因此，
本發(fā)明的電路架構(gòu)容易實(shí)施且設(shè)計(jì)成本較低，且可準(zhǔn)
確的調(diào)整寫入后的門檻電壓。同時(shí)，因?yàn)椴豁毼⒄{(diào)的
電壓來進(jìn)行寫入動作,因此可降低對外部充電泵的規(guī)
格需求。另外，本發(fā)明在單次的寫入動作中便可將
門檻電壓調(diào)整至所需的數(shù)值，不需多次寫入，可大幅
縮短寫入時(shí)間。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非
用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動
壓
電
監(jiān)
「
達(dá)
經(jīng)
壓
電
監(jiān)
「
諸
示
值與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利 范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種閃存的寫入電路，適用于進(jìn)行一存儲元件的寫入動作，其特征在于，該寫入電路包括一寫入單元，用以輸出一寫入電流與一參考電壓；以及一偵測單元，耦接于該寫入單元與該存儲元件之間，用以導(dǎo)通該寫入電流至該存儲元件，并偵測該存儲元件的一寫入電壓；其中，在進(jìn)行該存儲元件的寫入時(shí)，該存儲元件的控制端接收一字元線電壓，該字元線電壓為定值，該寫入單元經(jīng)由該偵測單元，輸出定值的該寫入電流至該存儲元件，以調(diào)整該存儲元件的門檻電壓，該存儲元件的寫入端輸出該寫入電壓，當(dāng)該存儲元件的該寫入電壓對應(yīng)于該參考電壓時(shí)，則該偵測單元停止導(dǎo)通該寫入電流至該存儲元件。
2 .如權(quán)利要求1項(xiàng)所述的閃存的寫入電路，其特 征在于，其中該寫入單元包括一電流鏡，用以輸出該寫入電流。
3 .如權(quán)利要求2項(xiàng)所述的閃存的寫入電路，其特征在于，其中該電流鏡包括 —第一 P型晶體管，耦接于 一 工作電壓與-'電流源之間以及第二 P型晶體管，耦接于該工作電壓與該偵測單元之間，該第一 P型晶體管的柵極耦接于該第P型晶體管的柵極，該第一 P型晶體管的柵極亦耦接于該第—P型晶體管與該電流源的共享節(jié)點(diǎn)；其中，該第二 P型晶體管根據(jù)該電流源輸出相對應(yīng)的該寫入電流，該第一 P型晶體管與該電流源的共享節(jié)點(diǎn)、輸出該參考電壓。
4.如權(quán)利要求3項(xiàng)所述的閃存的寫入電路其:特征在于，其中該偵測單元包括一第一 N型晶體管，該第一 N型晶體管與 一 第二.N型曰 曰曰體管耦接于該第二 P型晶體管與該存儲元件之1、E。，且該第一N型晶體管的柵極耦接于 一 箝制電壓；以及一比較器，該比較器的 一 正輸入端耦接于該第一.P型曰 曰曰體管與該電流源的共享節(jié)點(diǎn)，該比較器的 一 負(fù)輸入耦接至該第一 N型晶體管與該第一 P型晶體管的共節(jié)點(diǎn)，并輸出 一 控制電壓至該第二 N型晶體管的柵極
5 .如權(quán)利要求4項(xiàng)所述的閃存的寫入電路，其特征在于，其中在進(jìn)行該存儲元件的寫入時(shí)，該箝制電壓致能。
6 .如權(quán)利要求1項(xiàng)所述的閃存的寫入電路，其特 征在于，其中該偵測單元包括一第一 N型晶體管，該第一 N型晶體管的 一 端耦 接于該寫入單元，該第一 N型晶體管與該寫入單元的 共享節(jié)點(diǎn)輸出 一 比較電壓，且該第一 N型晶體管的柵 極耦接于 一 箝制電壓；一第二 N型晶體管，耦接于第一 N型晶體管與該 存儲元件之間，以及一比較器，該比較器的 一 正輸入端耦接于該參考 電壓，該比較器的一負(fù)輸入端耦接于該比較電壓，該比較器的輸出端耦接至該第二 N型晶體管的柵極；其中，該寫入單元經(jīng)由該第一 N型晶體管與該第 二 N型晶體管輸出該寫入電流至該存儲單元，并使該 比較電壓對應(yīng)于該寫入電壓，該比較器根據(jù)該比較電 壓與該參考電壓，輸出 一 控制電壓至該第二 N型晶體 管，當(dāng)該比較電壓低于該參考電壓時(shí)，該比較器關(guān)閉 該第二 N型晶體管。
7 .如權(quán)利要求6項(xiàng)所述的閃存的寫入電路，其特 征在于，其中在進(jìn)行該存儲元件的寫入時(shí)，該箝制電 壓致能。
8 .如權(quán)利要求1項(xiàng)所述的閃存的寫入電路，其特 征在于，其中該存儲元件包括浮柵存儲器，該浮柵存儲器的漏極端耦接于該偵測單元，并輸出該寫入電壓， 該浮柵存儲器的源極端耦接至 一 接地端，該浮柵存儲 器的控制柵極耦接于 一 字元線，并接收該字元線電壓， 該浮柵存儲器的漏極為該存儲元件的寫入端，該浮柵 存儲器的控制柵極為該存儲元件的控制端。
9 . 一種閃存的寫入電路，適用于進(jìn)行 一 存儲器陣列的寫入動作，該存儲器陣列包括多個(gè)存儲元件，其特征在于，該寫入電路包括一寫入單元，用以輸出一寫入電流與--參考電壓；偵測單元，耦接于該寫入單元，用以導(dǎo)通該寫入電流至該扭存儲元件其中的一第一存儲元件，并偵測該第一存儲元件的一寫入電壓；以及多個(gè)開關(guān)華禺接于該偵測單元與該些存儲元件之間，用以選擇該第存儲元件；其中，在進(jìn)行該第一存儲元件的寫入時(shí)，該第一存儲元件的—字元線電壓為定值，該寫入單元經(jīng)由該偵測單元，輸出定值的該寫入電流至該第--存儲元件，以調(diào)整該第存儲元件的門檻電壓，該第一存儲元件的寫入端輸出該寫入電壓，當(dāng)該第 一 存儲元件的該寫入電壓對應(yīng)于該參考電壓時(shí)，則該偵測單元停止導(dǎo)通該寫入電流至該第存儲元件。
10 .如權(quán)利要求9項(xiàng)所述的閃存的寫入電路，其特征在于，其中該寫入單元包括一電流鏡，用以輸出該寫入電流。
11.如權(quán)利要求10項(xiàng)所述的閃存的寫入電路，其特征在于，其中該電流鏡包括—第一P型晶體管，耦接于 一工作電壓與一電流源之間以及一第二P型晶體管，耦接于該工作電壓與該偵測單元之間，該第一P型晶體管的柵極耦接于該第二 P型晶體管的柵極，該第一 P型晶體管的柵極亦耦接于該第—p型晶體管與該電流源的共享節(jié)點(diǎn)；其中，該第二P型晶體管根據(jù)該電流源，輸出相對應(yīng)的該寫入電流，該第一 P型晶體管與該電流源的共享節(jié)點(diǎn)輸出該參考電壓。
12.如權(quán)利要求1 1項(xiàng)所述的閃存的寫入電路，其特征在于，其中該偵測單元包括一第一N型晶體管，該第一 N型晶體管與一第二N型晶體管耦接于該第二P型晶體管與該存儲元件之間，且該第—N型晶體管的柵極耦接于 一 箝制電壓；以及比較器，該比較器的 一 正輸入端耦接于該第一 P型晶體管與該電流源的共享節(jié)點(diǎn)，該比較器一負(fù)輸入端耦接至該第一 N型晶體管與該第一 P型晶體管的 共享節(jié)點(diǎn)，并輸出一控制電壓至該第二 N型晶體管的柵極。
13 .如權(quán)利要求1 2項(xiàng)所述的閃存的寫入電路其特征在于，其中在進(jìn)行該存儲元件的寫入時(shí)該箝制電壓致能。
14 .如權(quán)利要求9項(xiàng)所述的閃存的寫入電路特征在于，其中該偵測單元包括一第一 N型晶體管，該第一 N型晶體管的丄山 頓牽禺接于該寫入單元，該第一 N型晶體管與該寫入單元的it享節(jié)點(diǎn)輸出 一 比較電壓，且該第一 N型晶體管的柵極耦接于 一 箝制電壓；—第二 N型晶體管，耦接于第一 N型晶體管與該存儲元件之間，以及—比較器，該比較器的 一 正輸入端耦接于該參考電壓，該比較器的 一 負(fù)輸入端耦接于該比較電壓，該比較器的輸出端耦接至該第二 N型晶體管的柵極；其中，該寫入單元經(jīng)由該第一 N型晶體管與該第N型晶體管輸出該寫入電流至該存儲單元，并使該比較電壓對應(yīng)于該寫入電壓，該比較器根據(jù)該比較電壓與該參考電壓，輸出一控制電壓至該第二N型曰 曰曰體管，當(dāng)該比較電壓低于該參考電壓時(shí)，該比較器關(guān)閉該第二N型晶體管。
15 .如權(quán)利要求1 4項(xiàng)所述的閃存的寫入電路其特征在于，其中在進(jìn)行該存儲元件的寫入時(shí)，該箝 制電壓致能。
16 .如權(quán)利要求9項(xiàng)所述的閃存的寫入電路，其 特征在于，其中該存儲元件包括浮柵存儲器，該浮柵 存儲器的漏極端耦接于該偵測單元，并輸出該寫入電 壓，該浮柵存儲器的源極端耦接至 一 接地端，該浮柵 存儲器的柵極耦接于 一 字元線，并接收該字元線電壓， 該該浮柵極存儲器的漏極為該存儲元件的寫入端，該 浮柵存儲器的源極為該存儲元件的控制端。
17 . —種閃存的寫入方法，其特征在于，包括下 列步驟提供 一 字元線電壓至 一 第 一 存儲元件的控制丄山 頓，該字元線電壓為定值；輸出 一 寫入電流至該第 一 存儲元件的寫入端，以調(diào)整該第 一 存儲元件的門檻電壓，該寫入電流為定值；偵測該第 一 存儲元件的寫入端所輸出的 一 寫入電壓以及當(dāng)該寫入電壓對應(yīng)于 一 參考電壓時(shí)，停止輸出該寫入電流至該第 一 存儲元件。
18 .如權(quán)利要求1 7項(xiàng)所述的閃存的寫入方法，其特征在于，其中該存儲元件包括浮柵存儲器，該浮柵存儲器的漏極端耦接于該偵測單元，并輸出該寫入電壓，該浮柵存儲器的源極端耦接至 一 接地端，該浮恤 艦存儲器的柵極耦接于 一 字元線，并接收該字元線電壓，該該浮柵極存儲器的漏極為該存儲元件的寫入端，該浮恤 娜存儲器的源極為該存儲元件的控制端。
19.如權(quán)利要求1 7項(xiàng)所述的閃存的寫入方法，其特征在于，其中在提供一字元線電壓至一存儲元件的控制端的步驟中，包括提供該字元線電壓至一第二存儲元件
20.如權(quán)利要求1 9項(xiàng)所述的閃存的寫入方法，其特征在于，其中還包括下列步驟切換該寫入電流至該第二存儲元件的寫入端，以調(diào)整該第二存儲元件的門檻電壓，該寫入電流為定值；偵測該該第二存儲元件所輸出的該寫入電壓；以及當(dāng)該寫入電壓對應(yīng)于一參考電壓時(shí)，停止輸出該寫入電流至該第二存儲元件。
全文摘要
一種閃存的寫入電路與寫入方法，本發(fā)明利用固定電流來進(jìn)行閃存的寫入，以調(diào)整閃存的門檻電壓。當(dāng)寫入電路對閃存進(jìn)行寫入時(shí)，本發(fā)明利用閃存的漏極電壓變化，來判斷閃存的門檻電壓是否達(dá)到所期望的電壓值。因此，本發(fā)明可準(zhǔn)確的調(diào)整寫入后的門檻電壓，并縮短寫入時(shí)間。
文檔編號G11C16/30GK101197192SQ200610161140
公開日2008年6月11日 申請日期2006年12月7日 優(yōu)先權(quán)日2006年12月7日
發(fā)明者許哲豪 申請人:旺宏電子股份有限公司