專利名稱：共享感測放大器的半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體存儲裝置，且更特定言之是關(guān)于共享感測放大器的半導(dǎo)體存儲裝置。
背景技術(shù)：
諸如動態(tài)隨機存取存儲器(DRAM)的半導(dǎo)體存儲裝置通常在核心區(qū)域中含有海量存儲器單元。存儲器單元分別儲存邏輯數(shù)據(jù)，意即邏輯高電平或邏輯低電平。一般而言，為在半導(dǎo)體存儲裝置中集成更多存儲器單元，存儲器單元僅具有最小量的電荷，該最小量的電荷可感測儲存的邏輯數(shù)據(jù)為高電平數(shù)據(jù)或是低電平數(shù)據(jù)。因此，繼存儲器單元的最小量的電荷傳送入數(shù)據(jù)線以感測邏輯高電平或邏輯低電平之后，關(guān)于在數(shù)據(jù)線處供應(yīng)的最小量的電荷的數(shù)據(jù)信號必須由傳感器感測且由放大器放大以用于數(shù)據(jù)存取操作。半導(dǎo)體存儲裝置通常含有用于感測及放大供應(yīng)至數(shù)據(jù)線(意即位線)的數(shù)據(jù)信號的感測放大器。
多個字線及多個位線相交于半導(dǎo)體存儲裝置的核心區(qū)域中。存儲器單元排列于字線及位線的多個相交點處。存儲器單元由形成單元陣列的區(qū)塊分組。選定的多個位線及選定的多個字線排列于一單元陣列處以用于存取在選定單元陣列中的存儲器單元的數(shù)據(jù)。在單元陣列的一側(cè)設(shè)置對應(yīng)于在單元陣列中的選定的多個位線的多個感測放大器。
對于減小半導(dǎo)體存儲裝置的核心區(qū)域，兩個相鄰單元區(qū)塊可共享感測放大器。即，感測放大器可感測及放大在一相鄰單元區(qū)塊的位線處供應(yīng)的數(shù)據(jù)信號或在另一相鄰單元區(qū)塊的另一位線處供應(yīng)的另一數(shù)據(jù)信號。在此配置中，半導(dǎo)體存儲裝置共享感測放大器。
圖1為已知半導(dǎo)體存儲裝置的核心區(qū)域及控制信號產(chǎn)生單元的方區(qū)塊圖。
核心區(qū)域300包括多個單元陣列(例如310A、310B、310C、340A、340B及340C)及多個感測放大單元(例如320A、320B及320C)，每一者分別對應(yīng)于兩個單元陣列，例如310A及340A、310B及340B以及310C及340C。
子字線解碼器330A、330B、330C、350A、350B及350C分別排列于在兩個相應(yīng)單元陣列之間的空間。傳送單元(例如360A、360B、360C)分別排列于在多個感測放大單元(例如320A、320B及320C等等)中的相應(yīng)兩個鄰近感測放大單元之間的稱為子孔的空間。傳送單元360A、360B及360C為電路，其用于傳送均衡控制信號BLEQb且將來自控制信號產(chǎn)生單元200的控制信號BISHb及BISLb連接入感測放大單元320A、320B及320C。
控制信號產(chǎn)生單元200包括區(qū)塊選擇信號產(chǎn)生單元210、連接信號產(chǎn)生單元220及均衡信號產(chǎn)生單元230。區(qū)塊選擇信號產(chǎn)生單元210響應(yīng)于單元區(qū)塊選擇的地址BAX輸入而產(chǎn)生區(qū)塊選擇信號BS_0及BS_1。連接信號產(chǎn)生單元220產(chǎn)生連接控制信號BISHb及BISLb且均衡信號產(chǎn)生單元230響應(yīng)于區(qū)塊選擇信號BS_0及BS_1而產(chǎn)生均衡信號BLEQb。區(qū)塊選擇信號產(chǎn)生單元210包括第一選擇信號產(chǎn)生單元212，其用于產(chǎn)生區(qū)塊選擇信號BS_0；及第二選擇信號產(chǎn)生單元214，其用于產(chǎn)生區(qū)塊選擇信號BS_1。
控制信號BISHb、BISLb及BLEQb分別經(jīng)由金屬線M1、M2及M3傳送至核心區(qū)域300中。在核心區(qū)域中，傳送單元將經(jīng)由金屬線M1、M2及M3供應(yīng)的控制信號傳送至感測放大單元中。詳言之，傳送單元360A、360B及360C的輸出傳送至在感測放大單元中的個別連接單元及均衡單元的MOS晶體管的柵極中。
圖2為在圖1中的數(shù)據(jù)傳送單元的示意圖。
傳送單元(例如360A)包括反轉(zhuǎn)器21，其用于反轉(zhuǎn)連接控制信號BISLb以輸出連接控制信號BISL；反轉(zhuǎn)器22，其用于反轉(zhuǎn)均衡控制信號BLEQb以輸出均衡控制信號BLEQ；及反轉(zhuǎn)器23，其用于反轉(zhuǎn)連接控制信號BISHb以輸出連接控制信號BISH。
如上所述，連接信號產(chǎn)生單元220產(chǎn)生連接控制信號BISHb及BISLb且均衡信號產(chǎn)生單元230產(chǎn)生均衡控制信號BLEQb。存在用于自控制信號產(chǎn)生單元200將控制信號BISHb、BISLb及BLEQb傳送至感測放大單元中的許多金屬線M1、M2及M3。
一般而言，用于供應(yīng)控制信號BISHb、BISLb及BLEQb的金屬線M1、M2及M3以及用于供應(yīng)電源電壓、接地電壓等的其它金屬線排列于核心區(qū)域的預(yù)定區(qū)域中。
因此，如上所述，由于存在用于將許多控制信號傳送至核心區(qū)域中的許多線，所以在核心區(qū)域中排列許多金屬線是非常困難的。

發(fā)明內(nèi)容
因此，本發(fā)明的一目標(biāo)為提供能夠減少在核心區(qū)域中的信號線的半導(dǎo)體存儲裝置的各種實施例。
根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體存儲裝置，其包括感測放大器，其用于選擇性感測及放大在排列于第一單元陣列處的第一對位線上及排列于第二單元陣列處的第二對位線上的數(shù)據(jù)信號；區(qū)塊選擇控制單元，其用于基于數(shù)據(jù)存取的地址輸入而產(chǎn)生第一選擇控制信號及第二選擇控制信號；及控制單元，其用于控制第一對位線及第二對位線的電壓電平的均衡，且響應(yīng)于第一選擇控制信號及第二選擇控制信號而確定感測放大器與第一對位線連接或是與第二對位線連接。
根據(jù)本發(fā)明的另一方面，提供一種用于操作具有由第一單元陣列及第二單元陣列共享的感測放大器的半導(dǎo)體存儲裝置的方法，其包括響應(yīng)于數(shù)據(jù)存取的地址輸入，分別產(chǎn)生對應(yīng)于第一單元陣列及第二單元陣列的第一選擇控制信號及第二選擇控制信號；響應(yīng)于第一選擇控制信號及第二選擇控制信號，控制排列于第一單元陣列的第一對位線及排列于第二單元陣列的第二對位線的電壓電平的均衡；及響應(yīng)于第一選擇控制信號及第二選擇控制信號，控制感測放大器與第一對位線連接或是與第二對位線連接。
根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體存儲裝置，其包括感測放大器，其用于選擇性感測及放大排列于第一單元陣列處的第一對位線及排列于第二單元陣列處的第二對位線上的數(shù)據(jù)信號；區(qū)塊選擇控制單元，其用于基于數(shù)據(jù)存取的地址輸入而產(chǎn)生第一選擇控制信號及第二選擇控制信號；及中繼器，其用于響應(yīng)于第一選擇控制信號及第二選擇控制信號而控制第一對位線或第二對位線的連接。


圖1展示已知半導(dǎo)體存儲裝置的核心區(qū)域的方塊圖；圖2展示在圖1中的數(shù)據(jù)傳送單元的示意圖；圖3展示根據(jù)本發(fā)明的一實施例的半導(dǎo)體存儲裝置的核心區(qū)域的方塊圖；圖4展示在圖3中的控制單元的示意圖；及圖5展示在圖3中的感測放大單元的示意圖。
21、22、23 反轉(zhuǎn)器30 感測放大器40 第一電路單元50 第二電路單元51 第一反轉(zhuǎn)器52 邏輯單元53 第二反轉(zhuǎn)器200 控制信號產(chǎn)生單元210 區(qū)塊選擇信號產(chǎn)生單元212 第一選擇信號產(chǎn)生單元214 第二選擇信號產(chǎn)生單元220 連接信號產(chǎn)生單元230 均衡信號產(chǎn)生單元300 核心區(qū)域310A、310B、310C 單元陣列320A、320B、320C 感測放大單元330A、330B、330C 子字線解碼器340A、340B、340C 單元陣列350A、350B、350C 子字線解碼器360A、360B、360C 傳送單元400 區(qū)塊選擇控制單元412 第一區(qū)塊選擇信號產(chǎn)生單元414 第二區(qū)塊選擇信號產(chǎn)生單元500 核心區(qū)域510A、510B、510C 單元陣列520A、520B、520C 感測放大單元530A、530B、530C 子字線解碼器
540A、540B、540C 單元陣列550A、550B、550C 子字線解碼器560A、560B、560C 控制單元M0、M4、M5、M6、M7 晶體管M1、M2、M3 晶體管/金屬線MET0 第一傳送線MET1 第二傳送線N1、N2 NMOS晶體管P1PMOS 晶體管/第三傳送線P2PMOS 晶體管/第四傳送線P3 第五傳送線T1、T2 NMOS晶體管具體實施方式
在下文中，將參看附圖詳細(xì)描述根據(jù)本發(fā)明的半導(dǎo)體存儲裝置。
圖3展示根據(jù)本發(fā)明的一實施例的半導(dǎo)體存儲裝置的核心區(qū)域的方塊圖。
核心區(qū)域500包括多個單元陣列(例如510A、510B、510C、540A、540B及540C)及分別與兩個單元陣列對應(yīng)的多個感測放大單元520A、520B、520C、...。
存儲器單元分別排列于單元陣列(例如510A、510B、510C、540A、540B及540C)處。感測放大單元(例如520A、520B及520C)分別包括感測放大器，其用于感測及放大排列于第一單元陣列(例如，單元陣列510A)處的第一對位線或排列于第二單元陣列(例如，單元陣列540A)處的第二對位線。
子字線解碼器(例如，530A、530B、530C、550A、550B及550C)排列于單元陣列(例如，510A、510B、510C、540A、540B及540C)之間的空間處。子字線解碼器解碼數(shù)據(jù)存取的地址輸入。通過解碼結(jié)果選擇排列于選定單元陣列處的子字線之一。
控制單元(例如，560A、560B及560C)排列于在所謂的子孔區(qū)域中的在感測放大單元之間(例如，520A、520B及520C)的空間處。下文中，因為所有控制單元(例如，560A、560B及560C)執(zhí)行實質(zhì)上相同的操作，所以將參考控制單元560A描述控制單元的操作。
控制單元560A控制在第一單元陣列510A中的第一對位線及在第二單元陣列540A中的第二對位線的均衡操作。再者，控制單元560A響應(yīng)于第一選擇控制信號BS_0及第二選擇控制信號BS_1，而控制感測放大單元520A的感測放大器(未圖示)是否連接至在第一單元陣列510A中的第一對位線或連接至在第二單元陣列540A中的第二對位線。其它控制單元550B、560C、...執(zhí)行的操作實質(zhì)上相同于控制單元560A執(zhí)行的操作。
區(qū)塊選擇控制單元400產(chǎn)生對應(yīng)于為數(shù)據(jù)存取輸入及解碼的地址信號BAX的第一選擇控制信號BS_0及第二選擇信號BS_1。區(qū)塊選擇控制單元400排列于用于解碼在半導(dǎo)體中的地址而排列的空間處。
第一選擇控制信號BS_0及第二選擇信號BS_1經(jīng)由傳送線MET0及MET1而傳送。即，第一傳送線MET0及第二傳送線MET1分別將第一選擇控制信號BS_0及第二選擇控制信號BS_1自區(qū)塊選擇控制單元400傳送至控制單元560A、560B、...中。第一傳送線MET0及第二傳送線MET1由金屬制成。再者，第三及第四傳送線P1及P2分別將第一連接控制信號BISH及第二連接控制信號BISL自控制單元560A及560B傳送至感測放大單元(例如520A、520B及520C)中。經(jīng)由第五傳送線P3，均衡控制信號BLEQ自控制單元560A及560B傳送至感測放大單元(例如520A、520B及520C)中。第三至第五傳送線P1、P2及P3由多晶硅線制成。
圖4為在圖3中的控制單元的示意圖。
控制單元560A包括第一反轉(zhuǎn)器51、第二反轉(zhuǎn)器53及邏輯單元52。第一反轉(zhuǎn)器51反轉(zhuǎn)第一選擇控制信號BS_0以產(chǎn)生用于將感測放大單元520A的感測放大器與排列于單元陣列510A中的第一對位線連接的第一連接控制信號BISH。
第二反轉(zhuǎn)器53反轉(zhuǎn)第二選擇控制信號BS_1以產(chǎn)生用于將感測放大器520A的感測放大器與排列于陣列540A中的第二對位線陣列連接的第二連接控制信號BISL。
邏輯單元52產(chǎn)生均衡控制信號BLEQ以使用第一選擇控制信號BS_0及第二選擇控制信號BS_1來均衡在單元陣列510A中的第一對位線或在單元陣列540A中的第二對位線的電位電平。邏輯單元52為NOR邏輯門。
圖5為在圖3中的感測放大單元的示意圖。
感測放大單元520A位于第一單元陣列510A與第二單元陣列540A之間且由第一單元陣列510A及第二單元陣列540A共享。感測放大單元520A包括感測放大器30、在感測放大器30與第一單元陣列510A之間的第一電路單元40及在感測放大器30與第二單元陣列540A之間的第二電路單元50。
感測放大器30包括在位線BL與第一電源供應(yīng)線RTO之間的PMOS晶體管P1，其用于放大為數(shù)據(jù)信號的邏輯高電平；在位線BLb與第一電源供應(yīng)線RTO之間的PMOS晶體管P2；在位線BL與第二電源供應(yīng)線Sb之間的NMOS晶體管N1，其用于放大為數(shù)據(jù)信號的邏輯低電平；及在位線BLb與第二電源供應(yīng)線Sb之間的NMOS晶體管N2。
第一電路單元40包括具有NMOS晶體管M0的第一均衡單元、具有NMOS晶體管M1及M2的連接單元及具有NMOS晶體管M3及M4的預(yù)充電單元。
NMOS晶體管M0響應(yīng)于均衡控制信號BLEQ而均衡第一單元陣列510A的位線BLU及BlbU的兩個電位電平。響應(yīng)于連接控制信號BISH，第一連接單元的NMOS晶體管M1及M2分別連接或隔離用第一單元陣列510A的位線BLU及BLUb而連接至感測放大器30的位線BL及BLb。響應(yīng)于均衡控制信號BLEQ，預(yù)充電單元的NMOS晶體管M3及M4分別將預(yù)充電電壓傳送至連接至感測放大器30的位線BL及BLb中以用于預(yù)充電操作。
第二電路單元50包括具有NMOS晶體管M7的第二均衡單元、具有NMOS晶體管M5及M6的連接單元及具有NMOS晶體管T1及T2的數(shù)據(jù)輸出單元。
NMOS晶體管M7響應(yīng)于均衡控制信號BLEQ而均衡第二單元陣列540A的位線BLD及BlbD的兩個電位電平。響應(yīng)于連接控制信號BISL，第二連接單元的NMOS晶體管M5及M6分別連接或隔離用第二單元陣列540A的位線BLD及BLbD而連接至感測放大器30的位線BL及BLb。響應(yīng)于經(jīng)解碼的行信號CY，數(shù)據(jù)輸出單元的NMOS晶體管T1及T2分別將在位線BL及BLb處供應(yīng)的數(shù)據(jù)信號傳送至數(shù)據(jù)輸出線SIO及SIOb中。
總之，如上所述，感測放大器30由第一單元陣列510A及第二單元陣列540A共享。
下文中，將參看圖3至圖5描述根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲裝置的操作。
在數(shù)據(jù)存取的就緒狀態(tài)(意即預(yù)充電模式)，區(qū)塊選擇信號BS_0及BS_1啟動為邏輯低電平。接著，第一連接控制信號BISH及第二連接控制信號BISL以及均衡控制信號BLEQ啟動為邏輯高電平。響應(yīng)于啟動的控制信號BLEQ、BISH及BISL，開啟MOS晶體管M1至M7。
首先，在通過輸入地址選擇單元陣列510A的狀況下，繼輸入數(shù)據(jù)存取的有效命令及地址之后，區(qū)塊選擇控制單元400將第一選擇控制信號BS_0維持為邏輯低電平且產(chǎn)生撤消為邏輯高電平的第二選擇控制信號BS_1。
控制單元560A將第一連接控制信號BISH維持為邏輯高電平，且產(chǎn)生均衡控制信號BLEQ及撤消為邏輯低電平的第二連接控制信號BISL。因此，NMOS晶體管M1及M2被開啟且NMOS晶體管M0、M3至M7被關(guān)閉。連接至感測放大器30的位線BL及BLb耦接至第二單元陣列510A的位線BLU及BLbU。位線BL及BLb自第一單元陣列540A的位線BLD及BLbD隔離。即，感測放大器30耦接至第二單元陣列510A。接著，感測放大器30感測及放大在第二單元陣列510A的位線BLU及BLbU處供應(yīng)的數(shù)據(jù)信號。
在通過輸入地址選擇單元陣列540A中，繼輸入數(shù)據(jù)存取的有效命令及地址之后，區(qū)塊選擇控制單元400產(chǎn)生啟動為邏輯高電平的第一選擇控制信號BS_0及為邏輯低電平的第二選擇控制信號BS_1。
控制單元560A將第二連接控制信號BISL維持為邏輯高電平，且產(chǎn)生均衡控制信號BLEQ及第一連接控制信號BISH為邏輯低電平。因此，NMOS晶體管M5及M6被開啟且NMOS晶體管M0至M4及M7被關(guān)閉。連接至感測放大器30的位線BL及BLb耦接至第一單元陣列540A的位線BLD及BLbD。位線BL及BLb隔離于第二單元陣列510A的位線BLU及BLbU。即，感測放大器30耦接至第二單元陣列540A。接著，感測放大器30感測及放大在第二單元陣列540A的位線BLD及BLbD處供應(yīng)的信號。
如上所述，根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲裝置控制排列于第一單元陣列510A及第二單元陣列540A處的位線的電位電平的均衡操作，且使用第一選擇控制信號BS_0及第二選擇控制信號BS_1來控制將感測放大器連接至第一單元陣列510A或連接至第二單元陣列540A。
彼為可能的，因為第一選擇控制信號BS_0及第二選擇控制信號BS_1是經(jīng)由第一傳送線MET0及第二傳送線MET1直接傳送至核心區(qū)域500的控制單元560A中。另外，第一連接控制信號BISH及第二連接控制信號BISL以及均衡控制信號BLEQ是經(jīng)由多晶硅線自控制單元560A傳送至放大單元560A中。
因此，可減少用于控制放大單元560A的控制信號線。詳言之，參看兩個單元陣列，信號線可自三根線(意即BISH、BLEQ及BISL)減少為兩根線(意即BS_0及BS_1)。結(jié)果，可能減小用于排列電線(意即用于提供電源電壓或接地電壓以控制放大單元的線)的電路區(qū)域。
雖然通過以上實例描述半導(dǎo)體存儲器，但是可能使用各種替代、修正及等效物。舉例而言，本領(lǐng)域技術(shù)人員應(yīng)了解在任何類型的邏輯電路環(huán)境下可使用結(jié)合圖4描述的控制機構(gòu)。
本發(fā)明含有關(guān)于分別于2005年9月29日及2005年12月29日在韓國專利局申請的韓國專利申請案第2005-90958及2005-133984號的主題，其全文以引用的方式并入本文中。
雖然已相對于特定實施例描述本發(fā)明，但是本領(lǐng)域技術(shù)人員易于了解，可進行各種改變及修正而不脫離在所述權(quán)利要求范圍中界定的本發(fā)明的精神及范疇。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，其包含感測放大器，其用于選擇性感測及放大在排列于第一單元陣列處的第一對位線及排列于第二單元陣列處的第二對位線上的數(shù)據(jù)信號；區(qū)塊選擇控制單元，其用于基于數(shù)據(jù)存取的地址輸入而產(chǎn)生第一選擇控制信號及第二選擇控制信號；及控制單元，其用于控制該第一對位線及該第二對位線的電壓電平的均衡，且響應(yīng)于該第一選擇控制信號及該第二選擇控制信號，而判定該感測放大器是否連接至該第一對位線或連接至該第二對位線。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中該控制單元包括第一反轉(zhuǎn)器，其用于反轉(zhuǎn)該第一選擇控制信號，以產(chǎn)生用于將該感測放大器與該第一對位線連接的第一連接控制信號；第二反轉(zhuǎn)器，其用于反轉(zhuǎn)該第二選擇控制信號，以產(chǎn)生用于將該感測放大器與該第二對位線連接的第二連接控制信號；及邏輯單元，其用于響應(yīng)于該第一選擇控制信號及該第二選擇控制信號而產(chǎn)生均衡控制信號，以選擇性地均衡該第一對位線及該第二對位線。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中該控制單元排列于該感測放大器單元與鄰近該感測放大器的另一感測放大器之間的空間處。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲裝置，其中該區(qū)塊選擇控制單元排列于對該地址進行解碼的區(qū)域處。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其進一步包含第一及第二傳送線，其用于分別將該第一選擇控制信號及該第二選擇控制信號自該區(qū)塊選擇控制單元傳送至該控制單元；第三及第四傳送線，其用于分別將該第一連接控制信號及該第二連接控制信號自該控制單元傳送至該等感測放大單元；及第五傳送線，其用于將該均衡控制信號自該控制單元傳送至該等感測放大單元。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲裝置，其中該第一及該第二傳送線是由金屬所制成。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲裝置，其中該第三至該第五傳送線是由多晶硅所制成。
8.一種用于操作具有由第一單元陣列及第二單元陣列共享的感測放大器的半導(dǎo)體存儲裝置的方法，該方法包含響應(yīng)于數(shù)據(jù)存取的地址輸入，而分別產(chǎn)生對應(yīng)于該第一單元陣列及該第二單元陣列的第一選擇控制信號及第二選擇控制信號；響應(yīng)于該第一選擇控制信號及該第二選擇控制信號，而控制排列于該第一單元陣列處的第一對位線及排列于該第二單元陣列處的第二對位線的電壓電平的均衡；及響應(yīng)于該第一選擇控制信號及該第二選擇控制信號，而控制該感測放大器是否連接至該第一對位線或連接至該第二對位線。
9.根據(jù)權(quán)利要求8所述的方法，其中控制該均衡包括執(zhí)行該第一選擇控制信號與該第二選擇控制信號的NOR邏輯運算，以產(chǎn)生用于該均衡的均衡控制信號。
10.根據(jù)權(quán)利要求9所述的方法，其中控制該感測放大器是否連接至該第一對位線或連接至該第二對位線包括反轉(zhuǎn)該第一選擇控制信號，以產(chǎn)生用于將該感測放大器與該第一對位線連接或隔離的第一連接控制信號；及反轉(zhuǎn)該第二選擇控制信號，以產(chǎn)生用于將該感測放大器與該第二對位線連接或隔離的第二連接控制信號。
11.一種半導(dǎo)體存儲裝置，其包含感測放大器，其用于選擇性感測及放大排列于第一單元陣列處的第一對位線及排列于第二單元陣列處的第二對位線上的數(shù)據(jù)信號；區(qū)塊選擇控制單元，其用于基于數(shù)據(jù)存取的地址輸入，而產(chǎn)生第一選擇控制信號及第二選擇控制信號；及中繼器，其用于響應(yīng)于該第一選擇控制信號及該第二選擇控制信號，而控制該第一對位線或該第二對位線的連接。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中該控制單元包括第一驅(qū)動器，其用于驅(qū)動該第一選擇控制信號，以產(chǎn)生用于將該感測放大器與該第一對位線連接的第一連接控制信號；第二驅(qū)動器，其用于驅(qū)動該第二選擇控制信號，以產(chǎn)生用于將該感測放大器與該第二對位線連接的第二連接控制信號；及第三驅(qū)動器，其用于響應(yīng)于該第一選擇控制信號及該第二選擇控制信號而產(chǎn)生均衡控制信號，以選擇性地均衡該第一對位線及該第二對位線。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲裝置，其中該控制單元排列于該感測放大器單元與鄰近該感測放大器的另一感測放大器之間的空間處。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲裝置，其中該區(qū)塊選擇控制單元排列于對該地址進行解碼的區(qū)域處。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲裝置，其進一步包含第一及第二傳送線，其用于分別將該第一選擇控制信號及該第二選擇控制信號自該區(qū)塊選擇控制單元傳送至該控制單元；第三及第四傳送線，其用于分別將該第一連接控制信號及該第二連接控制信號自該控制單元傳送至感測放大單元；及第五傳送線，其用于將該均衡控制信號自該控制單元傳送至該感測放大單元。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲裝置，其中該第一及該第二傳送線是由金屬所制成。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲裝置，其中該第三至該第五傳送線是由多晶硅所制成。
全文摘要
本發(fā)明揭示一種半導(dǎo)體存儲裝置，其含有對于數(shù)據(jù)存取所需的核心區(qū)域的減小數(shù)目的信號線。該半導(dǎo)體存儲裝置包括感測放大器，其用于選擇性感測及放大在排列于第一單元陣列處的第一對位線及排列于第二單元陣列處的第二對位線上的數(shù)據(jù)信號；區(qū)塊選擇控制單元，其用于基于數(shù)據(jù)存取的地址輸入而產(chǎn)生第一選擇控制信號及第二選擇控制信號；及控制單元，其用于控制該第一對位線及該第二對位線的電壓電平的均衡，且響應(yīng)于該第一選擇控制信號及該第二選擇控制信號，而判定該感測放大器是否連接至該第一對位線或連接至該第二對位線。
文檔編號G11C7/08GK1941162SQ200610154319
公開日2007年4月4日 申請日期2006年9月20日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者金東槿, 都昌鎬 申請人:海力士半導(dǎo)體有限公司