技術(shù)編號(hào)：6775548
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明是關(guān)于一種半導(dǎo)體存儲(chǔ)裝置，且更特定言之是關(guān)于共享感測(cè)放大器的半導(dǎo)體存儲(chǔ)裝置。背景技術(shù) 諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的半導(dǎo)體存儲(chǔ)裝置通常在核心區(qū)域中含有海量存儲(chǔ)器單元。存儲(chǔ)器單元分別儲(chǔ)存邏輯數(shù)據(jù)，意即邏輯高電平或邏輯低電平。一般而言，為在半導(dǎo)體存儲(chǔ)裝置中集成更多存儲(chǔ)器單元，存儲(chǔ)器單元僅具有最小量的電荷，該最小量的電荷可感測(cè)儲(chǔ)存的邏輯數(shù)據(jù)為高電平數(shù)據(jù)或是低電平數(shù)據(jù)。因此，繼存儲(chǔ)器單元的最小量的電荷傳送入數(shù)據(jù)線以感測(cè)邏輯高電平或邏輯低電平之后，關(guān)于在...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類(lèi)技術(shù)無(wú)源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。