專利名稱：信號處理裝置、信號處理方法及存儲系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及對記錄介質的存取技術，特別涉及信號處理裝置、信號處理方法以及存儲系統(tǒng)。
背景技術：
近年來，在盤驅動器的領域中，可提高記錄密度的垂直磁記錄方式的盤存儲裝置受到關注。在以往的縱向磁記錄方式的盤驅動器中，在盤介質的縱向上形成與二值的記錄數(shù)據(jù)對應的磁化。而在垂直磁記錄方式的盤驅動器中，該磁化被形成在盤介質的深度方向上。
一般在盤驅動器中，數(shù)據(jù)通過NRZ(non return to zero)記錄編碼方法記錄在盤介質上。從該盤介質上通過磁頭讀出記錄數(shù)據(jù)的情況下，在縱向磁記錄方式中，該再現(xiàn)信號(讀信號)成為雙脈沖信號串。另一方面，在垂直磁記錄方式中，該再現(xiàn)信號成為包含直流(DC)的低頻分量的脈沖信號串。
一般在盤驅動器的讀通道系統(tǒng)(包含讀放大器的再現(xiàn)信號處理系統(tǒng))中，讀放大器或AC耦合等模擬前置電路具有低頻阻斷特性。這是由于從再現(xiàn)信號中除去不需要的低頻噪聲分量從而改善再現(xiàn)信號的SNR(信號/噪聲比)等理由。
在垂直磁記錄方式中，由于再現(xiàn)信號中包含低頻分量，因此通過具有低頻阻斷特性的模擬前置電路截斷低頻噪聲分量時，確認了再現(xiàn)信號的基線變動的現(xiàn)象。引起這樣的再現(xiàn)信號的基線變動時，從再現(xiàn)信號將記錄數(shù)據(jù)解碼時，產生差錯率(解碼差錯率)增高的問題。
為了改善該情況，考慮降低讀通道系統(tǒng)的低頻阻斷頻率。但是，如單純擴寬通過頻帶，則不能截斷低頻噪聲分量，因此引起再現(xiàn)信號的SNR劣化。此外，特別是由于讀放大器一般對1/f噪聲等低頻噪聲敏感，因此SNR進一步劣化。從而，在垂直磁記錄方式中，在單純地降低讀通道系統(tǒng)的低頻阻斷頻率時，差錯率反而升高。
作為處理以往的基線變動的方法，提出了求基線的理想值，取與現(xiàn)實的基線的值的差分，將該值反饋到AD變換器之前來進行校正的技術(例如，參照專利文獻1)。此外，提出了通過求基線的變動分量的逆特性，并求與變動了的基線的差分，從而得到沒有變動的基線的技術(例如，參照專利文獻2)。此外，提出了檢測模擬信號的直流分量并使用該合計值來校正基線變動的方法(例如，參照專利文獻3)。
特開2004-127409號公報[專利文獻2]特開平11-185209號公報[專利文獻3]特開平11-266185號公報本發(fā)明人在這樣的狀況下認識到以下的課題。以往，由于計算對基線進行校正的校正量并反饋到前級來進行校正，因此進行校正的時期延遲了校正量的計算的時間。近年的存儲裝置由于要求以超過1G bps的速度進行讀寫的存取，因此該延遲可能成為致命性的。即，即使進行了基線校正，該校正所使用的校正量也是基于過去的數(shù)據(jù)求出的校正量，所以不能進行準確的校正。從而，在要求更高速地進行存取的情況下，該基線的變動對糾錯等后級的電路產生惡劣影響的方面成為課題。

發(fā)明內容
本發(fā)明鑒于這樣的狀況而完成，其總的目的在于提供一種在要求高速地進行存取的存儲裝置中，能夠高效率地校正基線的變動的存儲裝置。
為了解決上述課題，本發(fā)明的一個方案的信號處理裝置具有第1基線變動校正單元，設置在對輸入信號實施規(guī)定的處理的處理路徑中，通過前饋控制，對基線的變動進行校正；以及第2基線變動校正單元，設置在第1基線變動校正單元的前級，通過反饋控制進行校正，第1基線變動校正單元具有基線變動量導出單元，將基線的變動量導出；校正量微調整單元，計算與通過基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整；以及變動微校正單元，使用微調整過的基線的校正量，對基線變動進行校正，第2基線變動校正單元具有校正量粗調整單元，計算與通過基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行粗調整；以及粗校正單元，使用通過校正量粗調整單元粗調整過的基線的校正量，對基線變動進行校正。
根據(jù)該方案，通過由第1基線變動校正單元對基線的變動進行微校正(fine correcting)，由第2基線變動校正單元對基線的變動進行粗校正(coarsecorrecting)，從而可以高效率地校正基線的變動。
本發(fā)明的另一方案也是信號處理裝置。該裝置是信號處理裝置，第1基線變動校正單元通過前饋控制，對基線的變動進行校正，第2基線變動校正單元通過反饋控制，對基線的變動進行校正。
根據(jù)該方案，時間延遲成為問題的第1基線變動校正單元通過前饋控制進行校正，所以可以跟蹤瞬時變動，對基線進行校正。
本發(fā)明的另一方案也是信號處理裝置。該裝置是信號處理裝置，還具有A/D變換器，設置在第2基線變動校正單元的前級；以及第3基線變動校正單元，被設置在A/D變換器的前級，使用由校正量粗調整單元計算出的平均值，進行模擬信號的基線變動的校正。
根據(jù)該方案，通過即使在模擬端也對基線的變動進行粗校正，從而可以進行更精確的校正。
本發(fā)明的另一方案也是信號處理裝置。該裝置是信號處理裝置，第1基線變動校正單元還具有對是否許可校正進行控制的校正許可控制單元，變動微校正單元基于校正許可控制單元的控制，進行信號的基線變動的校正。
根據(jù)該方案，由于判斷是否許可校正后進行校正，所以可以高效率地校正。
本發(fā)明的另一方案也是信號處理裝置。該裝置在信號處理裝置中，校正許可控制單元在判定為不需要基線變動的校正的情況下，禁止變動微校正單元對基線的校正。
根據(jù)該方案，通過在不需要校正的情況下禁止對基線的校正，可以高效率地校正。
本發(fā)明的另一方案也是信號處理裝置。該裝置在信號處理裝置中，校正許可控制單元在基線變動量比規(guī)定的閾值小的情況下，判定為不需要基線變動的校正。
根據(jù)該方案，由于通過閾值判定來判定是否許可校正，所以可以靈活地進行校正控制。
本發(fā)明的另一方案也是信號處理裝置。該裝置在信號處理裝置中，校正量微調整單元還具有用于計算第1區(qū)間的信號的平均值的第1平均單元，校正量粗調整單元還具有用于計算第2區(qū)間的信號的平均值的第2平均單元。第2區(qū)間比第1區(qū)間長。
根據(jù)該方案，通過用平均值導出校正量，由微調整單元和粗調整單元改變平均區(qū)間的長度，從而微調整單元可應對瞬時變動，而粗調整單元可應對長期變動。
本發(fā)明的另一方案也是信號處理裝置。該裝置在信號處理裝置中，基線變動量導出單元具有限幅器，進行被實施了規(guī)定的處理的信號的硬判定處理；以及減法器，從被實施了規(guī)定的處理的信號中減去通過限幅器進行了硬判定處理的信號。
根據(jù)該方案，通過使用硬判定的結果，可以高速地求變動量。
本發(fā)明的另一方案也是信號處理裝置。該裝置在信號處理裝置中，變動量導出單元還具有選擇器，該選擇器將被實施了規(guī)定的處理的信號和基線的變動量的平均值作為輸入，根據(jù)規(guī)定的選擇信號，將被實施了規(guī)定的處理的信號和基線的變動量的平均值的其中一個信號輸出到限幅器。
根據(jù)該方案，通過選擇器，可以選擇作為計算變動量的源的信號，所以可以進行靈活的控制。此外，通過將作為計算變動量的源的信號作為平均部分的輸出，從而可以導出更正確的變動量。
本發(fā)明的另一方案是一種信號處理方法。該方法包括第1基線變動的校正步驟，對基線的變動進行校正；以及第2基線變動的校正步驟，對在第1基線變動的校正步驟之前實施的基線的變動進行校正，第1基線變動的校正步驟包括基線變動量導出步驟，將基線的變動量導出；微調整步驟，計算與通過基線變動量導出步驟導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整；以及微校正步驟，使用微調整后的基線的校正量，對基線變動進行校正，第2基線變動的校正步驟包括粗調整步驟，計算與通過基線變動量導出步驟導出的基線的變動量的平均值對應的值，從而對基線的校正量進行粗調整；以及粗校正步驟，使用粗調整后的基線的校正量，對基線變動進行校正。
根據(jù)該方案，通過由第1基線變動校正單元對基線的變動進行微校正，由第2基線變動校正單元對基線的變動進行粗校正，從而可以高效率地校正基線的變動。
本發(fā)明的另一方案是一種存儲系統(tǒng)。該存儲系統(tǒng)具有將數(shù)據(jù)寫入到存儲裝置的寫通道和將存儲于存儲裝置中的數(shù)據(jù)讀出的讀通道，寫通道具有第1編碼單元，對數(shù)據(jù)進行行程編碼；第2編碼單元，將由第1編碼單元編碼后的數(shù)據(jù)用低密度奇偶校驗碼再次進行編碼；以及寫入單元，將由第2編碼單元編碼后的數(shù)據(jù)寫入存儲裝置，讀通道具有多個基線變動校正單元，對從存儲裝置讀出的數(shù)據(jù)的基線變動進行校正；軟輸出檢測單元，計算由基線變動校正單元校正過基線的數(shù)據(jù)的似然，從而輸出軟判定值；第2解碼單元，將從軟輸出檢測單元輸出的數(shù)據(jù)解碼，對應于第2編碼單元；以及第1解碼單元，將由第2解碼單元解碼后的數(shù)據(jù)解碼，對應于第1編碼單元，多個基線變動校正單元包括設置在對輸入信號實施規(guī)定的處理的處理路徑中，通過前饋控制，對基線的變動進行校正的第1基線變動校正單元；以及設置在第1基線變動校正單元的前級，通過反饋控制進行校正，第1基線變動校正單元具有基線變動量導出單元，將基線的變動量導出；校正量微調整單元，計算與通過基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整；以及微校正單元，使用微調整后的基線的校正量，對基線變動進行校正，第2基線變動校正單元具有校正量粗調整單元，計算與通過基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行粗調整；以及粗校正單元，使用粗調整后的基線的校正量，對基線變動進行校正。
根據(jù)該方案，由于可以高效率地校正基線變動，所以可以降低對后級的解碼單元等的基線變動造成的影響，可以更高速地對存儲系統(tǒng)進行存取。
本發(fā)明的另一方案是存儲系統(tǒng)。該存儲系統(tǒng)在存儲系統(tǒng)中，該存儲系統(tǒng)還具有存儲裝置，將數(shù)據(jù)存儲；以及控制單元，對存儲裝置的數(shù)據(jù)的寫入和從存儲裝置的數(shù)據(jù)的讀出進行控制，讀通道根據(jù)控制單元的指示，將存儲裝置中存儲的數(shù)據(jù)讀出，寫通道根據(jù)控制單元的指示，將規(guī)定的數(shù)據(jù)寫入存儲裝置。
根據(jù)該方案，由于可以高效率地校正基線變動，所以可以降低對后級的解碼單元等的基線變動造成的影響，可以更高速地對存儲系統(tǒng)進行存取。
本發(fā)明的另一方案是半導體集成電路。該半導體集成電路該裝置被一體集成在一個半導體基板上。具有將數(shù)據(jù)寫入到存儲裝置的寫通道和將存儲于存儲裝置中的數(shù)據(jù)讀出的讀通道，寫通道具有第1編碼單元，對數(shù)據(jù)進行行程編碼；第2編碼單元，將由第1編碼單元編碼后的數(shù)據(jù)用低密度奇偶校驗碼再次進行編碼；以及寫入單元，將由第2編碼單元編碼后的數(shù)據(jù)寫入存儲裝置，讀通道具有多個基線變動校正單元，對從存儲裝置讀出的數(shù)據(jù)的基線變動進行校正；軟輸出檢測單元，計算由基線變動校正單元校正過基線的數(shù)據(jù)的似然，從而輸出軟判定值；第2解碼單元，將從軟輸出檢測單元輸出的數(shù)據(jù)解碼，對應于第2編碼單元；以及第1解碼單元，將由第2解碼單元解碼后的數(shù)據(jù)解碼，對應于第1編碼單元，多個基線變動校正單元包括設置在對輸入信號實施規(guī)定的處理的處理路徑中，通過前饋控制，對基線的變動進行校正的第1基線變動校正單元；以及設置在第1基線變動校正單元的前級，通過反饋控制進行校正，第1基線變動校正單元具有基線變動量導出單元，將基線的變動量導出；校正量微調整單元，計算與通過基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整；以及微校正單元，使用微調整后的基線的校正量，對基線變動進行校正，第2基線變動校正單元具有校正量粗調整單元，計算與通過基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行粗調整；以及粗校正單元，使用粗調整后的基線的校正量，對基線變動進行校正。此外，該半導體集成電路被一體集成在至少一個半導體基板上。
根據(jù)該方案，由于可以高效率地校正基線變動，所以可以降低對后級的解碼單元等的基線變動造成的影響，不需要裝載多余的硬件，所以可以實現(xiàn)低規(guī)模的半導體集成電路。
另外，將以上構成要素的任意的組合或本發(fā)明的構成要素或表現(xiàn)在方法、裝置、系統(tǒng)等之間相互地置換的結構作為本發(fā)明的方式也有效。


圖1是表示本發(fā)明的第一實施方式的磁盤裝置的結構的圖。
圖2是表示圖1的R/W通道的結構的圖。
圖3是表示圖2的第一基線變動校正單元的結構的圖。
圖4是表示圖3的基線變動量導出單元的結構的圖。
圖5是表示圖2的第一基線變動校正單元的結構的變形例的圖。
圖6是表示圖5的基線變動量導出單元的結構的圖。
圖7是表示圖5的校正許可判定單元的結構的圖。
圖8是表示本發(fā)明的第二實施方式的R/W通道的結構的圖。
圖9是表示圖8的第二基線變動量校正單元的結構的圖。
圖10是表示圖9的基線變動量導出單元的結構的圖。
圖11是表示本發(fā)明的第三實施方式的R/W通道的結構的圖。
圖12是表示圖11的第三基線變動校正單元的結構的圖。
具體實施例方式
下面將參照優(yōu)選實施例來說明本發(fā)明。這不是用來限制本發(fā)明的范圍而是對本發(fā)明進行舉例。
以下，參照附圖來說明本發(fā)明的實施方式(以下稱作‘實施方式’)。
(第一實施方式)在具體說明本發(fā)明的第一實施方式之前，首先簡單敘述實施方式的存儲裝置。本實施方式的存儲裝置具有硬盤控制器、磁盤裝置、包含讀通道和寫通道的讀寫通道。在讀通道中，通過前饋控制對從磁盤裝置讀出的數(shù)據(jù)校正所述基線變動。通過采用這樣的結構，即使在基線瞬時較大變動的情況下，也可以高效率地校正基線變動而不會收到校正時要求的延遲的影響。后面詳細敘述。
圖1是表示本發(fā)明的第一實施方式的磁盤裝置100的結構的圖。圖1的磁盤裝置100大體包括硬盤控制器1(以下略記作‘HDC1’)、中央處理運算裝置2(以下略記作‘CPU2’)、讀寫通道3(以下略記作‘R/W通道3’)、音圈(voice coil)電機/主軸電機控制單元4(以下略記作‘VCM/SPM控制單元4’)、以及盤箱(disk encloser)(以下略記作‘DE5’)。一般在同一基板上構成HDC1、CPU2、R/W通道3以及VCM/SPM控制單元4。
HDC1包含控制HDC1整體的主控制單元11、數(shù)據(jù)格式控制單元12、糾錯編碼控制單元13(以下略記作‘ECC控制單元13’)以及緩沖RAM14。HDC1通過未圖示的接口單元連接到主機系統(tǒng)。此外，通過R/W通道3與DE5連接，通過主控制單元11的控制進行主機與DE5之間的數(shù)據(jù)傳送。由R/W通道3生成的讀基準時鐘(RRCK)被輸入該HDC1。數(shù)據(jù)格式控制單元12將從主機傳送的數(shù)據(jù)變換為適于記錄在盤介質50上的格式，反過來將從盤介質50再現(xiàn)的數(shù)據(jù)變換為適于對主機傳送的格式。盤介質50例如包含磁盤。ECC控制單元13為了糾正以及檢測從盤介質50再現(xiàn)的數(shù)據(jù)中包含的差錯，以進行記錄的數(shù)據(jù)作為信息符號，并附加冗余符號(symbol)。此外，ECC控制單元13判斷再現(xiàn)的數(shù)據(jù)中是否產生了差錯，在有差錯的情況下進行糾正或檢測。但能夠糾正差錯的符號數(shù)有限，與冗余數(shù)據(jù)的長度有關。即，如附加很多的冗余數(shù)據(jù)則格式效率惡化，因此可糾錯符號數(shù)成為權衡關系。在利用里德-所羅門(RS)碼作為ECC來進行糾錯的情況下，可以糾正直到(用于符號數(shù)/2)個為止的差錯。緩沖RAM14臨時保存從主機傳送的數(shù)據(jù)，在適當?shù)亩〞r傳送到R/W通道3。反之，臨時保存從R/W通道3傳送的讀數(shù)據(jù)，并在ECC解碼處理等結束后在適當?shù)亩〞r傳送到主機。
CPU2包含閃速ROM21(以下略記作‘FROM21’)以及RAM22，與HDC1、R/W通道3、VCM/SPM控制單元4以及DE5連接。FROM21中保存有CPU2的動作程序。
R/W通道3大致分為寫通道31和讀通道32，在與HDC1之間進行要記錄的數(shù)據(jù)以及被再現(xiàn)的數(shù)據(jù)的傳送。此外，R/W通道3與DE5連接，進行記錄信號的發(fā)送、再現(xiàn)信號的接收。后面詳細敘述。
VCM/SPM控制單元4控制DE5中的音圈電機52(以下，略記作‘VCM52’)和主軸電機53(以下，略記作‘SPM53’)。
DE5與R/W通道3連接，進行記錄信號的接收、再現(xiàn)信號的發(fā)送。此外，DE5與VCM/SPM控制單元4連接。DE5具有盤介質50、磁頭51、VCM52、SPM53以及前置放大器54等。在圖1的磁盤裝置100中，假設了盤介質50為一個，并且磁頭51僅被配置在盤介質50的一個面?zhèn)鹊那闆r，但也可以是多個盤介質50被層疊配置的結構。此外，磁頭51一般與盤介質50的各面對應設置。由R/W通道3發(fā)送的記錄信號經由DE5內的前置放大器54被供給到磁頭51，由磁頭51記錄在盤介質50中。反之，由磁頭51從盤介質50再現(xiàn)的信號經由前置放大器54被發(fā)送到R/W通道3。DE5內的VCM52為了將磁頭51定位在盤介質50上的目標位置，將磁頭51在盤介質50的半徑方向上移動。此外，SPM53使盤介質50旋轉。
這里，使用圖2說明R/W通道3。圖2是表示圖1的R/W通道3的結構的圖。R/W通道3大體包括寫通道31和讀通道32。
寫通道31包含字節(jié)接口單元301、擾頻器302、行程控制編碼單元303(以下，略記作‘RLL編碼單元303’)、低密度奇偶校驗編碼單元304(以下，略記作‘LDPC編碼單元304’)、寫入補償單元305(以下，略記作‘寫預補償單元305’)、驅動器306。
在字節(jié)接口單元301中，從HDC1傳送的數(shù)據(jù)作為輸入數(shù)據(jù)被處理。寫入介質上的數(shù)據(jù)以1扇區(qū)為單位被輸入HDC1。此時，不僅輸入1扇區(qū)的用戶數(shù)據(jù)(512字節(jié))，而且由HDC1附加的ECC字節(jié)也同時輸入。數(shù)據(jù)總線通常為1字節(jié)(8位)，由字節(jié)接口單元301作為輸入數(shù)據(jù)處理。擾頻器302將寫數(shù)據(jù)變?yōu)殡S機的序列。相同的模式(pattern)的數(shù)據(jù)的重復用于防止對讀時的檢測性能帶來影響并使差錯率惡化。RLL編碼單元303用于限制0的最大連續(xù)長度。通過限制0的最大連續(xù)長度，而成為適于讀時的自動增益控制單元317(以下，略記作‘AGC317’)等的數(shù)據(jù)序列。
LDPC編碼單元304具有將數(shù)據(jù)序列進行LDPC編碼而生成包含作為冗余位的奇偶校驗位的序列的作用。對被稱作生成矩陣的k×n的矩陣從左邊乘以長度k的數(shù)據(jù)序列來進行LDPC編碼。與該生成矩陣對應的檢查矩陣H中包含的各要素為0或1，由于1的數(shù)比0的數(shù)少，因此被稱作低密度奇偶檢查碼(Low Density Parity Check Codes)。通過利用該1和0的配置，可以由后述的LDPC解碼單元322有效率地進行差錯的糾正。
寫預補償單元305是對介質上的磁化轉移的連續(xù)引起的非線性失真進行補償?shù)碾娐?。從寫?shù)據(jù)中檢測補償所需的模式，并預先調整寫電流波形，以便在正確的位置產生磁轉移。驅動器306是輸出與模擬ECL電平對應的信號的驅動器。來自驅動器306的輸出被傳送到未圖示的DE5，通過前置放大器54被傳送到磁頭51，寫數(shù)據(jù)被記錄在盤介質50上。
讀通道32包括可變增益放大器311(以下，略記作‘VGA311’)、低通濾波器312(以下，略記作‘LPF312’)、AGC317、模擬/數(shù)字變換器313(以下，略記作‘ADC313’)、頻率合成器314、濾波器315、軟輸出檢測單元320、LDPC解碼單元322、同步信號檢測單元321、行程控制解碼單元323(以下，略記作‘RLL解碼單元323’)、解擾器324、第一基線變動校正單元(first baseline wander corrector)330。
VGA311以及AGC317進行從未圖示的前置放大器54傳送的數(shù)據(jù)的讀波形的振幅的調整。AGC317比較理想的振幅和實際的振幅，決定應對VGA311設定的增益。LPF312可以調整截止頻率和增量(boost)，負擔高頻噪聲的降低和向部分響應(Partial Response。以下，略記作‘PR’)波形的均衡的一部分。由LPF312進行向PR波形的均等化，但由于磁頭的上浮量變動、介質的不均勻性、電機的旋轉變動等很多原因，難以進行通過模擬的LPF的完全的均衡，所以使用配置在后級的更具靈活性的濾波器315，再次進行向PR波形的均衡。濾波器315也可以具有適應性地調整該分支(tap)系數(shù)的功能。頻率合成器314生成ADC313的采樣用時鐘。ADC313為通過AD變換直接得到同步采樣的結構。另外，除了該結構之外，也可以是通過AD變換而得到非同步采樣的結構。在該情況下，進一步將0相重啟(restart)單元、定時控制單元以及插補濾波器設置在ADC313的后級即可。需要從非同步采樣中得到同步采樣，這些塊負擔該作用。0相重啟單元是用于決定初始相位的塊，用于盡可能快地得到同步采樣。在決定了初始相位之后，在定時控制單元比較理想的采樣值和實際的采樣值，檢測相位的偏移。通過使用它決定插補濾波器的參數(shù)，從而可以得到同步采樣。
第一基線變動校正單元330通過前饋控制來校正基線的變動。后面詳細敘述。
軟輸出檢測單元320為了避免伴隨碼間干擾的解碼特性的劣化，使用作為維特比算法的一種的軟輸出維特比算法(Soft-Output Viterbi Algorithm。以下，略記作‘SOVA’)。即，為了解決隨著近年的磁盤裝置的記錄密度的上升，記錄的碼間干涉增大、解碼特性劣化等課題，作為克服它的方式，使用最似然解碼(Partial Response MaximumLikelihood。以下，略記作‘PRML’)方式，該方式利用了碼間干擾引起的部分響應。PRML方式是求再現(xiàn)信號的部分響應的似然最大的信號序列的方式。來自軟輸出檢測單元320的輸出可以作為LDPC解碼單元322的軟值輸入來使用。例如，作為SOVA的輸出，假設輸出(0.71、0.18、0.45、0.45、0.9)的軟值。這些值用數(shù)值表示為0的可能性大還是為1的可能性大。例如，第一個的0.71表示為1的可能性大，第四個的0.45表示為0的可能性大但為1的可能性也不小。以往的維特比檢測器的輸出為硬值，用于對SOVA的輸出進行硬判定。在上述例子的情況下，為(1、0、0、0、1)。硬值僅表示是0還是1，缺少哪一個的可能性高的信息。因此，對LDPC解碼單元322輸入軟值的解碼性能好。
LDPC解碼單元322具有從被LDPC編碼了的數(shù)據(jù)序列恢復為LDPC編碼前的序列的作用。作為解碼的方法，主要有sum-product解碼法和min-sum解碼法，在解碼性能的方面，sum-product解碼法有利，但min-sum解碼法具有容易通過硬件實現(xiàn)的特征。在使用LDPC碼的實際的解碼操作中，通過在軟輸出檢測單元320和LDPC解碼單元322之間反復進行解碼，可以得到非常好的解碼性能。因此，實際上需要將軟輸出檢測單元320和LDPC解碼單元322排列多段的結構。一般，LDPC解碼求被稱作事前值和事后值的值，進而通過數(shù)字似然檢測用均衡器(Digital Aided Equalizer。以下，略記作‘DAE’)再次計算事前值和事后值。在判斷為不包含規(guī)定的次數(shù)或差錯的情況下，硬判定該時刻求出的似然，并輸出二值的解碼數(shù)據(jù)。這里，可以對包含冗余數(shù)據(jù)序列的解碼數(shù)據(jù)乘以檢查矩陣，通過該結果是否為0矩陣來判斷包含差錯的情況。在該情況下，如果結果為0矩陣，則判斷為通過糾正而在解碼數(shù)據(jù)中不含有差錯，此外，如果結果是0矩陣以外，則判斷為在解碼數(shù)據(jù)中包含有未糾正完的差錯。作為其它判斷不包含差錯的方法，對解碼對象的數(shù)據(jù)中除了冗余數(shù)據(jù)序列的數(shù)據(jù)序列乘以LDPC編碼時所使用的生成矩陣來求冗余位。接著，硬判定冗余位，與冗余數(shù)據(jù)序列進行比較，根據(jù)是否一致來判斷差錯是否被糾正。這里，硬判斷例如在大于規(guī)定的閾值的情況下判定為“1”，在小于的情況下判斷為“0”。
同步信號檢測單元321具有檢測在數(shù)據(jù)的前端附加的同步信號(SyncMark)，并識別數(shù)據(jù)的前端位置的作用。RLL解碼單元323對于從LDPC解碼單元322輸出的數(shù)據(jù)進行寫通道31的RLL編碼單元303的逆操作，返回原來的數(shù)據(jù)序列。解擾器324進行寫通道31的擾頻器302的逆操作，返回原來的數(shù)據(jù)序列。這里生成的數(shù)據(jù)被傳送到HDC1。
這里，說明第一基線變動校正單元330。圖3是表示圖2的第一基線變動校正單元330的結構的圖。第一基線變動校正單元330包含基線變動量導出單元332、變動量微調整單元334、變動微校正單元(fine wander corrector)336。
圖4是表示圖3的基線變動量導出單元332的結構的圖。基線變動量導出單元332包含第一限幅器(slicer)348和第一微校正量計算單元350。基線變動量導出單元332首先將從濾波器315輸出的信號作為第一限幅器348的輸入，進行3值的硬判定，判定是正負0附近的值，還是正側的，或者是負側。接著，在第一微校正量計算單元350中，通過取從濾波器315輸出的信號和3值判定的值的差分，從而求與3值的其中一個值的距離。
3值例如是指在未圖示的ADC313的輸出中中間的值的0、對0加上了閾值α的值即0+α、從0減去了閾值α的值即0-α的三個值。例如，將α設為1時，成為(-1、0、+1)的3值。3值的硬判定例如是指在成為硬判定的對象的數(shù)據(jù)為‘ADC313的最小值的一半以下’的情況下為‘ADC313的最小值’，在‘ADC313的最大值的一半以上’的情況下為‘ADC313的最大值’，在除此以外的情況下，判定為‘±0’等。例如，ADC313的最大值為‘+1’，最小值為‘-1’的情況下的3值的硬判定在成為對象的數(shù)據(jù)為‘-0.5’以下的情況下判定為‘-1’，此外，在‘0.5’以上的情況下判定為‘+1’，此外，在大于‘-0.5’而小于‘0.5’的情況下，判定為‘±0’。
通過進行如上述的硬判定，從而判定作為硬判定的對象的數(shù)據(jù)偏移到正和負的哪一個，然后通過第一微校正量計算單元350求與該值的距離。通過由后述的第一平均化單元340對該距離計算移動平均，從而判斷信號偏差多大程度的傾向。一般在長的區(qū)間觀測未圖示的ADC313的輸出信號序列的情況下，‘+1’和‘-1’的個數(shù)可以說大致上均等。于是，在長的區(qū)間進行了平均的情況下，該平均值理想上應該為‘±0’。但是，由于在基線變動時，產生ADC313中的‘±0’向正側或負側偏移的現(xiàn)象，所以即使取平均值也不是‘±0’。換言之，該平均值才可以說是基線的變動量，通過使用該平均值來校正變動量，可以校正基線變動。
這里，基線的變動是指基線即ADC313中的‘±0’的值向正側還是負側的哪個偏移。例如，在向正方向偏移了‘+1’的情況下，本來取‘-1’的值的數(shù)據(jù)D1被判定為‘0’，取‘0’的數(shù)據(jù)D2被判定為‘+1’。換言之，應該是‘-1’的數(shù)據(jù)D1由于基線變動而成為‘0’，從而被輸入未圖示的后級的軟輸出檢測單元320的‘0’在軟輸出檢測單元320中的處理中引發(fā)誤差，進而在后級的LDPC解碼單元322等中難以判定是‘1’還是‘-1’。同樣，應該是不能確定是‘+1’還是‘-1’的‘0’的數(shù)據(jù)D2只能被判定為‘+1’。這樣，后級的LDPC解碼單元322等中的結果中，數(shù)據(jù)D1被作為‘-1’或‘1’的其中一個值而輸出，而且數(shù)據(jù)D2被判定為‘+1’。在沒有基線的變動的情況下，與數(shù)據(jù)D1一定被判定為‘-1’，而且數(shù)據(jù)D2被判定為‘+1’或‘-1’的其中一個值的情況相比，在輸出的結果中產生不一致的情況。于是，LDPC解碼單元322中的解碼能力降低，而且產生重復次數(shù)的增加等延遲，結果，數(shù)據(jù)讀出速度大幅度地降低。因此，采用即使在通過如前所述的反饋控制，基線瞬時較大地變動了的情況下，也可以追隨進行校正的結構，提高軟輸出檢測單元320、LDPC解碼單元322以及搭載了它們的存儲裝置的性能。
接著，說明變動量微調整單元334。變動量微調整單元334包含第一平均化單元340、第一加權單元342。第一平均化單元340求預定的區(qū)間中的平均值。本實施方式中的基線的校正目的在于追隨瞬時變動，所以第一平均化單元340中的平均處理使用移動平均而不是區(qū)間平均。此外，第一加權單元342進行從第一平均化單元340輸出的平均值和預定的加權系數(shù)的乘法處理來求微校正量。另外，第一基線變動校正單元330由于是通過前饋控制的校正，所以該加權系數(shù)最好為1以下。
接著，說明變動微校正單元336。變動微校正單元336通過進行從濾波器315的輸出減去由變動量微調整單元334求出的微校正量的處理來對基線變動進行微校正。
另外，第一平均化單元340中的平均區(qū)間可以從外部提供也可以動態(tài)地變更。此外，第一加權單元342中的加權系數(shù)可以從外部提供也可以動態(tài)地變更。
這里，說明第一基線變動校正單元330的變形例。圖5是表示圖2的第一基線變動校正單元330的結構的變形例的圖。另外，對于與圖3共同的部分賦予同一符號并省略說明。與圖3的不同點在于第一基線變動校正單元330還包含第一校正許可控制單元338和校正許可判定單元344。還在于基線變動量導出單元332將第一平均化單元340的輸出結果作為輸入之一。
圖6是表示圖5的基線變動量導出單元332的結構的圖?；€變動量導出單元332包含第一選擇器346、第一限幅器348、第一微校正量計算單元350、第二微校正量計算單元351。圖6的基線變動量導出單元332首先將來自濾波器315的輸出信號和作為圖5中圖示的第一平均化單元340的輸出的平均值作為第一選擇器346的輸入。第一選擇器346根據(jù)從外部輸入的控制信號，將從濾波器315輸出的信號和校正該濾波器315的輸出信號后的值的其中一個值輸出到第一限幅器348。這里的校正通過第二微校正量計算單元351從濾波器315的輸出中減去圖5中圖示的第一平均化單元340的輸出來進行。關于第一限幅器348以及第一微校正量計算單元350，由于與前述的相同，所以省略說明。
這樣，通過對微校正量的計算使用將濾波器315的輸出信號由第一平均化單元340輸出的平均值校正后的值而不是來自濾波器315的輸出信號本身，可以計算更高精度的微校正量。采用這樣的結構的理由如下。是因為濾波器315的輸出信號在該階段還包含基線變動，可以說不是準確的值。代替濾波器315的輸出信號，使用被平均化并校正了基線變動的值通過第一限幅器348和第一微校正量計算單元350求微校正量得到對微校正量進行校正的效果。這樣，求出精度更高的微校正量，可以進行準確的基線變動校正。
圖7是表示圖5的校正許可判定單元344的結構的圖。校正許可判定單元344是判定是否進行基線變動的校正的電路，包含第二選擇器352、第二限幅器354、移動平均單元356、判定單元358、第三微校正量計算單元353。首先，在第二選擇器352中，根據(jù)從外部輸入的控制信號，將從濾波器315輸出的信號和校正該濾波器315的輸出信號后的值的其中一個值輸出到第二選擇器352。這里的校正通過第三微校正量計算單元353從濾波器315的輸出信號中減去第一平均化單元340的輸出信號來進行。在第二選擇器352中，與所述第一選擇器346的情況同樣，可以選擇第一平均化單元340的輸出信號。接著，與所述第一限幅器348同樣，第二限幅器354對從第二選擇器352輸出的信號進行硬判定。移動平均單元356求進行了硬判定的信號的移動平均。判定單元358對移動平均后的值和預定的閾值進行比較，輸出表示是否應該進行基線變動的校正的信號。
具體來說，在第二選擇器352中的硬判定是至(-1、0、+1)的3值中的其中一個值的判定的情況，即硬判定結果為‘0’以外的情況，作為有基線的變動，輸出許可校正的意思的信號。此外，在為‘0’的情況下，作為沒有基線變動，輸出表示不許可校正的意思的信號。這樣，在基線中可以說沒有變動的情況下進行校正時，反而容易成為發(fā)生基線的變動的主要原因。因此，在硬判定結果為‘0’的情況下，不許可校正。但是，由于噪聲等的影響，由圖5的基線變動量導出單元332計算出的微校正量成為‘0’的情況稀少。從而，使用某一閾值‘α’，在移動平均單元356的輸出值為‘0±α’的情況下，輸出表示不許可校正的意思的信號。另一方面，在不是這樣的情況下，輸出許可校正的意思的信號。另外，使用兩個閾值α和β，如果大于‘0-β’而小于‘0+α’，則也可以作為沒有基線的變動而進行校正許可的判定。此外，可以預先決定這些閾值，而且也可以從外部指示，或者也可以動態(tài)地變化。在任何情況下都可以得到同樣的效果。
第一校正許可控制單元338根據(jù)校正許可判定單元344的判定結果選擇對變動微校正單元336輸出的信號。具體來說，校正許可判定單元344的判定結果為許可校正的意思的信號時，將變動量微調整單元334的輸出結果原樣輸出到變動微校正單元336。此外，在是不許可校正的意思的信號時，對變動微校正單元336輸出‘0’。變動微校正單元336通過從濾波器315的輸出信號中減去第一校正許可控制單元338的輸出信號從而進行基線變動的微校正。
根據(jù)本實施方式，即使在基線瞬時較大地變動的情況下，也可以高效率地校正基線變動而不受到校正時所需的延遲的影響。此外，通過使用根據(jù)來自外部的選擇信號而選擇的平均值來校正變動量，使用校正后的變動量來校正基線變動，可以計算精度更好的微校正量。此外，通過高精度地校正基線變動，可以提高糾錯的效果。此外，通過提高糾錯的效果，可以高速地進行對存儲裝置的讀寫控制。
在本實施方式中，在圖5中，說明了將第一平均化單元340的輸出信號輸入基線變動量導出單元332的一個輸入以及校正許可判定單元344的一個輸入。但不限于此，也可以基線變動量導出單元332對校正許可判定單元344輸入第一加權單元342的輸出信號。在該情況下也可以得到同樣的效果。此外，在圖6中，說明了將由第一平均化單元340的輸出信號對濾波器315的輸出信號進行了校正之后的信號輸入第一選擇器346的一個輸入。但是不限于此，也可以將由第一加權單元342的輸出信號對濾波器315的輸出信號進行了校正之后的信號輸入第一選擇器346的一個輸入。該情況下也可以得到同樣的效果。此外，在圖7中，說明了將由第一平均化單元340的輸出信號對濾波器315的輸出信號進行了校正之后的信號輸入第二選擇器352的一個輸入。但是不限于此，也可以將由第一加權單元342的輸出信號對濾波器315的輸出信號進行了校正之后的信號輸入第二選擇器352的一個輸入。該情況下也可以得到同樣的結果。
(第二實施方式)在具體說明本發(fā)明的第二實施方式之前，首先簡單敘述本實施方式的存儲裝置。本實施方式的存儲裝置具有硬盤控制器、磁盤裝置、包含讀通道和寫通道的讀寫通道。在讀通道中，對于從磁盤裝置讀出的數(shù)據(jù)，通過反饋控制來校正所述基線變動，同時在AD變換器的后級也進行通過前饋控制的基線變動校正。通過采用這樣的結構，不僅在基線瞬時較大地變動的情況，而且在長時間緩慢地變動的情況下，也可以高效率地校正基線變動而不受到校正時所需的延遲的影響。后面詳細敘述。
圖8是表示第二實施方式的R/W通道3的結構的圖。R/W通道3大體包括寫通道31和讀通道32。讀通道32包括VGA311、LPF312、AGC317、ADC313、頻率合成器314、濾波器315、軟輸出檢測單元320、LDPC解碼單元322、同步信號檢測單元321、行程控制解碼單元323、解擾器324、第一基線變動校正單元330、第二基線變動校正單元400。另外，對除了第二基線變動校正單元400的與圖2共同的部分賦予同一符號并省略說明。
圖9是表示圖8的第二基線變動校正單元400的結構的圖。第二基線變動校正單元400包含數(shù)字端變動量粗調整單元402、數(shù)字端變動粗校正單元(digital coarse wander corrector)408以及第二校正許可控制單元410。此外，數(shù)字端變動量粗調整單元402包含第二平均化單元404、第二加權單元406。
數(shù)字端變動量粗調整單元402包含第二平均化單元404、第二加權單元406。第二平均化單元404將后述的基線變動量導出單元332的粗校正量計算單元418的輸出信號作為輸入，求預定的長度的區(qū)間中的平均值。該平均值也可以通過移動平均來求解。此外，第二加權單元406進行從第二平均化單元404輸出的平均值和預定的加權系數(shù)的乘法處理來求數(shù)字端粗校正量。另外，第二平均化單元404中的平均區(qū)間長度最好是比第一平均化單元340中的平均區(qū)間大。此外，該平均區(qū)間長度可以從外部提供，也可以動態(tài)地變化。此外，第二加權單元406中的加權系數(shù)最好為1以下，并且，最好是比第一加權單元342中的加權系數(shù)小。
使第二平均化單元404的平均區(qū)間比第一平均化單元340的平均區(qū)間長，并且使第二加權單元406中的加權系數(shù)比第一加權單元342中的加權系數(shù)小的理由如下。這是由于包含第一平均化單元340的第一基線變動校正單元330和包含第二平均化單元404的第二基線變動校正單元400中各自的作用不同。即，在第一基線變動校正單元330中目的在于應對瞬時變動，而在第二基線變動校正單元400中目的在于進行校正，以便追隨于比第一基線變動校正單元330長期的基線的變動，為了求該長期的基線的變動量，第二平均化單元404需要進行長區(qū)間的平均處理。這里，‘進行校正以追隨于長期的基線的變動’是指從過去的基線的變動傾向預測將來的變動傾向，從而緩慢地校正變動。但是，即使使用過去的變動傾向也不能應對實時變動，而且過去的變動傾向不一定總是沿著將來的變動傾向。從而，使第二加權單元406中的加權系數(shù)為1以下，并且是比用于追隨瞬時變動的第一加權單元342中的加權系數(shù)小的值。這樣，由第一基線變動校正單元330和第二基線變動校正單元400明確地分擔作用，從而可以追隨瞬時變動并且追隨長期的變動來校正基線的變動。
接著，說明第二校正許可控制單元410。第二校正許可控制單元410選擇對數(shù)字端變動粗校正單元408輸出的信號。具體來說，在預定的或從外部輸入的與是否同意校正有關的控制信號為許可校正的意思的信號時，將數(shù)字端變動量粗調整單元402的輸出結果原樣輸出到數(shù)字端變動粗校正單元408。此外，在是不許可校正的意思的信號時，對數(shù)字端變動粗校正單元408輸出‘0’。數(shù)字端變動粗校正單元408通過從ADC313的輸出信號中減去第二校正許可控制單元410的輸出信號，從而進行基線變動的粗校正。
這里，說明生成第二平均化單元404的平均處理的輸入信號的圖9的基線變動量導出單元332。圖10是表示圖9的基線變動量導出單元332的結構的圖。圖10的基線變動量導出單元332包含第一選擇器346、第一限幅器348、第一微校正量計算單元350、第二微校正量計算單元351、第三選擇器414、第三限幅器416以及粗校正量計算單元418。另外，對于與圖6的基線變動量導出單元332共同的部分賦予同一符號并省略說明。
首先，將來自數(shù)字濾波器315的輸出信號和作為圖5中圖示的第一平均化單元340的輸出的平均值作為第三選擇器414的輸入。第三選擇器414根據(jù)從外部輸入的控制信號，將從濾波器315輸出的信號和校正該濾波器315的輸出信號后的信號的其中一個值輸出到第三限幅器416。這里的校正通過第二微校正量計算單元351從濾波器315的輸出信號中減去圖5中圖示的第一平均化單元340的輸出來進行。關于第三限幅器416以及粗校正量計算單元418，由于分別與第一限幅器348、第一微校正量計算單元350同樣，所以省略說明。此外，在第三選擇器414中，可以選擇濾波器315輸出的信號和校正該濾波器315的輸出信號后的值的其中一個的理由與第一選擇器346中說明的理由同樣，所以省略說明。通過采用這樣的結構，可以計算精度更高的粗校正量。
根據(jù)本實施方式，即使在基線瞬時較大變動的情況下，也可以高效率地校正基線變動而不受校正時所需的延遲的影響。此外，通過分擔兩個基線變動校正單元的作用，從而可以追隨瞬時變動并且也追隨長期的變動，進而高效率且準確地校正基線變動而不受校正時所需的延遲的影響。此外，通過使用根據(jù)來自外部的選擇信號而選擇的平均值來校正變動量，并使用校正后的變動量來校正基線變動，從而可以計算出精度更高的微校正量。此外，在第二基線變動校正單元400中，不具有獨自計算基線變動量的電路，通過挪用由第一基線變動校正單元330的基線變動量導出單元332計算出的基線變動量，從而降低硬件規(guī)模。此外，通過高精度地校正基線變動，可以提高糾錯的效果。此外，通過提高糾錯的效果，可以高速地進行對存儲裝置的讀寫控制。
在本實施方式的圖10中，說明了由第一平均化單元340的輸出信號將濾波器315的輸出信號校正后的信號被輸入第一選擇器346的一個輸入。但不限于此，也可以將由第一加權單元342的輸出信號將濾波器315的輸出信號校正后的信號被輸入第一選擇器346的一個輸入。在該情況下，也可以得到同樣的效果。此外，說明了由第一平均化單元340的輸出信號將濾波器315的輸出信號校正后的信號被輸入第三選擇器414的一個輸入。但不限于此，也可以將由第一加權單元342的輸出信號將濾波器315的輸出信號校正后的信號被輸入第一選擇器346的一個輸入。在該情況下，也可以得到同樣的效果。
(第三實施方式)在具體說明本發(fā)明的第三實施方式之前，首先簡單敘述本實施方式的存儲裝置。本實施方式的存儲裝置具有硬盤控制器、磁盤裝置、包含讀通道和寫通道的讀寫通道。在讀通道中，對于從磁盤裝置讀出的數(shù)據(jù)，通過前饋控制來校正所述基線變動。進而，在AD變換器的前級以及后級的2級中校正基線變動。通過采用這樣的結構，不受到校正時所需的延遲的影響，不僅在基線瞬時較大地變動的情況，在長時間緩慢地變動的情況下，也可以高效率且準確地校正基線變動。進而，由于對長期的變動在AD變換器的前后的2級中進行校正，因此可以進行更加細致的校正。后面詳細敘述。
圖11是表示第三實施方式的R/W通道3的結構的圖。R/W通道3大體包括寫通道31和讀通道32。讀通道32包括VGA311、LPF312、AGC317、ADC313、頻率合成器314、濾波器315、軟輸出檢測單元320、LDPC解碼單元322、同步信號檢測單元321、行程控制解碼單元323、解擾器324、第一基線變動校正單元330、第二基線變動校正單元400、第三基線變動校正單元500。另外，對與圖8共同的部分賦予同一符號并省略說明。
圖12是表示圖11的第三基線變動校正單元500的結構的圖。第三基線變動校正單元500包含模擬端變動量粗調整單元502、模擬端變動粗校正單元(analog coarse wander corrector)508以及第三校正許可控制單元510。此外，模擬端變動量粗調整單元502包含第三加權單元506。
模擬端變動量粗調整單元502包含第三加權單元506。第三加權單元506將所述第二平均化單元404的輸出信號作為輸入，進行與預定的加權系數(shù)的乘法處理來求模擬端粗校正量。另外，第三加權單元506中的加權系數(shù)最好為1以下，并且，最好比未圖示的第一加權單元342以及第二校正許可控制單元410中的加權系數(shù)小。
使第三加權單元506中的加權系數(shù)比第一加權單元342以及第二加權單元406中的加權系數(shù)小的理由是由于各自的作用分擔有不同。即，在包含第一加權單元342的第一基線變動校正單元330中目的在于應對瞬時變動，而在包含第三加權單元506的第三基線變動校正單元500中目的在于追隨于比第一基線變動校正單元330長期的基線的變動。此外，包含406的第二基線變動校正單元400的目的與第三基線變動校正單元500的目的同樣是成為長期的基線變動的追隨，因此互相使用不同的加權系數(shù)。這是各自配置的位置引起的，配置在更前級的第三基線變動校正單元500處理更將來的信號。如前所述，由于越是將來的信號則該基線的變動越不能從過去的變動傾向來預測，因此可以是第三加權單元506的加權系數(shù)比第二加權單元406的加權系數(shù)小，并緩慢地進行校正。這樣，分別在第一基線變動校正單元330、第二基線變動校正單元400以及第三基線變動校正單元500中，明確地分擔作用，從而可以追隨瞬時變動并且追隨長期的變動來校正基線的變動。
接著，說明第三校正許可控制單元510。第三校正許可控制單元510選擇對模擬端變動粗校正單元508輸出的信號。具體來說，在預定的或從外部輸入的與是否同意校正有關的控制信號為許可校正的意思的信號時，將模擬端變動量粗調整單元502的輸出結果原樣輸出到模擬端變動粗校正單元508。此外，在是不許可校正的意思的信號時，對模擬端變動粗校正單元508輸出‘0’。模擬端變動粗校正單元508通過從VGA311的輸出信號中減去第三校正許可控制單元510的輸出信號，從而進行基線變動的粗校正。
根據(jù)本實施方式，即使在基線瞬時較大地變動的情況下，也可以高效率地校正基線變動而不受校正時所需的延遲的影響。此外，通過在AD變換器的前級以及后級的2級中長期地校正基線變動，不受到校正時所需的延遲的影響，不僅在基線瞬時較大地變動的情況，在長時間緩慢地變動的情況下，也可以高效率且準確精密地校正基線變動。此外，在第三基線變動校正單元500中，不具有獨自計算基線變動量的電路，通過挪用由第一基線變動校正單元330的基線變動量導出單元332計算出的基線變動量，從而降低硬件規(guī)模。此外，通過使用根據(jù)來自外部的選擇信號而選擇的平均值來校正變動量，并使用校正后的變動量來校正基線變動，從而可以計算出精度更高的微校正量。此外，通過高精度地校正基線變動，可以提高糾錯的效果。此外，通過提高糾錯的效果，可以高速地進行對存儲裝置的讀寫控制。
在本實施方式中，說明了將第三基線變動校正單元500配置在VGA311和LPF312之間。但是不限于此，可以將第三基線變動校正單元500配置在VGA311的前級或配置在LPF312的后級。
以上，基于實施方式說明了本發(fā)明。該實施方式為例示，實施方式互相的組合或這些各構成要素或各處理過程的組合可以有各種變形例，而且這樣的變形例也屬于本發(fā)明的范圍，這是本領域技術人員應該理解的。
權利要求
1.一種信號處理裝置，其特征在于，具有第1基線變動校正單元，設置在對輸入信號實施規(guī)定的處理的處理路徑中，通過前饋控制，對基線的變動進行校正；以及第2基線變動校正單元，設置在所述第1基線變動校正單元的前級，通過反饋控制進行校正，所述第1基線變動校正單元具有基線變動量導出單元，將基線的變動量導出；校正量微調整單元，計算與通過所述基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整；以及變動微校正單元，使用所述微調整過的基線的校正量，對基線變動進行校正，所述第2基線變動校正單元具有校正量粗調整單元，計算與通過所述基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行粗調整；以及粗校正單元，使用通過所述校正量粗調整單元粗調整過的基線的校正量，對基線變動進行校正。
2.如權利要求1所述的信號處理裝置，其特征在于，所述第1基線變動校正單元通過前饋控制，對基線的變動進行校正，所述第2基線變動校正單元通過反饋控制，對基線的變動進行校正。
3.如權利要求1所述的信號處理裝置，其特征在于，還具有A/D變換器，設置在所述第2基線變動校正單元的前級；以及第3基線變動校正單元，被設置在所述A/D變換器的前級，使用由所述校正量粗調整單元計算出的平均值，進行模擬信號的基線變動的校正。
4.如權利要求1所述的信號處理裝置，其特征在于，所述第1基線變動校正單元還具有對是否許可校正進行控制的校正許可控制單元，所述變動微校正單元基于所述校正許可控制單元的控制，進行所述信號的基線變動的校正。
5.如權利要求4所述的信號處理裝置，其特征在于，所述校正許可控制單元在判定為不需要基線變動的校正的情況下，禁止所述變動微校正單元對基線的校正。
6.如權利要求5所述的信號處理裝置，其特征在于，所述校正許可控制單元在基線變動量比規(guī)定的閾值小的情況下，判定為不需要基線變動的校正。
7.如權利要求1所述的信號處理裝置，其特征在于，所述校正量微調整單元還具有用于計算第1區(qū)間的信號的平均值的第1平均單元，所述校正量粗調整單元還具有用于計算第2區(qū)間的信號的平均值的第2平均單元，所述第2區(qū)間比所述第1區(qū)間長。
8.如權利要求1所述的信號處理裝置，其特征在于，所述校正量微調整單元還具有將所述平均值乘以第1加權系數(shù)而生成與所述平均值對應的值的第1加權單元，所述校正量粗調整單元還具有將所述平均值乘以第2加權系數(shù)而生成與所述平均值對應的值的第2加權單元，所述第2加權系數(shù)比所述第1加權系數(shù)大。
9.如權利要求3所述的信號處理裝置，其特征在于，所述校正量微調整單元還具有將所述平均值乘以第1加權系數(shù)而生成與所述平均值對應的值的第1加權單元，所述校正量粗調整單元還具有將所述平均值乘以第2加權系數(shù)而生成與所述平均值對應的值的第2加權單元，所述第3基線變動校正單元具有將所述平均值乘以第3加權系數(shù)的第3加權單元，所述第3加權系數(shù)比所述第1加權系數(shù)和所述第2加權系數(shù)兩者都小。
10.如權利要求1所述的信號處理裝置，其特征在于，所述基線變動量導出單元具有限幅器，進行被實施了所述規(guī)定的處理的信號的硬判定處理；以及減法器，從被實施了所述規(guī)定的處理的信號中減去通過所述限幅器進行了硬判定處理的信號。
11.如權利要求10所述的信號處理裝置，其特征在于，所述變動量導出單元還具有選擇器，該選擇器將被實施了所述規(guī)定的處理的信號和所述基線的變動量的平均值作為輸入，根據(jù)規(guī)定的選擇信號，將被實施了所述規(guī)定的處理的信號和所述基線的變動量的平均值的其中一個信號輸出到所述限幅器。
12.如權利要求1所述的信號處理裝置，其特征在于，該裝置被一體集成在一個半導體基板上。
13.一種信號處理方法，其特征在于，該方法包括第1基線變動的校正步驟，對基線的變動進行校正；以及第2基線變動的校正步驟，對在所述第1基線變動的校正步驟之前實施的基線的變動進行校正，所述第1基線變動的校正步驟包括基線變動量導出步驟，將基線的變動量導出；微調整步驟，計算與通過所述基線變動量導出步驟導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整；以及微校正步驟，使用所述微調整后的基線的校正量，對基線變動進行校正，所述第2基線變動的校正步驟包括粗調整步驟，計算與通過所述基線變動量導出步驟導出的基線的變動量的平均值對應的值，從而對基線的校正量進行粗調整；以及粗校正步驟，使用所述粗調整后的基線的校正量，對基線變動進行校正。
14.一種存儲系統(tǒng)，具有寫通道和讀通道，其特征在于，所述寫通道具有第1編碼單元，對數(shù)據(jù)進行行程編碼；第2編碼單元，將由所述第1編碼單元編碼后的數(shù)據(jù)用低密度奇偶校驗碼再次進行編碼；以及寫入單元，將由所述第2編碼單元編碼后的數(shù)據(jù)寫入存儲裝置，所述讀通道具有多個基線變動校正單元，對從所述存儲裝置讀出的數(shù)據(jù)的基線變動進行校正；軟輸出檢測單元，計算由所述基線變動校正單元校正過基線的數(shù)據(jù)的似然，從而輸出軟判定值；第2解碼單元，將從所述軟輸出檢測單元輸出的數(shù)據(jù)解碼，對應于所述第2編碼單元；以及第1解碼單元，將由所述第2解碼單元解碼后的數(shù)據(jù)解碼，對應于所述第1編碼單元，所述多個基線變動校正單元包括設置在對輸入信號實施規(guī)定的處理的處理路徑中，通過前饋控制，對基線的變動進行校正的第1基線變動校正單元；以及第2基線變動校正單元，設置在所述第1基線變動校正單元的前級，通過反饋控制進行校正，所述第1基線變動校正單元具有基線變動量導出單元，將基線的變動量導出；校正量微調整單元，計算與通過所述基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整；以及微校正單元，使用所述微調整后的基線的校正量，對基線變動進行校正，所述第2基線變動校正單元具有校正量粗調整單元，計算與通過所述基線變動量導出單元導出的基線的變動量的平均值對應的值，從而對基線的校正量進行粗調整；以及粗校正單元，使用所述粗調整后的基線的校正量，對基線變動進行校正。
15.如權利要求14所述的存儲系統(tǒng)，其特征在于，該存儲系統(tǒng)還具有存儲裝置，將數(shù)據(jù)存儲；以及控制單元，對存儲裝置的數(shù)據(jù)的寫入和從存儲裝置的數(shù)據(jù)的讀出進行控制，所述讀通道根據(jù)所述控制單元的指示，將所述存儲裝置中存儲的數(shù)據(jù)讀出，所述寫通道根據(jù)所述控制單元的指示，將所述規(guī)定的數(shù)據(jù)寫入所述存儲裝置。
全文摘要
信號處理裝置具有設置在對輸入信號實施規(guī)定的處理的處理路徑中，通過前饋控制，對基線的變動進行校正的第1基線變動校正單元；以及設置在第1基線變動校正單元的前級，通過反饋控制進行校正的第2基線變動校正單元。第1基線變動校正單元將基線的變動量導出，計算與導出的基線的變動量的平均值對應的值，從而對基線的校正量進行微調整，使用微調整后的基線的校正量，對基線變動進行校正。第2基線變動校正單元計算與通過基線變動量導出單元導出的基線的變動量的平均值對應的值，對基線的校正量進行粗調整，并使用粗調整后的基線的校正量，對基線變動進行校正。通過該方式，可以高效率地校正基線的變動。
文檔編號G11B20/10GK1941136SQ20061015431
公開日2007年4月4日 申請日期2006年9月20日 優(yōu)先權日2005年9月22日
發(fā)明者江角淳, 李凱, 水野秀導 申請人:羅姆股份有限公司