專利名稱：存儲(chǔ)器模塊、存儲(chǔ)器系統(tǒng)及控制存儲(chǔ)器系統(tǒng)的方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及一種存儲(chǔ)器系統(tǒng)以及一種控制該存儲(chǔ)器系統(tǒng)的方法。更具體地，本申請(qǐng)涉及一種其中主存儲(chǔ)器件和副存儲(chǔ)器件被配置為中繼鏈路配置的存儲(chǔ)器系統(tǒng)以及一種控制該存儲(chǔ)器系統(tǒng)的方法。
背景技術(shù)：
因?yàn)橛?jì)算機(jī)系統(tǒng)的中央處理單元(CPU)變得更快且更高效，需要速度更快且容量更大的同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。然而，迄今為止，SDRAM的速度落后于CPU的速度。一般來(lái)說(shuō)，CPU通過(guò)存儲(chǔ)器控制器從/向SDRAM接收和傳送數(shù)據(jù)，以在中途緩沖數(shù)據(jù)。
圖1是說(shuō)明傳統(tǒng)存儲(chǔ)器系統(tǒng)的方框圖。參考圖1，因?yàn)橹鞔鎯?chǔ)器容量較大，所以DRAM組件DRAM11～DRAMmn排列為矩陣。在每一行中，DRAM組件DRAM21～DRAM2n、…、DRAMm1～DRAMmn共享相應(yīng)的命令/地址總線CABUS1、CABUS2、…、CABUSm。在每一列中，DRAM組件DRAM11～DRAMm1、DRAM12～DRAMm2、…、DRAM1n～DRAMmn共享相應(yīng)的數(shù)據(jù)總線DBUS1、DBUS2、…、DBUSn。隨著列方向中連接的DRAM組件的數(shù)目增加，存儲(chǔ)器控制器12的數(shù)據(jù)I/O插針的電容性負(fù)載變大。類似地，隨著行方向中連接的DRAM組件的數(shù)目增加，存儲(chǔ)器控制器12的命令/地址輸出插針的電容性負(fù)載也變大。
當(dāng)DRAM組件的操作時(shí)鐘頻率相對(duì)較低且各個(gè)插針的電容性負(fù)載相對(duì)較大時(shí)，這種多分支(multi-drop)總線配置的信號(hào)傳送特性不會(huì)存在嚴(yán)重的問(wèn)題。然而，當(dāng)DRAM組件的操作時(shí)鐘頻率變高且需要考慮插針的電容性負(fù)載時(shí)，將難以擴(kuò)展存儲(chǔ)器，因?yàn)橐种齐娙菪载?fù)載限制了DRAM組件的數(shù)目。
在具有多分支總線配置的雙倍數(shù)據(jù)速率2(DDR2)DRAM或雙倍數(shù)據(jù)速率3(DDR3)DRAM中，不使用大容量DRAM組件，已經(jīng)難以擴(kuò)展存儲(chǔ)器的大小。
近來(lái)，已經(jīng)開(kāi)發(fā)了點(diǎn)對(duì)點(diǎn)(P2P)總線配置。在P2P總線配置中，與存儲(chǔ)器控制器直接相連的DRAM組件的數(shù)目可能受限于對(duì)存儲(chǔ)器控制器的插針排列的限制。
為了擴(kuò)展P2P總線配置中存儲(chǔ)器的容量，需要引入圖2所示的中繼鏈路配置(repeated link configuration)。參考圖2，中繼鏈路配置被配置為與存儲(chǔ)器控制器22直接相連并向副DRAM組件26傳送命令、地址或數(shù)據(jù)的主DRAM組件24。主DRAM組件24通過(guò)P2P總線配置連接到副DRAM組件26。
中繼鏈路配置引起信號(hào)延遲，延遲量為用來(lái)從主DRAM組件24向副DRAM組件26傳送信號(hào)的中繼延遲。也就是說(shuō)，中繼鏈路配置不能利用高速DRAM器件的全部性能。
DRAM制造商競(jìng)相提升DRAM器件的性能，但仍然需要可以滿足強(qiáng)大性能同時(shí)存儲(chǔ)器容量易于擴(kuò)展的存儲(chǔ)器系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例提供了一種存儲(chǔ)器系統(tǒng)以及一種該存儲(chǔ)器系統(tǒng)中結(jié)合的存儲(chǔ)器控制方法，可以滿足強(qiáng)大性能同時(shí)存儲(chǔ)器容量易于擴(kuò)展。
本發(fā)明的示例性實(shí)施例提供了一種存儲(chǔ)器控制器，能夠控制存儲(chǔ)器件以不同操作特性在相同操作頻率下操作。
本發(fā)明的示例性實(shí)施例一種存儲(chǔ)器模塊，安裝了以不同操作特性在相同操作頻率下操作的存儲(chǔ)器件。
在本發(fā)明的示例性實(shí)施例中，一種存儲(chǔ)器系統(tǒng)包括存儲(chǔ)器控制器、主存儲(chǔ)器組件和副存儲(chǔ)器組件。主存儲(chǔ)器組件通過(guò)第一總線直接從存儲(chǔ)器控制器接收讀取命令，中繼讀取命令，并且在第一等待時(shí)間屆滿之后，響應(yīng)于讀取命令，通過(guò)第二總線直接向存儲(chǔ)器控制器發(fā)送第一讀取數(shù)據(jù)。副存儲(chǔ)器組件通過(guò)第三總線直接從主存儲(chǔ)器組件接收中繼的讀取命令，并且在第二等待時(shí)間屆滿之后，響應(yīng)于中繼的讀取命令，通過(guò)第四總線直接向存儲(chǔ)器控制器發(fā)送第二讀取數(shù)據(jù)。
在本發(fā)明的示例性實(shí)施例中，一種存儲(chǔ)器控制器包括物理可讀的記錄介質(zhì)以及存儲(chǔ)在記錄介質(zhì)中且物理可讀的程序代碼。所述程序代碼執(zhí)行為主存儲(chǔ)器組件設(shè)置第一等待時(shí)間；為副存儲(chǔ)器組件設(shè)置第二等待時(shí)間；直接向主存儲(chǔ)器組件發(fā)送組合讀取命令，所述組合讀取命令包括用于主存儲(chǔ)器組件的第一讀取命令以及用于副存儲(chǔ)器組件的第二讀取命令；在第一等待時(shí)間屆滿之后，響應(yīng)于第一讀取命令，直接從主存儲(chǔ)器組件接收第一讀取數(shù)據(jù)；以及在第二等待時(shí)間屆滿之后，響應(yīng)于從主存儲(chǔ)器組件中繼的第二讀取命令，直接從副存儲(chǔ)器組件接收第二讀取數(shù)據(jù)。
存儲(chǔ)器控制器實(shí)質(zhì)上可以同時(shí)接收第一讀取數(shù)據(jù)和第二讀取數(shù)據(jù)。第一等待時(shí)間和第二等待時(shí)間之差實(shí)質(zhì)上可以等于中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)。
主存儲(chǔ)器組件和副存儲(chǔ)器組件分別以相同操作頻率來(lái)操作，并且第一等待時(shí)間比第二等待時(shí)間長(zhǎng)中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)量。
在本發(fā)明的示例性實(shí)施例中，在以某一操作頻率來(lái)操作的存儲(chǔ)器組件中，選擇相對(duì)快速操作的存儲(chǔ)器組件作為副存儲(chǔ)器組件，選擇相對(duì)慢速操作的另一存儲(chǔ)器組件作為主存儲(chǔ)器組件。另外，主副存儲(chǔ)器組件的操作定時(shí)之差被配置為與中繼的延時(shí)的時(shí)鐘脈沖數(shù)目相匹配，從而存儲(chǔ)器系統(tǒng)可以使存儲(chǔ)器組件以其最大操作速度來(lái)操作，并且利用存儲(chǔ)器系統(tǒng)的全部能力。
根據(jù)本發(fā)明的示例性實(shí)施例，主和副存儲(chǔ)器組件可以構(gòu)成帶有板的存儲(chǔ)器模塊，在板上安裝主和副存儲(chǔ)器組件。
在本發(fā)明的示例性實(shí)施例中，一種控制存儲(chǔ)器系統(tǒng)的方法包括直接向主存儲(chǔ)器組件發(fā)送組合讀取命令，所述組合讀取命令包括用于主存儲(chǔ)器組件的第一讀取命令以及用于副存儲(chǔ)器組件的第二讀取命令；在第一等待時(shí)間屆滿之后，響應(yīng)于第一讀取命令，直接從主存儲(chǔ)器組件接收第一讀取數(shù)據(jù)；以及在第二等待時(shí)間屆滿之后，響應(yīng)于從主存儲(chǔ)器組件中繼的第二讀取命令，直接從副存儲(chǔ)器組件接收第二讀取數(shù)據(jù)。
實(shí)質(zhì)上可以同時(shí)分別從主存儲(chǔ)器組件和副存儲(chǔ)器組件接收第一讀取數(shù)據(jù)和第二讀取數(shù)據(jù)。第一等待時(shí)間和第二等待時(shí)間之差實(shí)質(zhì)上可以等于中繼的第二讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)。主存儲(chǔ)器組件和副存儲(chǔ)器組件分別以相同操作頻率來(lái)操作，并且第一等待時(shí)間比第二等待時(shí)間長(zhǎng)中繼的第二讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)量。
在本發(fā)明的示例性實(shí)施例中，一種存儲(chǔ)器模塊包括主存儲(chǔ)器組件，通過(guò)第一總線直接從外部接收讀取命令，中繼讀取命令，并且在第一等待時(shí)間屆滿之后，響應(yīng)于讀取命令，通過(guò)第二總線直接向外部發(fā)送第一讀取數(shù)據(jù)。存儲(chǔ)器模塊包括副存儲(chǔ)器組件，通過(guò)第三總線直接從主存儲(chǔ)器組件接收中繼的讀取命令，并且在第二等待時(shí)間屆滿之后，響應(yīng)于中繼的讀取命令，通過(guò)第四總線直接向外部發(fā)送第二讀取數(shù)據(jù)。
存儲(chǔ)器控制器實(shí)質(zhì)上可以同時(shí)接收第一讀取數(shù)據(jù)和第二讀取數(shù)據(jù)。第一等待時(shí)間可以長(zhǎng)于第二等待時(shí)間。第一等待時(shí)間和第二等待時(shí)間之差實(shí)質(zhì)上可以等于中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)。第一總線和第三總線可以傳送命令信號(hào)以及寫(xiě)入數(shù)據(jù)。主存儲(chǔ)器組件和副存儲(chǔ)器組件分別以相同操作頻率來(lái)操作，并且第一等待時(shí)間比第二等待時(shí)間長(zhǎng)中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)量。


根據(jù)如下結(jié)合附圖的描述，將更詳細(xì)地理解本發(fā)明的實(shí)施例，其中
圖1說(shuō)明傳統(tǒng)存儲(chǔ)器系統(tǒng)；圖2說(shuō)明具有典型中繼鏈路配置的傳統(tǒng)存儲(chǔ)器系統(tǒng)；圖3是說(shuō)明根據(jù)本發(fā)明示例性實(shí)施例的存儲(chǔ)器系統(tǒng)的方框圖；圖4是說(shuō)明根據(jù)本發(fā)明示例性實(shí)施例的主協(xié)議存儲(chǔ)器單元的方框圖；圖5是說(shuō)明在下載總線具有六條數(shù)據(jù)線時(shí)命令和地址分組的格式的時(shí)序圖；圖6是圖5中命令的OP字段的真值表；圖7是說(shuō)明在下載總線具有六條數(shù)據(jù)線時(shí)寫(xiě)入數(shù)據(jù)分組的格式的時(shí)序圖；圖8是說(shuō)明在上載總線具有四條數(shù)據(jù)線時(shí)讀取數(shù)據(jù)分組的格式的時(shí)序圖；圖9是說(shuō)明根據(jù)本發(fā)明示例性實(shí)施例的讀取操作的操作時(shí)序圖；以及圖10至13分別是說(shuō)明根據(jù)圖9中讀取操作的命令和地址分組的時(shí)序圖。
具體實(shí)施例方式
圖3是說(shuō)明根據(jù)本發(fā)明示例性實(shí)施例的存儲(chǔ)器系統(tǒng)的方框圖。
參考圖3，該存儲(chǔ)器系統(tǒng)包括存儲(chǔ)器控制器100和存儲(chǔ)器模塊200。存儲(chǔ)器控制器100通過(guò)四個(gè)總線通道CH0、CH1、CH2和CH3連接到存儲(chǔ)器模塊200。每個(gè)總線通道包括n位下載總線DLB和兩條m位上載總線PULB和SULB。m位上載總線PULB是用于主存儲(chǔ)器組件的上載總線，并且另一m位上載總線SULB是用于副存儲(chǔ)器組件的上載總線。存儲(chǔ)器控制器100向存儲(chǔ)器模塊200提供多個(gè)參考時(shí)鐘信號(hào)FCLK。存儲(chǔ)器控制器100包含某些物理可讀介質(zhì)，例如只讀存儲(chǔ)器(ROM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、閃存等，并包含要向/從介質(zhì)寫(xiě)入和讀取的程序代碼。對(duì)于每個(gè)通道，存儲(chǔ)器模塊200包括主存儲(chǔ)器組件210和副存儲(chǔ)器組件240，副存儲(chǔ)器組件240中繼鏈接到主存儲(chǔ)器組件210。主存儲(chǔ)器組件210通過(guò)下載總線和上載總線直接連接到存儲(chǔ)器控制器100。副存儲(chǔ)器組件240通過(guò)中繼器(repeater)總線RBUS連接到主存儲(chǔ)器組件210。通過(guò)主存儲(chǔ)器組件210，間接形成從主機(jī)，即存儲(chǔ)器控制器100，到副存儲(chǔ)器組件200的下載路徑。從副存儲(chǔ)器組件240到主機(jī)100直接形成上載路徑。
圖4是說(shuō)明根據(jù)本發(fā)明示例性實(shí)施例的主協(xié)議存儲(chǔ)器單元的方框圖。
參考圖4，主存儲(chǔ)器組件210包括命令譯碼器和寫(xiě)入數(shù)據(jù)緩沖器塊212、行譯碼器214、列地址緩沖器216、數(shù)據(jù)輸入寄存器218、模式寄存器220、等待時(shí)間和突發(fā)長(zhǎng)度控制塊222、列譯碼器224、存儲(chǔ)器核心226、預(yù)取塊228、讀取數(shù)據(jù)緩沖器230、輸出緩沖器234以及中繼器232。
命令譯碼器和寫(xiě)入數(shù)據(jù)緩沖器塊212通過(guò)下載總線DLB直接連接到存儲(chǔ)器控制器100。下載總線DLB用作寫(xiě)入數(shù)據(jù)、命令信號(hào)和地址信號(hào)的下載路徑。命令譯碼器和寫(xiě)入數(shù)據(jù)緩沖器塊212對(duì)接收到的分組執(zhí)行解復(fù)用操作，并將接收到的分組轉(zhuǎn)換為要處理的并行數(shù)據(jù)。所轉(zhuǎn)換的并行數(shù)據(jù)中的寫(xiě)入數(shù)據(jù)提供給數(shù)據(jù)輸入寄存器218。并行數(shù)據(jù)中的地址信號(hào)提供給行譯碼器214、列緩沖器216、模式寄存器220等。另外，命令譯碼器和寫(xiě)入數(shù)據(jù)緩沖器塊212向中繼器232提供命令、地址信號(hào)和寫(xiě)入數(shù)據(jù)。模式寄存器220向等待時(shí)間和突發(fā)長(zhǎng)度控制塊222提供包括在地址信號(hào)中的模式設(shè)置值。響應(yīng)于模式設(shè)置值，等待時(shí)間和突發(fā)長(zhǎng)度控制塊222生成等待時(shí)間控制信號(hào)和突發(fā)長(zhǎng)度控制信號(hào)，以控制列地址緩沖器216和輸出緩沖器234。因此，對(duì)主存儲(chǔ)器組件210設(shè)置了相對(duì)給定操作時(shí)鐘速度可接受的列等待時(shí)間。
存儲(chǔ)器核心226包括存儲(chǔ)單元陣列和讀出放大器。在寫(xiě)入操作中，來(lái)自數(shù)據(jù)輸入寄存器218的寫(xiě)入數(shù)據(jù)被寫(xiě)入到存儲(chǔ)器核心226中由行譯碼器214和列譯碼器224指定的單元中。在讀取操作中，讀取數(shù)據(jù)從存儲(chǔ)器核心226中由行譯碼器214和列譯碼器224指定的單元中讀取，并通過(guò)預(yù)取塊228和讀取數(shù)據(jù)緩沖器230提供給輸出緩沖器234。
輸出緩沖器234對(duì)從讀取數(shù)據(jù)緩沖器230提供的讀取數(shù)據(jù)執(zhí)行復(fù)用操作，以將讀取數(shù)據(jù)轉(zhuǎn)換為讀取數(shù)據(jù)分組，并在列等待時(shí)間(由模式寄存器220確定)屆滿之后輸出讀取數(shù)據(jù)分組。
中繼器232重構(gòu)要通過(guò)中繼器總線RBUS提供給副存儲(chǔ)器組件240的寫(xiě)入數(shù)據(jù)或命令和地址分組。由于通過(guò)這種中繼路徑，與到達(dá)主存儲(chǔ)器組件210的分組相比，到達(dá)副存儲(chǔ)器組件240的命令和地址分組被延遲了給定時(shí)鐘。副存儲(chǔ)器組件240可以包括提前所延遲時(shí)鐘就開(kāi)始操作的電路單元?？梢愿鶕?jù)給定時(shí)鐘速度對(duì)副存儲(chǔ)器組件240設(shè)置列等待時(shí)間，其不同于主存儲(chǔ)器組件210的列等待時(shí)間。
圖5是說(shuō)明在下載總線具有六條數(shù)據(jù)線時(shí)命令和地址分組的格式的時(shí)序圖。圖6是圖5中的命令字段的真值表。
參考圖5，命令和地址分組包括六條線，每條線十個(gè)突發(fā)長(zhǎng)度(burst length)，即，在存儲(chǔ)器時(shí)鐘信號(hào)MCLK的每一個(gè)時(shí)鐘周期有60位數(shù)據(jù)。一部分字段412是與主存儲(chǔ)器組件相對(duì)應(yīng)的命令和地址字段。另一部分字段414是與副存儲(chǔ)器組件相對(duì)應(yīng)的命令和地址字段。
圖6中十六個(gè)操作命令碼之一可以分配給部分字段412中四位OP0至OP3。部分字段412中三位CS0至CS2用于排序(rank)選擇碼。部分字段412中四位BA0至BA3分別用于存儲(chǔ)體地址，以指定十六個(gè)存儲(chǔ)體之一。部分字段412中的十一位A0至A10用于行地址或列地址。
與副存儲(chǔ)器組件的命令和地址相對(duì)應(yīng)的部分字段414中三位RS0至RS2用于排序選擇碼，類似于部分字段412中的三位CS0、CS1和CS2。
圖7是說(shuō)明在下載總線具有六條數(shù)據(jù)線時(shí)寫(xiě)入數(shù)據(jù)分組的格式的時(shí)序圖。圖8是說(shuō)明在上載總線具有四條數(shù)據(jù)線時(shí)讀取數(shù)據(jù)分組的格式的時(shí)序圖。
參考圖7，寫(xiě)入數(shù)據(jù)分組具有60位寫(xiě)入數(shù)據(jù)，包括六條線，每條線十個(gè)突發(fā)長(zhǎng)度。參考圖8，讀取數(shù)據(jù)分組具有40位讀取分組，包括四條線，每條線十個(gè)突發(fā)長(zhǎng)度。
圖9是說(shuō)明根據(jù)本發(fā)明示例性實(shí)施例的讀取操作的操作時(shí)序圖。圖10至13是分別說(shuō)明根據(jù)圖9中的讀取操作的命令和地址分組的時(shí)序圖。
存儲(chǔ)器控制器100通過(guò)MRS命令，根據(jù)給定操作速度將主存儲(chǔ)器組件210的列等待時(shí)間CL1設(shè)置為五個(gè)時(shí)鐘，并根據(jù)另一給定操作速度將副存儲(chǔ)器組件240的另一列等待時(shí)間CL2設(shè)置為三個(gè)時(shí)鐘。列等待時(shí)間CL1和CL2之差是兩個(gè)時(shí)鐘，并且這兩個(gè)時(shí)鐘的差異與通過(guò)主存儲(chǔ)器組件210向副存儲(chǔ)器組件240發(fā)送信號(hào)的間隔相一致。也就是說(shuō)，存儲(chǔ)器控制器110在分別根據(jù)給定操作速度設(shè)置存儲(chǔ)器組件各自的列等待時(shí)間之后，通過(guò)下載總線DLB將命令和地址分組下載到存儲(chǔ)器模塊200。
協(xié)議存儲(chǔ)器單元210(也稱作主存儲(chǔ)器組件210)在圖9中時(shí)鐘脈沖T1的前沿，通過(guò)下載總線DLB，從存儲(chǔ)器控制器100獲取圖10的命令和地址分組502。因?yàn)樵摲纸M的三位字段CS0至CS2是000，所以協(xié)議存儲(chǔ)器單元210執(zhí)行與該分組的四位字段OP0至OP3中的0000相對(duì)應(yīng)的ACT命令。響應(yīng)于ACT命令，激活主存儲(chǔ)器組件210中相應(yīng)存儲(chǔ)體的行地址，并且單元數(shù)據(jù)從與所激活的行地址相關(guān)的多個(gè)存儲(chǔ)單元傳送到讀出放大器。此外，主存儲(chǔ)器組件210在圖9中時(shí)鐘脈沖T3的前沿，將圖11中排序?yàn)?的命令和地址分組504通過(guò)中繼器總線RBUS中繼到副存儲(chǔ)器組件240。副存儲(chǔ)器組件240解釋命令和地址分組504。因?yàn)樵摲纸M的三位字段RS0至RS2是001，所以副存儲(chǔ)器組件240執(zhí)行與該分組的四位字段OP0至OP3中的0000相對(duì)應(yīng)的ACT命令。響應(yīng)于ACT命令，激活副存儲(chǔ)器組件240中相應(yīng)存儲(chǔ)體的行地址，并且單元數(shù)據(jù)從與所激活的行地址相關(guān)的多個(gè)存儲(chǔ)單元傳送到讀出放大器。
在圖9中的時(shí)鐘脈沖T6的前沿，主存儲(chǔ)器組件210獲取圖12的命令和地址分組506。因?yàn)樵摲纸M的三位字段CS0至CS2是000，所以協(xié)議存儲(chǔ)器單元210執(zhí)行與該分組的四位字段OP0至OP3中的1000相對(duì)應(yīng)的READ命令。響應(yīng)于READ命令，主存儲(chǔ)器組件210中相應(yīng)存儲(chǔ)體的讀出放大器中的單元數(shù)據(jù)從讀出放大器通過(guò)數(shù)據(jù)緩沖器230傳送到輸出緩沖器234。輸出緩沖器234在由模式寄存器設(shè)置的第一列等待時(shí)間屆滿之后輸出讀取數(shù)據(jù)分組510。也就是說(shuō)，在五個(gè)時(shí)鐘長(zhǎng)度的列CAS等待時(shí)間屆滿之后，在時(shí)鐘脈沖T12的前沿，讀取數(shù)據(jù)分組510從主存儲(chǔ)器組件210通過(guò)上載總線PULB傳送到存儲(chǔ)器控制器100。
在圖9中的時(shí)鐘脈沖T8的前沿，副存儲(chǔ)器組件240獲取圖13的命令和地址分組508。因?yàn)樵摲纸M的三位字段RS0至RS2是001，所以副存儲(chǔ)器組件240執(zhí)行與該分組508的四位字段OP0至OP3中的0001相對(duì)應(yīng)的READ命令。響應(yīng)于READ命令，副存儲(chǔ)器組件240中相應(yīng)存儲(chǔ)體的讀出放大器中的單元數(shù)據(jù)從讀出放大器通過(guò)數(shù)據(jù)緩沖器傳送到輸出緩沖器。輸出緩沖器在由模式寄存器設(shè)置的第二列等待時(shí)間屆滿之后輸出讀取數(shù)據(jù)分組512。也就是說(shuō)，在三個(gè)時(shí)鐘長(zhǎng)度的列CAS等待時(shí)間屆滿之后，在時(shí)鐘脈沖T12的前沿，讀取數(shù)據(jù)分組512從副存儲(chǔ)器組件240通過(guò)上載總線SULB傳送到存儲(chǔ)器控制器100。
因此，在時(shí)鐘脈沖T12的前沿，存儲(chǔ)器控制器110分別從主存儲(chǔ)器組件210和副存儲(chǔ)器組件240同時(shí)接收讀取數(shù)據(jù)分組510和512。
根據(jù)本發(fā)明的示例性實(shí)施例，通過(guò)使用彼此不同的存儲(chǔ)器組件列等待時(shí)間，存儲(chǔ)器系統(tǒng)可以高速操作，而與中繼鏈路配置中不可避免的中繼延時(shí)無(wú)關(guān)。
前面說(shuō)明了本發(fā)明的示例性實(shí)施例，并且不應(yīng)解釋為是本發(fā)明的限制。雖然以編碼在分組中的地址和命令信號(hào)以及數(shù)據(jù)來(lái)描述了本發(fā)明的一些示例性實(shí)施例，但是本領(lǐng)域技術(shù)人員應(yīng)該認(rèn)識(shí)到，可以做出許多修改，而實(shí)質(zhì)上不脫離本發(fā)明的新穎教導(dǎo)和優(yōu)點(diǎn)。因此，所有這種修改應(yīng)該包括在由所附權(quán)利要求所限定的本發(fā)明范圍內(nèi)。在權(quán)利要求中，裝置加功能的句子意欲覆蓋此處所描述的執(zhí)行所列舉功能的結(jié)構(gòu)，并且不僅包括結(jié)構(gòu)上的等同物，而且還包括等同的結(jié)構(gòu)。因此，應(yīng)該理解，前面說(shuō)明了本發(fā)明，而不應(yīng)解釋為局限于所公開(kāi)的具體實(shí)施例，并且對(duì)所公開(kāi)實(shí)施例的修改以及其他實(shí)施例應(yīng)該包括在所附權(quán)利要求的范圍內(nèi)。本發(fā)明由所附權(quán)利要求限定，其中應(yīng)該包括權(quán)利要求的等同物。
權(quán)利要求
1.一種存儲(chǔ)器系統(tǒng)，包括存儲(chǔ)器控制器；主存儲(chǔ)器組件，被配置為通過(guò)第一總線直接從存儲(chǔ)器控制器接收讀取命令，中繼讀取命令，并且在第一等待時(shí)間屆滿之后，響應(yīng)于讀取命令，通過(guò)第二總線直接向存儲(chǔ)器控制器發(fā)送第一讀取數(shù)據(jù)；以及副存儲(chǔ)器組件，被配置為通過(guò)第三總線直接從主存儲(chǔ)器組件接收中繼的讀取命令，并且在第二等待時(shí)間屆滿之后，響應(yīng)于中繼的讀取命令，通過(guò)第四總線直接向存儲(chǔ)器控制器發(fā)送第二讀取數(shù)據(jù)。
2.如權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中存儲(chǔ)器控制器實(shí)質(zhì)上同時(shí)接收第一讀取數(shù)據(jù)和第二讀取數(shù)據(jù)。
3.如權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中第一等待時(shí)間長(zhǎng)于第二等待時(shí)間。
4.如權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中第一等待時(shí)間和第二等待時(shí)間之差實(shí)質(zhì)上等于中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)。
5.如權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中第一總線和第三總線傳送命令信號(hào)以及寫(xiě)入數(shù)據(jù)。
6.如權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其中主存儲(chǔ)器組件和副存儲(chǔ)器組件分別以相同操作頻率來(lái)操作，并且第一等待時(shí)間比第二等待時(shí)間長(zhǎng)中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)量。
7.一種控制存儲(chǔ)器系統(tǒng)的方法，包括直接向主存儲(chǔ)器組件發(fā)送組合讀取命令，所述組合讀取命令包括用于主存儲(chǔ)器組件的第一讀取命令以及用于副存儲(chǔ)器組件的第二讀取命令；在第一等待時(shí)間屆滿之后，響應(yīng)于第一讀取命令，直接從主存儲(chǔ)器組件接收第一讀取數(shù)據(jù)；以及在第二等待時(shí)間屆滿之后，響應(yīng)于從主存儲(chǔ)器組件中繼的第二讀取命令，直接從副存儲(chǔ)器組件接收第二讀取數(shù)據(jù)。
8.如權(quán)利要求7所述的方法，其中實(shí)質(zhì)上同時(shí)分別從主存儲(chǔ)器組件和副存儲(chǔ)器組件接收第一讀取數(shù)據(jù)和第二讀取數(shù)據(jù)。
9.如權(quán)利要求7所述的方法，其中第一等待時(shí)間和第二等待時(shí)間之差實(shí)質(zhì)上等于中繼的第二讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)。
10.如權(quán)利要求7所述的方法，其中主存儲(chǔ)器組件和副存儲(chǔ)器組件分別以相同操作頻率來(lái)操作，并且第一等待時(shí)間比第二等待時(shí)間長(zhǎng)中繼的第二讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)量。
11.一種存儲(chǔ)器控制器，包括物理可讀的記錄介質(zhì)；以及程序代碼，存儲(chǔ)在記錄介質(zhì)中且物理可讀，其中所述程序代碼執(zhí)行為主存儲(chǔ)器組件設(shè)置第一等待時(shí)間；為副存儲(chǔ)器組件設(shè)置第二等待時(shí)間；直接向主存儲(chǔ)器組件發(fā)送組合讀取命令，所述組合讀取命令包括用于主存儲(chǔ)器組件的第一讀取命令以及用于副存儲(chǔ)器組件的第二讀取命令；在第一等待時(shí)間屆滿之后，響應(yīng)于第一讀取命令，直接從主存儲(chǔ)器組件接收第一讀取數(shù)據(jù)；以及在第二等待時(shí)間屆滿之后，響應(yīng)于從主存儲(chǔ)器組件中繼的第二讀取命令，直接從副存儲(chǔ)器組件接收第二讀取數(shù)據(jù)。
12.一種存儲(chǔ)器模塊，包括主存儲(chǔ)器組件，被配置為通過(guò)第一總線直接從外部接收讀取命令，中繼讀取命令，并且在第一等待時(shí)間屆滿之后，響應(yīng)于讀取命令，通過(guò)第二總線直接向外部發(fā)送第一讀取數(shù)據(jù)；以及副存儲(chǔ)器組件，被配置為通過(guò)第三總線直接從主存儲(chǔ)器組件接收中繼的讀取命令，并且在第二等待時(shí)間屆滿之后，響應(yīng)于中繼讀取命令，通過(guò)第四總線直接向外部發(fā)送第二讀取數(shù)據(jù)。
13.如權(quán)利要求12所述的存儲(chǔ)器模塊，其中存儲(chǔ)器控制器實(shí)質(zhì)上同時(shí)接收第一讀取數(shù)據(jù)和第二讀取數(shù)據(jù)。
14.如權(quán)利要求12所述的存儲(chǔ)器模塊，其中第一等待時(shí)間長(zhǎng)于第二等待時(shí)間。
15.如權(quán)利要求12所述的存儲(chǔ)器模塊，其中第一等待時(shí)間和第二等待時(shí)間之差實(shí)質(zhì)上等于中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)。
16.如權(quán)利要求12所述的存儲(chǔ)器模塊，其中第一總線和第三總線傳送命令信號(hào)以及寫(xiě)入數(shù)據(jù)。
17.如權(quán)利要求12所述的存儲(chǔ)器模塊，其中主存儲(chǔ)器組件和副存儲(chǔ)器組件分別以相同操作頻率來(lái)操作，并且第一等待時(shí)間比第二等待時(shí)間長(zhǎng)中繼的讀取命令從主存儲(chǔ)器組件傳播到副存儲(chǔ)器組件所需的時(shí)鐘脈沖數(shù)量。
全文摘要
在大容量且高速操作的存儲(chǔ)器系統(tǒng)和存儲(chǔ)器模塊中，存儲(chǔ)器模塊包括模塊板；安裝在模塊板上的主存儲(chǔ)器組件，作為主組件來(lái)存取，并且具有第一列存取等待時(shí)間；以及安裝在模塊板上的副存儲(chǔ)器組件，作為從組件來(lái)存取，并且具有比第一列存取等待時(shí)間短的第二列存取等待時(shí)間。該存儲(chǔ)器系統(tǒng)高速操作，而與其中分層鏈接存儲(chǔ)器組件的中繼鏈路配置中的中繼延遲無(wú)關(guān)。
文檔編號(hào)G11C11/4096GK1952868SQ20061013561
公開(kāi)日2007年4月25日 申請(qǐng)日期2006年10月17日 優(yōu)先權(quán)日2005年10月17日
發(fā)明者崔周善 申請(qǐng)人:三星電子株式會(huì)社