專利名稱：存儲器件和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器件和半導(dǎo)體器件。更具體而言，本發(fā)明涉及如下所述的存儲和半導(dǎo)體器件它們包括存儲單元，所述存儲單元的每一個使用存儲元件，所述存儲元件用于按照存儲元件的電阻狀態(tài)來存儲和保持信息。
背景技術(shù)：
在諸如計算機(jī)之類的裝置中，將具有高運(yùn)行速度和高信息存儲密度的動態(tài)隨機(jī)存取存儲器(DRAM)用作隨機(jī)存取存儲器。
因為DRAM是易失性存儲器——它在其電源關(guān)斷時不可避免地丟失其中存儲的信息，因此期望不丟失其中存儲的信息的非易失性存儲器。
響應(yīng)于對于這樣的所期望的非易失性存儲器的需求，已經(jīng)提出了可變類型的存儲器。具有光明前景的該存儲器的示例是鐵電介質(zhì)RAM(FeRAM)、磁存儲器(MRAM)、相變存儲器、可編程金屬化單元(PMC)和電阻RAM(RRAM)。
上述存儲器均能夠在即使沒有供電的情況下也連續(xù)地保持寫入到其中的信息。另外，因為這些存儲器是非易失性的，因此不需要刷新操作，使得功耗降低了和用于刷新操作的功耗量相同的量。
另外，諸如PMC和RRAM之類的非易失性存儲器具有相對簡單的配置，其中，在用于存儲和保持信息的存儲層上使用具有表現(xiàn)出由電壓或電流的施加而引起的可變電阻的特性的材料，并且所述存儲層被用于接收所施加的電壓或電流的兩個電極夾著。因此，所述相對簡單的配置簡化了存儲元件的小型化。
應(yīng)當(dāng)注意，特別是，PMC具有其中兩個電極夾著包括預(yù)定金屬的離子導(dǎo)體的結(jié)構(gòu)。另外，通過也在兩個電極之一中包含所述離子導(dǎo)體的金屬，因此有可能使用由在是兩個電極之間施加的電壓引起的可變電特性。所述可變電特性的示例是可變電阻和可變電容。
具體上，所述離子導(dǎo)體由硫?qū)倩衔锊牧虾徒饘俟腆w溶液——諸如非晶GeS或非晶GeSe固體溶液——組成。所述兩個電極之一包括Ag、Cu或Zn。關(guān)于其的更多信息，參見諸如JP-A-2002-536840(專利文獻(xiàn)1)的文件。
在所介紹的RRAM的配置中，兩個電極夾著多晶PrCaMnO3薄膜。通過在兩個電極之間施加電壓脈沖或在所述電極之間流動電流脈沖，所述多晶PrCaMnO3薄膜的電阻變化很大。為了獲得關(guān)于該配置的更多信息，參見諸如下述的文件W.W.Zhuang et al.，‘Novel Colossal Magnetoresistive Thin FilmNonvolatile Resistance Random Access Memory(RRAM)，’Technical Digest“International Electron Devices Meeting，”2002，page 193(W.W.Zhuang等，‘新穎的巨大磁阻薄膜非易失性電阻隨機(jī)存取存儲器(RRAM)’，技術(shù)文摘“國際電子器件會議”，2002，第193頁)(非專利文獻(xiàn)1)。在記錄(寫入)操作中施加的電壓脈沖的極性與在擦除操作中施加的電壓脈沖的極性相反。
在另一所介紹的RRAM的配置中，通常，兩個電極夾著被摻入少量Cr的多晶或單晶SrZrO3記錄膜，并且通過流動來自電極的電流，所述記錄膜的電阻改變。為了獲得關(guān)于該配置的更多信息，參見諸如下述的文獻(xiàn)A.Becket al.，‘Reproducible switching effect in thin oxide films for memory application，’Applied Physics Letters，2000，Vol.77，pages 139-141(A.Beck等，‘在存儲器應(yīng)用的氧化薄膜中的可再現(xiàn)開關(guān)效應(yīng)’，應(yīng)用物理文集，2000，第77卷，第139-141頁)(非專利文獻(xiàn)2)。
所述文件示出了存儲層的電流電壓特性。在記錄和擦除操作中施加的電壓的值是±0.5V。同樣在此配置中，通過向電極施加脈沖電壓，可以向記錄層記錄信息，或從其擦除信息。在這種情況下，脈沖電壓具有值±1.1V，并且脈沖寬度是2毫秒。而且，有可能高速地記錄或擦除信息。已經(jīng)有報告通過施加具有100納秒寬度的脈沖的操作。在這種情況下，所需的脈沖電壓是±0.5V。
另一方面，在FeRAM的情況下，難于執(zhí)行非破壞性讀取操作。因為讀取操作是破壞性的，因此讀取操作慢。另外，因為存在由讀取和寫入操作引起的極性反轉(zhuǎn)的次數(shù)的限制，因此可以被執(zhí)行來重寫已存儲在FeRAM中的信息的操作的次數(shù)也受到限制。
在MRAM的情況下，需要用于記錄操作的磁場。因此，由于磁場是當(dāng)沿著導(dǎo)線流過電流時產(chǎn)生的，所以在記錄操作期間消耗大電流。
在相變存儲器的情況下，通過應(yīng)用具有相同極性但是具有不同幅度的脈沖來執(zhí)行記錄操作。但是，所述相變存儲器具有這樣的問題存儲器由于潮濕而出現(xiàn)錯誤(trip)，并且存儲器對于在環(huán)境溫度中的變化敏感。
在專利文獻(xiàn)1中公開的PMC的情況下，非晶GeS和非晶GeSe固體溶液的結(jié)晶溫度是大約200攝氏度，并且如果離子導(dǎo)體結(jié)晶，則特性變差。因此，在實(shí)際中，PMC具有難于承受在用于制造存儲元件的處理中所產(chǎn)生的高溫的問題。用于制造存儲元件的典型處理是用于形成諸如CVD絕緣膜或保護(hù)膜之類的膜的處理。
在非專利文獻(xiàn)1和2中公開的RRAM的配置中提出的記錄層的材料是在任何一種情況下都具有結(jié)晶特性的材料。因此，RRAM具有下述問題在大約攝氏600度執(zhí)行處理的必要性和所建議的材料的單晶的制造都是很困難的事情。另外，RRAM也具有如下問題由于當(dāng)使用多晶體時產(chǎn)生的晶粒邊界效應(yīng)而導(dǎo)致小型化是困難的。
另外，在RRAM的情況下，已經(jīng)提出了一種配置，其中，通過應(yīng)用脈沖電壓將信息記錄到RRAM或從RRAM擦除。但是，在所提出的配置中，記錄后的層的電阻不可避免地根據(jù)所施加的脈沖電壓的寬度而變化。所述記錄后的層的電阻以這種方式依賴于所施加的脈沖電壓的寬度情況隱含地表明即使重復(fù)地施加同一脈沖，所述電阻也變化。
例如，如上引用的非專利文件1描述了一種現(xiàn)象，其中，如果施加具有相同極性的脈沖，則記錄后的層的電阻根據(jù)脈沖寬度而大大地改變。在不超過50納秒的小脈沖寬度的情況下，由記錄引起的電阻變化率也較小。另一方面，在至少100納秒的大脈沖寬度的情況下，RRAM表現(xiàn)出這樣的特性當(dāng)脈沖寬度增加時，記錄后的電阻相反地接近記錄前的電阻，而不是在常數(shù)值飽和。另外，非專利文件1也介紹了作為存儲單元陣列而實(shí)現(xiàn)的存儲器結(jié)構(gòu)的特性，所述每個存儲單元具有存儲層和作為用于控制對存儲層的存取的晶體管的、與所述存儲層串聯(lián)的MOS晶體管。所述參考文獻(xiàn)也公開了這樣的事實(shí)在這種情況下，當(dāng)脈沖寬度在10納秒到100納秒的范圍中變化時，存儲層的記錄后的電阻根據(jù)脈沖寬度而變化。如果脈沖寬度進(jìn)一步增加，則預(yù)期所述電阻按照存儲層的所述特性而再次降低。
即，在RRAM的情況下，記錄后的電阻依賴于脈沖電壓的幅度和寬度。因此，如果在脈沖電壓幅度和脈沖電壓寬度中有改變，則也產(chǎn)生在記錄后的電阻中的變化。
因此，在具有不超過大約100納秒的值的小寬度的脈沖電壓的情況下，由記錄操作引起的電阻變化率小，傾向于有在記錄后的電阻中的變化效果。結(jié)果，產(chǎn)生了一個問題難于執(zhí)行穩(wěn)定的記錄操作。
為了解決上述問題，當(dāng)通過使用具有小寬度的脈沖電壓而執(zhí)行記錄操作時，必須執(zhí)行確認(rèn)(或驗證)在記錄操作期間存儲的信息的處理。
例如，在記錄操作之前，執(zhí)行用于讀出和驗證在存儲元件中已經(jīng)記錄的信息的內(nèi)容的處理，并且針對在所驗證的內(nèi)容和正在被記錄的內(nèi)容之間的關(guān)系執(zhí)行記錄操作。在這種情況下，通過已經(jīng)在存儲元件中記錄或要被記錄到存儲元件中的信息的內(nèi)容來表示存儲元件的電阻。作為替代方式，例如，在記錄操作后，立即執(zhí)行用于讀出和驗證在存儲元件中記錄的信息的內(nèi)容的處理，并且如果表示在存儲元件中記錄的信息的內(nèi)容的電阻與對應(yīng)于期望的電阻的信息的那些不同，則執(zhí)行重新記錄處理以便將表示在存儲元件中記錄的信息的內(nèi)容的電阻校正為所述期望的電阻。
因此，需要長時間來執(zhí)行記錄操作。另外，例如難于通過高速疊加數(shù)據(jù)來執(zhí)行寫入操作。
為了解決如上所述的問題，提出了一種存儲器件，它包括多個存儲單元。每個存儲單元被設(shè)計成這樣的配置，它包括存儲元件，所述存儲元件具有表現(xiàn)出由于在其端子之間施加的超過門限值的電壓而導(dǎo)致電阻變化的特性；以及，MOS晶體管，它作為由所述存儲元件承載的負(fù)荷而與所述存儲元件串聯(lián)。所述存儲器件具有這樣的特性當(dāng)在由所述存儲元件和MOS晶體管組成的串聯(lián)電路的兩個端子之間施加的電壓超過門限值時，復(fù)合電阻——其通過在存儲元件的電阻已經(jīng)從大值改變到小值時立即在存儲單元中包括的存儲元件和MOS晶體管來顯示——與所施加的電壓的幅度無關(guān)地變得幾乎恒定。關(guān)于這樣的存儲器件的更多信息，參見諸如日本專利申請2004-22121(專利文件2)的文件。通過使用這種存儲器件，有可能實(shí)現(xiàn)穩(wěn)定的信息記錄操作，并且縮短用于執(zhí)行每個信息記錄操作所需要的時間。

發(fā)明內(nèi)容
將存儲元件的電阻從大值改變到小值的操作被定義為寫入操作，而將存儲元件的電阻從小值改變到大值的操作被定義為擦除操作。在通過流過存儲元件的電流而確定寫入操作后立即由存儲元件表現(xiàn)出的電阻，并且流過存儲元件的電流的大小受到與存儲元件串聯(lián)的MOS晶體管的導(dǎo)通電阻影響。因為MOS晶體管的導(dǎo)通電阻由于用于制造MOS晶體管的處理的變化而不固定，因此在存儲元件特性上也存在改變。因此，難于使得在寫入操作后立即由存儲元件表現(xiàn)出的電阻在存儲單元之間一致。
應(yīng)當(dāng)注意，如果在寫入操作后立即由存儲元件表現(xiàn)出的電阻沒有變成預(yù)先確定的設(shè)置值，即如果寫入操作以失敗告終，則在從存儲元件擦除信息后再次執(zhí)行寫入操作。以這種方式，有可能實(shí)現(xiàn)作為導(dǎo)致存儲元件電阻等于所述設(shè)置值的操作的在存儲元件上的寫入操作。但是，如果在對存儲元件執(zhí)行的寫入操作以失敗告終的情況下需要對于存儲元件執(zhí)行擦除操作，則需要用于擦除操作的步驟。因此，需要長時間來執(zhí)行寫入操作。結(jié)果，難說這樣技術(shù)一定是合適的方法。
為了解決如上所述的問題，本發(fā)明的發(fā)明人已經(jīng)提出了一種存儲器件和半導(dǎo)體器件，它們能夠減少在寫入操作后在存儲器件中在存儲單元之間所使用的每個存儲元件立即表現(xiàn)出的電阻的變化。
為了如上所述實(shí)現(xiàn)所述存儲器件，配置所述存儲器件以便包括存儲單元。通過存儲元件和與存儲元件串聯(lián)的電路元件來實(shí)現(xiàn)每個存儲單元，所述存儲元件具有表現(xiàn)出由于施加至少等于第一門限信號的電信號、其電阻由大值向小值變化的特性。但是，所述存儲元件由于施加至少等于第二門限信號——它具有與第一門限信號相反的極性——的電信號而導(dǎo)致將其電阻從小值改變到大值。所述存儲器件也包括寫入控制部件，其被配置成執(zhí)行第一寫入操作以便試圖將存儲元件設(shè)置到比預(yù)先確定的設(shè)置值更高的電阻，檢測在第n寫入操作后由存儲元件立即表現(xiàn)出的電阻——其中n大于等于1，將所檢測到的電阻與所述設(shè)置值相比較，并且如果比較結(jié)果指示在第n寫入操作后由存儲元件立即表現(xiàn)出的電阻仍然大于所述設(shè)置值，則執(zhí)行第(n+1)寫入操作。
為了實(shí)現(xiàn)如上所述的半導(dǎo)體器件，所述半導(dǎo)體器件被配置成具有存儲器件。所述存儲器件被配置成包括存儲單元。通過存儲元件和與存儲元件串聯(lián)的電路元件來實(shí)現(xiàn)每個存儲單元，所述存儲元件具有表現(xiàn)出由于施加至少等于第一門限信號的電信號、其電阻由大值向小值變化的特性。但是，所述存儲元件由于施加至少等于第二門限信號——它具有與第一門限信號相反的極性——的電信號而導(dǎo)致將其電阻從小值改變到大值。所述半導(dǎo)體器件也包括寫入控制部件，其被配置成執(zhí)行第一寫入操作以便試圖將存儲元件設(shè)置到比預(yù)先確定的設(shè)置值更高的電阻，檢測在第n寫入操作后由存儲元件立即表現(xiàn)出的電阻——其中n大于等于1，將所檢測到的電阻與所述設(shè)置值相比較，并且如果比較結(jié)果指示在第n寫入操作后由存儲元件立即表現(xiàn)出的電阻仍然大于所述設(shè)置值，則執(zhí)行第(n+1)寫入操作。
如上所述，配置所述寫入控制部件以執(zhí)行第一寫入操作，從而試圖將存儲元件設(shè)置到比預(yù)先確定的設(shè)置值更高的電阻，檢測在第n寫入操作后由存儲元件立即表現(xiàn)出的電阻——其中n大于等于1，將所檢測到的電阻與所述設(shè)置值相比較，并且如果比較結(jié)果指示在第n寫入操作后由存儲元件立即表現(xiàn)出的電阻仍然大于所述設(shè)置值，則執(zhí)行第(n+1)寫入操作。即，通過一完成寫入操作就對存儲元件執(zhí)行蓋寫(或重寫)、并且如果必要的話多次重復(fù)地執(zhí)行在其上執(zhí)行的寫入以及讀取操作，有可能執(zhí)行寫入操作以便試圖將存儲元件的電阻設(shè)置為預(yù)先確定的設(shè)置值。
在已經(jīng)通過對于存儲元件執(zhí)行一次寫入操作而將存儲元件置于導(dǎo)通狀態(tài)后，即使通過流動比在對于存儲元件的第一寫入操作中流動的電流更小的電流來對于存儲元件執(zhí)行重寫操作，存儲元件的電阻將不增加。另一方面，如果通過流動比在對于存儲元件的第一寫入操作中流動的電流更大的電流來對于存儲元件執(zhí)行重寫操作，則存儲元件的電阻減小。即，如果在寫入操作后由存儲元件立即表現(xiàn)出的電阻小于設(shè)置值，則即使對于存儲元件執(zhí)行重寫操作，存儲元件的電阻也難于增加到所述設(shè)置值。
因此，按照本發(fā)明的一個實(shí)施例，對于存儲元件執(zhí)行第一寫入操作，以便試圖將存儲元件的電阻設(shè)置到等于預(yù)先確定的設(shè)置值的值，以通過如果必要的話對于存儲元件執(zhí)行第二和隨后的蓋寫(或重寫)操作，則所述存儲元件變?yōu)楸人鲈O(shè)置值更高的電阻。
在如上所述由本發(fā)明的一個實(shí)施例提供的存儲器件和半導(dǎo)體器件中，對每個存儲元件執(zhí)行寫入操作，以使得存儲元件等于預(yù)先確定的設(shè)置值，以便可以減少在存儲元件(或存儲器元件)之間的存儲元件電阻上的變化。


圖1是示出用于表示在按照本發(fā)明的一個實(shí)施例的典型存儲器件中使用的存儲元件的電流變化和電壓變化之間的I-V關(guān)系的曲線的圖；
圖2A和2B是示出在按照本發(fā)明的一個實(shí)施例的典型存儲器件中使用的存儲單元的電路的說明圖；圖3是示出用于描述下述現(xiàn)象的思想的電路的說明圖在所述現(xiàn)象中，通過在寫入操作后立即流過存儲元件的電流來確定在寫入操作后由存儲元件立即表現(xiàn)出的電阻；圖4是示出用于描述按照本發(fā)明的一個實(shí)施例的典型存儲器件的第一電路的說明圖；圖5是示出用于描述按照本發(fā)明的一個實(shí)施例的典型存儲器件的第二電路的說明圖；圖6是示出用于描述按照本發(fā)明的一個實(shí)施例的典型存儲器件的第三電路的說明圖；圖7是示出用于描述按照本發(fā)明的一個實(shí)施例的典型存儲器件的第四電路的說明圖；圖8是示出用于表示在施加到MOS晶體管的柵極的電壓和流過MOS晶體管的電流之間的關(guān)系的曲線的圖；圖9是示出在存儲元件上執(zhí)行的讀取操作的說明圖；圖10A和10B是示出模型的說明圖，所述每個模型用于說明按照一個實(shí)施例的寫入操作步驟；圖11是示出其中每個表示在MOS晶體管的漏極和源極之間的電勢差和流過MOS晶體管的電流之間的關(guān)系的曲線的圖；圖12A和12B是示出其中每個表示在存儲元件的電阻和在MOS晶體管的漏極和源極之間的電勢差之間的關(guān)系的曲線；以及圖13A-13C是示出用于描述在寫入操作后由存儲元件立即表現(xiàn)出的電阻的變化的曲線的說明圖。
具體實(shí)施例方式
通過參見附圖來如下說明本發(fā)明的實(shí)施例。應(yīng)當(dāng)注意，在每個實(shí)施例中，在用作存儲器件的部件的存儲單元中使用每個可變電阻存儲元件(也稱為存儲元件)。
圖1是示出用于表示在按照本發(fā)明的一個實(shí)施例的典型存儲器件中使用的存儲元件的電流變化和電壓變化之間的I-V關(guān)系的曲線的圖。
應(yīng)當(dāng)注意，具有由圖1中所示的曲線表示的I-V特性的存儲元件是具有典型配置的存儲元件，所述典型配置包括第一和第二電極以及由所述第一和第二電極夾著的存儲層。所述存儲層通常是非晶薄膜，諸如稀土氧化膜。通常，所述第一和第二電極分別被提供作為下和上電極。
在存儲元件的初始狀態(tài)中，所述電阻較大以致于電流難于流動。在初始狀態(tài)中的典型電阻值是至少1M歐姆。但是，當(dāng)將在圖1中的所示的至少+1.1X[V]的電壓施加到存儲元件時，電流突然增大，并且所述電阻減少到例如幾千歐姆的值。+1.1X[V]的示例是+0.5V。然后，存儲元件的特性改變到示出電流與所施加的電壓成比例增加的歐姆特性。即，所述歐姆特性是恒定電阻的特性。即使所述電壓其后被復(fù)位到0V，電阻也連續(xù)地保持在小值。
應(yīng)當(dāng)注意，如上所述的操作被稱為寫入操作，并且從所述寫入操作產(chǎn)生的狀態(tài)被稱為導(dǎo)通狀態(tài)。被施加以執(zhí)行寫入操作的電壓被稱為寫入電壓門限值。
接著，當(dāng)具有與被施加以執(zhí)行寫入操作的電壓相反極性的電壓施加到存儲元件時，流過所述存儲元件的電流突然減小，即，所述電阻突然增加到等于例如1M歐姆或更大的初始狀態(tài)的電阻的大值。即使其后所述電壓被復(fù)位到0，所述電阻也連續(xù)地保持在該大值。在圖1中，所述相反電壓是例如-0.5V的-1.1X[V]。
應(yīng)當(dāng)注意，如上所述的操作被稱為擦除操作，并且從所述擦除操作產(chǎn)生的狀態(tài)被稱為絕緣狀態(tài)。被施加以執(zhí)行擦除操作的電壓被稱為擦除電壓門限值。
通過如上所述向所述存儲元件施加負(fù)電壓，存儲元件的電阻可以相反地從幾千歐姆變化回大約1M歐姆。另外，如果不向存儲元件施加電壓，即如果向存儲元件施加0V的電壓，則可以將存儲元件置于兩種狀態(tài)之一中，即導(dǎo)通和絕緣狀態(tài)。通過將這些導(dǎo)通和絕緣狀態(tài)與數(shù)據(jù)值1和0相關(guān)聯(lián)，可以在存儲元件中存儲1比特的數(shù)據(jù)。
應(yīng)當(dāng)注意，雖然在圖1中所示的范圍-2X到2X是施加到存儲元件的電壓的值的范圍，但是可以將所施加的電壓增加/減小到在所述范圍之外的值，而幾乎不改變在按照本發(fā)明的一個實(shí)施例的典型存儲器件中使用的存儲元件的電阻。
圖2A和2B是示出在按照本發(fā)明的一個實(shí)施例的典型存儲器件中使用的存儲單元C的電路的說明圖。如圖中所示，存儲單元C包括存儲元件A和與存儲元件A串聯(lián)的MOS晶體管T。在這個電路中，MOS晶體管T不僅作為用于選擇被訪問的存儲元件A的開關(guān)元件，而且作為由所述存儲元件A承載的負(fù)載。
在所述存儲單元的配置中，存儲元件A具有連接到MOS晶體管T的一端和在與連接到MOS晶體管T的一端相對的一側(cè)上的一端。端電壓V1被施加到在所述相對側(cè)上的一端上。出于同樣原因，MOS晶體管T具有連接到存儲元件A的一端和在與連接到存儲元件A的一端相對的一側(cè)上的一端。端電壓V2被施加到在所述相對側(cè)上的一端。通常，被施加端電壓V2的一端是MOS晶體管T的源極。柵極電壓Vgs被施加到MOS晶體管的柵極。
通過如上所述分別向在存儲單元中的存儲元件A的相對側(cè)的端子和MOS晶體管T的相對側(cè)的端子施加電壓V1和V2，向存儲單元的端子施加電勢差V(＝|V2-V1|)。
讓我們注意期望具有表現(xiàn)出近似等于或大于MOS晶體管的導(dǎo)通電阻的寫入操作電阻的存儲元件。這是因為如果由存儲元件在擦除操作開始時表現(xiàn)出的電阻小，則在MOS晶體管的端子之間出現(xiàn)被施加到存儲單元的端子的電勢差，因此被施加的功率損耗或難于用于高度有效地改變存儲元件的電阻。也值得注意的是，因為在寫入操作的開始由存儲元件表現(xiàn)出的電阻大，因此在存儲元件的端子之間出現(xiàn)被施加到存儲單元的端子的電勢差，因此不產(chǎn)生這個問題。
試驗結(jié)果已經(jīng)揭示了一種現(xiàn)象，其中，在寫入操作后由本發(fā)明的一個實(shí)施例的存儲元件立即表現(xiàn)出的電阻沒有變成等于對于存儲元件唯一的單義值(univocal value)，而是由在寫入操作后立即流過存儲元件的電流確定。圖3是示出用于描述下述現(xiàn)象的原理的電路的說明圖在所述現(xiàn)象中，通過流過存儲元件的電流來確定在寫入操作后由本發(fā)明的一個實(shí)施例的存儲元件立即表現(xiàn)出的電阻。如圖所示，所述電路包括存儲元件和與存儲元件串聯(lián)的負(fù)載電阻器。應(yīng)當(dāng)注意，所述存儲元件處于絕緣狀態(tài)中，其中，所述存儲元件的電阻具有至少1M歐姆的值。
如果在寫入方向上、即在從在圖3中的端子X到端子Y的方向上，在由在圖3中的附圖標(biāo)號X表示的端子和由附圖標(biāo)號Y表示的端子之間施加等于0.5V的寫入電壓門限值的電壓，則在存儲元件的端子之間幾乎全部地出現(xiàn)0.5V的電壓，使得存儲元件從絕緣狀態(tài)向?qū)顟B(tài)過渡。0.5V的電壓幾乎全部地被施加在存儲元件的端子之間，因為存儲元件的電阻比負(fù)載電阻器的電阻大得多。
另外，試驗的結(jié)果也指示在寫入操作后立即在存儲元件的端子之間出現(xiàn)的電壓處在諸如大約0.2V的固定電平上，而與串聯(lián)到存儲元件的負(fù)載的電阻的大小無關(guān)。因此[1]對于1K歐姆的負(fù)載電阻，0.3mA(＝(0.5V-0.2V)/1K歐姆)的電流流動，將存儲元件的電阻設(shè)置在0.67K歐姆(＝0.2V/0.3mA)；并且[2]對于10K歐姆的負(fù)載電阻，0.03mA(＝(0.5V-0.2V)/10K歐姆)的電流流動，將存儲元件的電阻設(shè)置在6.7K歐姆(＝0.2V/0.03mA)。
以這種方式，通過流過存儲元件的電流來確定在寫入操作后由存儲元件立即表現(xiàn)出的電阻。一旦被確定，在寫入操作后由存儲元件立即表現(xiàn)出的電阻處在恒定的大小，只要向存儲單元施加不超過擦除電壓門限值的電壓，即只要在與寫入操作方向相反的方向上向存儲單元施加不超過擦除電壓門限值的電壓即可。
應(yīng)當(dāng)注意，在擦除操作的情況下，未觀察到如上所述的現(xiàn)象。在擦除操作的情況下，絕緣電阻改變到在幾十千歐到1M歐姆或甚至更大值的范圍中的值，而與作為寫入操作的結(jié)果而獲得的電阻無關(guān)。
根據(jù)存儲元件和MOS晶體管的極性，存在分別如圖2A和2B中所示的兩種可以想象得出的類型的存儲單元配置。
應(yīng)當(dāng)注意，被附加到如圖2A和2B中所示的存儲元件的箭頭指示存儲元件的極性。詳細(xì)而言，如果在所述箭頭的方向上施加電壓，則存儲元件從絕緣狀態(tài)向?qū)顟B(tài)過渡，即，執(zhí)行寫入操作。
圖4-7均是示出按照本發(fā)明的一個實(shí)施例的典型存儲器件的電路的說明圖。在所述附圖中示出的電路均是存儲器陣列，它是每個被示出在圖2A和2B中的存儲單元的矩陣。應(yīng)當(dāng)注意，根據(jù)存儲元件的極性以及MOS晶體管和存儲單元的布局，存在四種可以想象得出的類型的存儲器陣列配置，分別如圖4、5、6、7中所示。
因為對于在圖4-7中所示的存儲器陣列共同地執(zhí)行存儲器陣列操作，因此通過將在圖4中所示的存儲器陣列作為示例來描述所述操作。
在圖4中所示的存儲器件包括存儲單元，它們排列形成具有(m+1)行和(n+1)列的矩陣。如圖2A和2B中所示，在每個存儲單元中具有一種配置，其中，存儲元件的一端連接到MOS晶體管T。在這個實(shí)施例中，存儲元件的所述端子連接到MOS晶體管T的源極。
MOS晶體管T00到Tmn的每個的柵極連接到字線W，即字線W0-Wm之一。MOS晶體管T的另一端連接到位線B，即位線B0-Bn之一。在這個實(shí)施例中，MOS晶體管T的所述另一端是MOS晶體管T的漏極。存儲元件的所述另一端連接到源極線S，即源極線S0-Sm之一。
下面的說明描述了多個實(shí)施例，每個實(shí)施例用于實(shí)現(xiàn)下述情況下的由本發(fā)明的一個實(shí)施例提供的存儲器件的寫入操作步驟[1]按照在圖10A中所示的流程圖來控制施加到MOS晶體管的柵極的電壓；并且[2]按照在圖10B中所示的流程圖來控制施加在MOS晶體管的漏極和源極之間的電壓。
應(yīng)當(dāng)注意，下面的說明假定存儲元件的寫入電壓門限值是0.5V。
按照第一實(shí)施例來控制施加到MOS晶體管的柵極的電壓第一實(shí)施例實(shí)現(xiàn)了包括存儲單元的存儲器件，所述存儲單元每個具有一種配置，所述配置具有MOS晶體管和與MOS晶體管串聯(lián)的存儲元件。所述存儲元件被設(shè)計以便在寫入操作后在存儲元件的端子之間立即表現(xiàn)出0.2V的電勢差。設(shè)計MOS晶體管以便表現(xiàn)出作為在表示在MOS晶體管的柵極出現(xiàn)的電壓的Vgate和表示流過MOS晶體管的電流的IDC之間的關(guān)系的、通過在MOS晶體管的漏極和源極之間施加0.5V的電壓而在寫入操作后立即出現(xiàn)的如圖8中所示的關(guān)系。即，作為在Vgate和IDC之間的關(guān)系的、在圖8中所示的關(guān)系是在存儲元件的端子之間出現(xiàn)0.2V的電壓的假設(shè)下在MOS晶體管的漏極和源極之間施加0.3V的電壓的情況下獲得的關(guān)系。
從作為在表示在MOS晶體管的柵極出現(xiàn)的電壓的Vgate和表示流過MOS晶體管的電流的IDC之間的關(guān)系的、在圖8中所示的關(guān)系可以明顯看出，如果增加施加到MOS晶體管的柵極的電壓，則流過MOS晶體管的電流也增加。
另外，為了通過執(zhí)行重寫操作而進(jìn)一步減小存儲元件的電阻，必須在重寫操作中流過大于在前的寫入操作的電流的電流。即，如作為在MOS晶體管的柵極的電壓和流過MOS晶體管的電流之間的關(guān)系的、圖8中所示的，為了執(zhí)行重寫操作，必須在重寫操作中向MOS晶體管的柵極施加大于在在前的寫入操作中的MOS晶體管的柵極上出現(xiàn)的電壓的電壓。
根據(jù)如上所述，作為示例，下面的說明描述這樣的情況其中，在包括在第一實(shí)施例中的MOS晶體管的漏極和源極的存儲單元的端子之間施加0.5V的電壓，以試圖將存儲單元的電阻設(shè)置為6.0K歐姆。
在第一實(shí)施例中，首先，向在初始狀態(tài)中的MOS晶體管的柵極施加電壓0.87V，以在圖10A中所示的流程圖的步驟‘a(chǎn)’執(zhí)行第一寫入操作。
在這種情況下，向在初始狀態(tài)中的MOS晶體管的柵極施加以執(zhí)行第一寫入操作的電壓可以具有任何幅度，只要所述幅度足夠大以將在第一寫入操作后由存儲元件立即表現(xiàn)出的電阻設(shè)置在大于設(shè)置值的值。即，施加到在初始狀態(tài)中的MOS晶體管的柵極以執(zhí)行第一寫入操作的電壓的幅度不必是0.87V。
然后，在圖10A中所示的流程圖的下一個步驟‘b’，執(zhí)行第一讀取操作以測量由存儲元件在第一寫入操作后立即表現(xiàn)出的電阻。
具體而言，因為在存儲元件的電阻和流過位線的電流之間的關(guān)系滿足下面給出的方程A，因此可以通過使用連接到如圖9中所示的位線的感測放大器D來檢測流過位線的電流而測量存儲元件的電阻。讓我們假定，作為測量的結(jié)果，由存儲元件在第一寫入操作后立即表現(xiàn)出的電阻被發(fā)現(xiàn)是6.22K歐姆。
存儲元件的電阻＝0.2V/(流過位線的電流) (A)然后，在圖10A中所示的流程圖的下一個步驟‘c’，將作為通過執(zhí)行第一讀取操作而執(zhí)行的測量的結(jié)果而獲得的電阻Rcell與設(shè)置值Rth相比較。在這種情況下，因為關(guān)系Rcell(＝6.22K歐姆)＞Rth(＝6.0K歐姆)為真，因此寫入操作步驟的流程進(jìn)行到在圖10A中所示的流程圖的步驟‘d’。在步驟‘d’，施加到MOS晶體管的柵極的電壓增加0.01V。即，此時，將電壓0.88V施加到MOS晶體管的柵極。然后，所述寫入操作步驟的流程返回在圖10A中所示的流程圖的步驟‘a(chǎn)’。在步驟‘a(chǎn)’，此時，執(zhí)行第二寫入操作。
然后，在圖10A中所示的流程圖的下一個步驟‘b’，執(zhí)行第二讀取操作以測量在第二寫入操作后由存儲元件立即表現(xiàn)出的電阻。讓我們假設(shè)作為所述測量的結(jié)果，在第二寫入操作后由所述存儲元件立即表現(xiàn)出的電阻被發(fā)現(xiàn)是6.04K歐姆。
然后，在圖10A中所示的流程圖的下一步步驟‘c’，將作為通過執(zhí)行第二讀取操作而執(zhí)行的測量的結(jié)果而獲得的電阻Rcell與設(shè)置值Rth相比較。在這種情況下，因為關(guān)系Rcell(＝6.04K歐姆)＞Rth(＝6.0K歐姆)仍然為真，因此寫入操作步驟的流程繼續(xù)進(jìn)行到在圖10A中所示的流程圖的步驟‘d’。在步驟‘d’，施加到MOS晶體管的柵極的電壓增加0.01V。即，此時，向MOS晶體管的柵極施加0.89V的電壓。然后，所述寫入操作步驟的流程返回在圖10A中所示的流程圖的步驟‘a(chǎn)’。在步驟‘a(chǎn)’，此時，執(zhí)行第三寫入操作。
然后，在圖10A中所示的流程圖的下一個步驟‘b’，執(zhí)行第三讀取操作以測量在第三寫入操作后由存儲元件立即表現(xiàn)出的電阻。讓我們假設(shè)作為所述測量的結(jié)果，在第三寫入操作后由所述存儲元件立即表現(xiàn)出的電阻被發(fā)現(xiàn)是5.87K歐姆。
然后，在圖10A中所示的流程圖的下一步步驟‘c’，將作為通過執(zhí)行第三讀取操作而執(zhí)行的測量的結(jié)果而獲得的電阻Rcell與設(shè)置值Rth相比較。在這種情況下，因為關(guān)系Rcell(＝5.87K歐姆)＜Rth(＝6.0K歐姆)為真，因此寫入操作步驟的流程繼續(xù)進(jìn)行到在圖10A中所示的流程圖的步驟‘e’。在步驟‘e’，所述寫入操作步驟的執(zhí)行結(jié)束。
通過如上所述執(zhí)行寫入操作步驟，所述存儲元件的電阻被設(shè)置在5.87千歐姆。
按照第二實(shí)施例來控制MOS晶體管的漏極和源極之間施加的電壓在如上所述的第一實(shí)施例中，控制施加到MOS晶體管的柵極的電壓以便調(diào)整流過存儲單元的電流。另一方面，在第二實(shí)施例的情況下，控制在MOS晶體管的漏極和源極之間施加的電壓以便調(diào)整流過存儲單元的電流。
第二實(shí)施例實(shí)現(xiàn)了一種存儲器件，它包括存儲單元，每個存儲單元具有一種配置，所述配置具有存儲單元和與存儲元件串聯(lián)的MOS晶體管。設(shè)計所述存儲元件使得具有在寫入操作后在其端子之間的電勢差0.2V。另一方面，設(shè)計所述MOS晶體管使得具有作為在MOS晶體管的漏極和源極之間的電勢差VDS和流到其的電流IDS之間的關(guān)系的、其中每個被示出在圖11中的關(guān)系。
從作為在MOS晶體管的漏極和源極之間的電勢差VDS和流到其的電流IDS之間的關(guān)系的、其中每個被示出在圖11中的關(guān)系可以明顯看出，在將MOS晶體管的柵極的電壓保持在恒定電平的情況下，當(dāng)增加在MOS晶體管的漏極和源極之間施加的電壓時，流過MOS晶體管的電流增加。
另外，如果在存儲元件的端子之間的電勢差被保持在0.2V的固定電平，則可以通過下面給出的方程B來表達(dá)MOS晶體管的漏極和源極之間施加的電壓。
另外，為了通過執(zhí)行重寫操作來減小存儲元件的電阻，必須在重寫操作中流過大于在前的寫入操作的電流的電流。即，從方程B和作為在MOS晶體管的漏極和源極之間的電勢差VDS與流過其的電流IDS之間的關(guān)系的、其中每個被示出在圖11中的關(guān)系可以明顯看出，在重寫操作中，必須以大于在在前的寫入操作中在MOS晶體管的漏極和源極之間施加的電壓的電平來在MOS晶體管的漏極和源極之間施加電壓。
在MOS晶體管的漏極和源極之間的電勢差＝(在位線和源極線之間電勢差)-0.2V (B)根據(jù)如上所述，作為示例，下面的說明描述這樣的情況其中，通過向MOS晶體管的柵極施加恒定電壓而將存儲元件的電阻設(shè)置為預(yù)定設(shè)置值。
在第二實(shí)施例中，首先，向在初始狀態(tài)中的MOS晶體管的漏極和源極之間施加預(yù)定電壓，以在圖10B中所示的流程圖的步驟‘a(chǎn)’執(zhí)行第一寫入操作。然后，在圖10B中所示的流程圖的下一個步驟‘b’，執(zhí)行第一讀取操作以測量由存儲元件在第一寫入操作后立即表現(xiàn)出的電阻。應(yīng)當(dāng)注意，用于執(zhí)行讀取操作的具體方法與第一實(shí)施例相同。
然后，在圖10B中所示的流程圖的下一個步驟‘c’，將作為通過執(zhí)行第一讀取操作而執(zhí)行的測量的結(jié)果獲得的電阻Rcell與設(shè)置值Rth相比較?？梢韵胂蟮贸鱿旅鎯煞N情況(1)如果Rcell與Rth的比較結(jié)果指示關(guān)系Rcell＞Rth為真，則寫入操作步驟的流程進(jìn)行到在圖10B中所示的流程圖的步驟‘d’。在步驟‘d’，施加到MOS晶體管的漏極和源極之間的電壓增加以便執(zhí)行另一個重寫操作。在執(zhí)行所述另一個重寫操作后，將作為通過執(zhí)行讀取操作而執(zhí)行的測量的結(jié)果獲得的電阻Rcell再次與設(shè)置值Rth相比較；并且(2)另一方面，如果Rcell與Rth的比較結(jié)果指示關(guān)系Rcell＜Rth為真，則寫入操作步驟的流程進(jìn)行到在圖10B中所示的流程圖的步驟‘e’。在步驟‘e’，所述寫入操作步驟的執(zhí)行結(jié)束。
應(yīng)當(dāng)注意，圖12A是示出在電阻R(存儲元件)和在MOS晶體管的漏極和源極之間的電勢差之間的關(guān)系的圖。所述電阻R是如下所述的存儲元件設(shè)計所述存儲元件以便表現(xiàn)出在寫入操作后在存儲元件的端子之間立即出現(xiàn)的0.2V的電勢差Vint。另一方面，圖12B是示出在電阻R(存儲元件)與在MOS晶體管的漏極和源極之間的電勢差之間的關(guān)系的圖。所述電阻R是如下所述的存儲元件設(shè)計所述存儲元件以便表現(xiàn)出在寫入操作后在存儲元件的端子之間立即出現(xiàn)的0.4V的電勢差Vint。
從作為在存儲器元件的電阻R(存儲元件)與在MOS晶體管的漏極和源極之間的電勢差之間的關(guān)系的、在圖12A和12B中所示的關(guān)系可以明顯看出，在寫入操作后在存儲元件的端子之間立即出現(xiàn)的電勢差Vint越大，則所述電阻改變率越足夠。
如上所述，在第一實(shí)施例的情況下，在寫入操作步驟期間，檢測存儲元件的電阻，并且通過調(diào)整施加到MOS晶體管的柵極的電壓來執(zhí)行寫入操作。另一方面，在第二實(shí)施例的情況下，在寫入操作步驟期間，檢測存儲元件的電阻，并且通過調(diào)整施加到MOS晶體管的漏極和源極之間的電壓來執(zhí)行寫入操作。因此，在任何一種情況下，可以減小在存儲元件的電阻與設(shè)置值之間的差，以改善存儲元件的電阻的控制能力。
具體而言，即使在寫入操作后在存儲元件的端子之間立即出現(xiàn)的電勢差從理想值0.2V偏移+5％，通過按照由圖10A中所示的流程圖表示的寫入操作步驟來執(zhí)行寫入操作，也可以將存儲元件的電阻設(shè)置在5.92K歐姆。應(yīng)當(dāng)注意，此時施加到MOS晶體管的柵極的電壓是0.91V。
另外，即使在寫入操作后在存儲元件的端子之間立即出現(xiàn)的電勢差從理想值0.2V偏移-5％，通過按照由圖10A中所示的流程圖表示的寫入操作步驟來執(zhí)行寫入操作，也可以將存儲元件的電阻設(shè)置在5.83K歐姆。應(yīng)當(dāng)注意，此時施加到MOS晶體管的柵極的電壓是0.87V。
即，即使存在相對于在寫入操作后立即在存儲元件的端子之間出現(xiàn)的電勢差的值當(dāng)中的理想值0.2V具有大約±5％的變化，通過按照由圖10A中所示的流程圖表示的寫入操作步驟來執(zhí)行寫入操作，也可以將存儲元件的電阻設(shè)置在5.83K到5.92K歐姆的范圍中的值。
為了減小在寫入操作后在存儲元件的端子之間立即存在的電阻的變化，在第一實(shí)施例的情況下，在寫入操作步驟期間，檢測存儲元件的電阻，并且通過調(diào)整施加到MOS晶體管的柵極的電壓而執(zhí)行寫入操作。在第二實(shí)施例的情況下，在寫入操作步驟期間，檢測存儲元件的電阻，并且通過調(diào)整施加到MOS晶體管的漏極和源極之間的電壓而執(zhí)行寫入操作。
具體而言，讓我們假定對于M個存儲元件執(zhí)行寫入操作，所述M個存儲元件每個在設(shè)置值是6.0K歐姆并且柵極電壓是0.89V的情況下用于一個存儲單元中。讓我們也假設(shè)在這種情況下，在寫入操作后在存儲元件的端子之間立即出現(xiàn)的電勢差與在如上所述情況下的理想值0.2V偏移±5％。在這些假設(shè)下，由存儲單元在寫入操作后立即表現(xiàn)出的電阻被設(shè)置為在5.50K歐姆到6.25K歐姆的范圍中的值。圖13A是示出了在被設(shè)置在存儲元件的電阻的所述范圍中的值的電阻的變化的分布的圖。
應(yīng)當(dāng)注意，由作為由存儲元件表現(xiàn)出的電阻的變化的分布的、在圖13A中所示的分布表示的變化對應(yīng)于作為在現(xiàn)有技術(shù)中的寫入操作步驟的結(jié)果的、由存儲元件表現(xiàn)出的電阻的變化。按照在現(xiàn)有技術(shù)中的寫入操作步驟，執(zhí)行寫入操作，而不在所述步驟期間調(diào)整MOS晶體管的電壓。
如果對于存儲單元執(zhí)行重寫操作——其中其存儲元件按照圖10A中所示的寫入操作步驟的執(zhí)行而表現(xiàn)出大于設(shè)置值Rth的電阻Rcell(Rcell＞Rth)，則通過向MOS晶體管的柵極施加0.90V的電壓，存儲元件在重寫操作后立即表現(xiàn)出具有在范圍5.35K歐姆到6.08K歐姆中的值的電阻。所述存儲單元——其中其存儲元件表現(xiàn)出仍然大于設(shè)置值Rth的電阻Rcell(Rcell＞Rth)——是具有由在圖13A中的附圖標(biāo)號Z表示其存儲元件的存儲單元。在其中每個都表現(xiàn)出具有在范圍5.35K歐姆到6.08K歐姆中的值的電阻的存儲元件中，電阻的變化被示出在圖13B中。
如果作為在寫入操作后由存儲元件(除了由在附圖中的附圖標(biāo)號Z表示的存儲元件)立即表現(xiàn)出的電阻的變化的分布的、在圖13A中所示的變化分布被疊加在作為在重寫操作后由存儲單元立即表現(xiàn)出的電阻的變化的分布的、在圖13B中所示的變化分布上，則獲得圖13C中所示的變化分布。圖13C中所示的變化分布是作為在圖10A中所示的寫入操作步驟的執(zhí)行結(jié)果的、由所述存儲元件表現(xiàn)出的電阻的變化的分布。從圖13C可以明顯看出，在由存儲元件表現(xiàn)出的電阻當(dāng)中的變化分布的范圍變窄。
通過控制在寫入操作期間施加到存儲單元的電壓或流過存儲單元的電流，在寫入操作后由所述存儲單元的存儲元件立即表現(xiàn)出的電阻可以被設(shè)置在彼此不同的多個電平。已經(jīng)提出了一種技術(shù)，其中，可以通過將對應(yīng)于在寫入操作后所表現(xiàn)出的小和大電阻的狀態(tài)的多個電平與信息的不同值相關(guān)聯(lián)而在存儲單元中使用的存儲元件中存儲信息的三個或更多的不同值。關(guān)于這樣的技術(shù)的更多信息，參見日本專利申請第2004-124543號。
為了實(shí)現(xiàn)如上所述的技術(shù)，在第一和第二實(shí)施例的情況下都搜索在可設(shè)置范圍中的N個設(shè)置值Rth，其中，N大于等于2。通過具有N個設(shè)置值Rth，在寫入操作后立即表現(xiàn)出的電阻的值可以彼此分開。即，可以在存儲元件中存儲信息的(N+1)個不同值。所述信息的(N+1)個不同值表示N個不同的寫入狀態(tài)和擦除狀態(tài)。
另外，所述實(shí)施例使得可以控制存儲元件的電阻，而不執(zhí)行擦除操作步驟，以便可以在短時間中校正寫入操作。
即，在現(xiàn)有技術(shù)的寫入操作校正中，當(dāng)寫入操作以失敗告終時，需要擦除操作。另一方面，按照所述實(shí)施例，在寫入操作步驟中，在寫入操作后立即執(zhí)行每個讀取操作，以便調(diào)整存儲元件的電阻。因此，可以在短時間中校正寫入操作。
本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)當(dāng)明白，可以根據(jù)設(shè)計要求和其他因素來進(jìn)行各種修改、組合、子組合和替代，只要所述設(shè)計要求和其他因素在所附的權(quán)利要求或其等同內(nèi)容的范圍中。
本發(fā)明包含與在2005年7月8日在日本專利局提交的日本專利申請JP2005-199799號相關(guān)聯(lián)的主題，其整體內(nèi)容通過引用被包含在此。
權(quán)利要求
1.一種存儲器件，包括存儲元件，其具有下述特性所述特性表現(xiàn)出，由于施加至少等于第一門限信號的電信號，電阻從大值改變到小值，而由于施加至少等于第二門限信號的電信號，電阻從小值改變到大值，所述第二門限信號具有與第一門限信號相反的極性；與所述存儲元件串聯(lián)的電路元件；寫入控制部件，其被配置成執(zhí)行第一寫入操作以便試圖將所述存儲元件設(shè)置到比預(yù)先確定的設(shè)置值大的電阻，檢測在第n寫入操作后由所述存儲元件表現(xiàn)出的電阻，其中n大于等于1，將所檢測到的電阻與所述設(shè)置值相比較，并且如果比較結(jié)果指示在所述第n寫入操作后由所述存儲元件表現(xiàn)出的所述電阻仍然大于所述設(shè)置值，則執(zhí)行第(n+1)寫入操作。
2.按照權(quán)利要求1的存儲器件，其中，所述電路元件是單極晶體管；以及由所述寫入控制部件在所述第(n+1)寫入操作中施加到所述單極晶體管的柵極的電壓高于由所述寫入控制部件在所述第n寫入操作中施加到所述單極晶體管的所述柵極的電壓。
3.按照權(quán)利要求1的存儲器件，其中所述電路元件是單極晶體管；以及作為在所述第(n+1)寫入操作中在所述單極晶體管的漏極和源極之間出現(xiàn)的電壓的、由所述寫入控制部件施加的電壓高于作為在所述第n寫入操作中在所述單極晶體管的所述漏極和源極之間出現(xiàn)的電壓的、由所述寫入控制部件施加的電壓。
4.按照權(quán)利要求1的存儲器件，其中所述存儲元件包括第一電極、第二電極和由所述第一和第二電極夾著的存儲層；如果在所述第一和第二電極之間施加至少等于第一門限信號的電信號，則所述存儲元件的電阻從大值改變到小值；以及如果在所述第一和第二電極之間施加至少等于第二門限信號的電信號，則所述存儲元件的所述電阻從小值改變到大值。
5.一種使用存儲器件的半導(dǎo)體器件，包括存儲元件，其具有下述特性所述特性表現(xiàn)出，由于施加至少等于第一門限信號的電信號，電阻從大值改變到小值，而由于施加至少等于第二門限信號的電信號，電阻從小值改變到大值，所述第二門限信號具有與第一門限信號相反的極性；與所述存儲元件串聯(lián)的電路元件；寫入控制部件，其被配置成執(zhí)行第一寫入操作以便試圖將所述存儲元件設(shè)置到比預(yù)先確定的設(shè)置值大的電阻，檢測在第n寫入操作后由所述存儲元件表現(xiàn)出的電阻，其中n大于等于1，將所檢測到的電阻與所述設(shè)置值相比較，并且如果比較結(jié)果指示在第n寫入操作后由所述存儲元件表現(xiàn)出的所述電阻仍然大于所述設(shè)置值，則執(zhí)行第(n+1)寫入操作。
全文摘要
本發(fā)明提供一種存儲器件，它包括存儲元件、電路元件和寫入控制部件。所述存儲單元具有下述特性所述特性表現(xiàn)出由于施加至少等于第一門限信號的電信號，電阻從大值改變到小值，而由于施加至少等于第二門限信號的電信號，電阻從小值改變到大值，所述第二門限信號具有與第一門限信號相反的極性。所述電路元件與所述存儲元件串聯(lián)。所述寫入控制部件被配置成執(zhí)行第一寫入操作，檢測在第n寫入操作后由存儲元件表現(xiàn)出的電阻，其中n大于等于1，將所檢測到的電阻與所述設(shè)置值相比較，并且執(zhí)行第(n+1)寫入操作。
文檔編號G11C11/00GK1892902SQ20061010308
公開日2007年1月10日 申請日期2006年7月10日 優(yōu)先權(quán)日2005年7月8日
發(fā)明者長尾一, 八野英生, 森寬伸, 福本智惠子 申請人:索尼株式會社