專利名稱：增加一氮化物只讀存儲器陣列的抹除均勻性的結(jié)構(gòu)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性(non-volatile)的內(nèi)存結(jié)構(gòu)，且特別涉及一種增加一氮化物只讀存儲器陣列的抹除均勻性的方法。
背景技術(shù)：
奠基于如電子式可抹除可編程只讀存儲器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)及閃存的電荷儲存器結(jié)構(gòu)的電子式可編程及可抹除的非易失性內(nèi)存的技術(shù)是使用于現(xiàn)今多種應(yīng)用中。閃存是利用可獨立地程序化及讀取的內(nèi)存陣列設(shè)計而成。閃存中的感測放大器用以判讀儲存于非易失性內(nèi)存中的數(shù)據(jù)數(shù)值。典型的感測方式為利用電流感測放大器比較參考電流與通過存儲單元的感測電流。
EEPROM與閃存是使用數(shù)種存儲單元結(jié)構(gòu)。當集成電路的尺寸縮小時，由于制造程序的彈性及簡易，對于以介電層捕捉電荷為基礎(chǔ)的存儲單元結(jié)構(gòu)的興趣也顯著增加。以電荷捕捉介電層為基礎(chǔ)的存儲單元結(jié)構(gòu)例如包括業(yè)界所稱的氮化物只讀存儲器(Nitride Read-Only Memory，NROM)、硅-氧化硅-氮化硅-氧化硅-硅(Silicon Oxide Nitride Oxide Silicon，SONOS)以及PHINES等結(jié)構(gòu)。這些存儲單元結(jié)構(gòu)利用如氮化硅的電荷捕捉介電層捕捉電荷而儲存數(shù)據(jù)。當捕捉負電荷時，存儲單元的臨界電壓增加。自電荷捕捉介電層中移除負電荷則降低存儲單元的臨界電壓。
NROM存儲組件使用相對較厚如大于3納米(nm)的底氧化層以預(yù)防漏電情形，且一般約厚達5～9nm。此外，并可使用帶間穿遂感應(yīng)熱電洞注入法(band-to-band tunneling induced hot hole injection，BTBTHH)取代直接穿遂的方式而抹除存儲單元。然而，熱電洞注入法會造成氧化物的破壞，導(dǎo)致臨界電壓高的存儲單元損失電荷以及臨界電壓低的存儲單元獲得電荷。甚者，由于電荷捕捉結(jié)構(gòu)中難以消除的電荷累積，程序化及抹除周期中的抹除時間也必然逐漸增加。電荷累積的發(fā)生是因電洞注入點與電子注入點不一致，經(jīng)抹除脈沖后仍有電子殘留。此外，進行NROM快閃存儲組件的區(qū)塊抹除(sector erase)時，由于制程差異(如通道長度的不同)使得對于各存儲單元的抹除速度都不同。抹除速度的差異導(dǎo)致抹除態(tài)的臨界電壓Vt值的分布范圍擴大，使得某些存儲單元變成難以抹除而某些存儲單元被過度抹除。于是，經(jīng)多次程序化及抹除周期后，臨界電壓Vt的寬度(window)減少，重復(fù)抹寫次數(shù)(endurance)亦顯著降低。當技術(shù)持續(xù)朝縮小尺度發(fā)展，此現(xiàn)象便益趨嚴重。
典型的閃存的存儲單元結(jié)構(gòu)是在傳導(dǎo)多晶硅穿遂氧化層與結(jié)晶硅半導(dǎo)體基板之間設(shè)置一穿遂氧化層?；迳系脑礃O區(qū)與漏極區(qū)是以此兩區(qū)下方的通道區(qū)作分隔。閃存是藉由漏極感測或源極感測而執(zhí)行讀取動作。對于源極側(cè)的感測，是以一條或數(shù)條源極線耦接在存儲單元的源極區(qū)而讀取來自內(nèi)存陣列中一特定存儲單元的電流。
傳統(tǒng)的浮動?xùn)艠O組件儲存1位的電荷于傳導(dǎo)浮動?xùn)艠O中。發(fā)展出可提供2位的快閃存儲單元的NROM存儲單元后，則儲存電荷于氧化硅-氮化硅-氧化硅(ONO)介電層中。典型的NROM存儲單元結(jié)構(gòu)中，位于頂氧化層及底氧化層之間的氮化物層是供作電荷捕捉材料。ONO的層迭結(jié)構(gòu)有效地取代了浮動?xùn)艠O組件中的柵極介電層。在具有氮化物層的ONO介電層中，電荷被捕捉于NROM存儲單元的左側(cè)或右側(cè)。
請參照圖1，其繪示乃依據(jù)本發(fā)明的傳統(tǒng)的單側(cè)抹除而未抹除側(cè)浮動的NROM存儲單元100的存儲單元結(jié)構(gòu)的電路圖。是使用帶間熱電洞注入法進行NROM存儲單元100的單側(cè)抹除。NROM存儲單元100包括三個節(jié)點或端點，即第一節(jié)點101、第二節(jié)點102以及第三節(jié)點103。第一節(jié)點是柵極端。因為NROM存儲單元100以虛擬接地運作，所以第二節(jié)點102能視為源極端或漏極端，第三節(jié)點103則能視為漏極端或源極端。當進行第二節(jié)點102即NROM存儲單元100的左側(cè)的抹除動作時，是施加由負激勵電路(negative pumpcircuit)供給的負電壓于第一節(jié)點101，并施加由正激勵電路供給的正電壓于第二節(jié)點102，而第三節(jié)點103為浮動態(tài)。NROM存儲單元100的第三節(jié)點103可耦接例如1伏特或4伏特的未定電壓而使內(nèi)存陣列的存儲單元的抹除動作產(chǎn)生變化。對第三節(jié)點103進行抹除時，存在類似的關(guān)系。當進行第三節(jié)點103的抹除動作時，是施加由負激勵電路供給的負電壓于第一節(jié)點101，并施加由正激勵電路供給的正電壓于第三節(jié)點103，而第二節(jié)點102為浮動態(tài)。此例中，NROM存儲單元100的第二節(jié)點102可耦接例如1伏特或4伏特的未定電壓而使內(nèi)存陣列的存儲單元的抹除動作產(chǎn)生變化。
請參照圖2，其繪示乃依據(jù)本發(fā)明的另一傳統(tǒng)的單側(cè)抹除而未抹除側(cè)接地的NROM存儲單元200的存儲單元結(jié)構(gòu)的電路圖。NROM存儲單元200包括三個節(jié)點，即第一節(jié)點201、第二節(jié)點202以及第三節(jié)點203。當進行第二節(jié)點202的抹除動作時，是施加由負激勵電路供給的負電壓于第一節(jié)點201，并施加由正激勵電路供給的正電壓于第二節(jié)點202，而第三節(jié)點203接地。此種結(jié)構(gòu)的風(fēng)險為假若施加于第二節(jié)點202的電壓大小超過NROM存儲單元200的穿通電壓，正激勵電路可能會故障(crash)而導(dǎo)致抹除動作失敗。對第三節(jié)點203進行抹除時，存在類似的問題。當進行第三節(jié)點203的抹除動作時，是施加由負激勵電路供給的負電壓于第一節(jié)點201，并施加由正激勵電路供給的正電壓于第三節(jié)點203，而第二節(jié)點202接地。假若施加在第三節(jié)點203的電壓大小超過NROM存儲單元200的穿通電壓，穿通現(xiàn)象同樣會發(fā)生。正激勵電路可能會故障而導(dǎo)致抹除動作失敗。
將NROM內(nèi)存陣列的NROM存儲單元程序化的慣用技術(shù)為熱電洞電子注入法。當進行抹除動作時，常見的抹除存儲單元的技術(shù)則稱為帶間熱電洞注入法，其中，抹除能力是高度取決于橫向電場(lateral electric field)。NROM存儲單元的未抹除側(cè)的電位很可能對抹除能力產(chǎn)生橫向電場的效果。當評估NROM內(nèi)存陣列的抹寫能力及存儲能力(retention)時，由于重復(fù)抹寫(cycling)及持續(xù)存儲(baking)，抹除能力的缺乏均勻性會造成內(nèi)存容限(margin)的損失。NROM存儲單元中浮動態(tài)(或接地)的未抹除側(cè)可耦接在未定電壓(如1伏特或4伏特)而使內(nèi)存陣列的抹除動作的臨界電壓產(chǎn)生變化。此外，亦造成抹除動作結(jié)束后臨界電壓Vt值的分布范圍擴大。未定電壓的變化可能造成過度抹除。另一方面，若未抹除側(cè)接地，當位線的偏壓超過穿通電壓時，穿通現(xiàn)象可能會造成激勵電路故障。結(jié)果，當進行區(qū)塊的抹除動作時，NROM內(nèi)存陣列中某些節(jié)點為浮動態(tài)的NROM存儲單元便可能產(chǎn)生供以抹除NROM存儲單元的電壓缺乏一致性的情形。
因此，有必要設(shè)計一種增加NROM內(nèi)存陣列中NROM存儲單元的單側(cè)抹除的抹除均勻性的方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種增加一氮化物只讀存儲器陣列的抹除均勻性的方法。
根據(jù)本發(fā)明的目的，提出一種增加一氮化物只讀存儲器(NitrideRead-Only Memory，NROM)陣列的抹除均勻性的方法。NROM內(nèi)存陣列具有數(shù)個NROM存儲單元、耦接在這些NROM存儲單元的左側(cè)的數(shù)個偶序金屬位線以及耦接在這些NROM存儲單元的右側(cè)的數(shù)個奇序金屬位線。此方法包括首先，抹除這些NROM存儲單元的左側(cè)。接著，施加正電壓至耦接在這些NROM存儲單元的左側(cè)的這些偶序金屬位線。然后，將耦接各NROM存儲單元的右側(cè)的這些奇序金屬位線放電至共同節(jié)點。
根據(jù)本發(fā)明的目的，提出一種增加一氮化物只讀存儲器(NitrideRead-Only Memory，NROM)陣列的抹除均勻性的方法。NROM內(nèi)存陣列具有數(shù)個NROM存儲單元、耦接在這些NROM存儲單元的左側(cè)的數(shù)個偶序金屬位線以及耦接在這些NROM存儲單元的右側(cè)的數(shù)個奇序金屬位線。此方法包括首先，抹除這些NROM存儲單元的左側(cè)。接著，施加正電壓至耦接在這些NROM存儲單元的左側(cè)的這些偶序金屬位線。然后，將耦接各NROM存儲單元的右側(cè)的這些奇序金屬位線放電至電流源。
本發(fā)明有效地提高NROM內(nèi)存陣列的NROM存儲單元的抹除均勻性，并增加NROM存儲單元的抹寫能力及存儲能力。本發(fā)明也藉由施加足夠高的電壓以避免激勵電路由于發(fā)生穿通現(xiàn)象而故障，同時電壓也足夠低以保持橫向電場而較佳地進行抹除動作。
為讓本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，做詳細說明如下。


圖1繪示乃依據(jù)本發(fā)明的傳統(tǒng)的單側(cè)抹除而未抹除側(cè)浮動的NROM存儲單元的存儲單元結(jié)構(gòu)的電路圖。
圖2繪示乃依據(jù)本發(fā)明的另一傳統(tǒng)的單側(cè)抹除而未抹除側(cè)接地的NROM存儲單元200的存儲單元結(jié)構(gòu)的電路圖。
圖3繪示乃依據(jù)本發(fā)明的第一實施例的進行單側(cè)抹除動作時一節(jié)點耦接在共同節(jié)點的NROM存儲單元的存儲單元結(jié)構(gòu)的電路圖。
圖4繪示乃依據(jù)本發(fā)明的第二實施例的進行單側(cè)抹除動作時一節(jié)點耦接在電流源的NROM存儲單元的存儲單元結(jié)構(gòu)的電路圖。
圖5繪示乃依據(jù)本發(fā)明的具有耦接在放電系統(tǒng)以提高抹除均勻性的NROM內(nèi)存陣列的虛擬接地陣列的簡化電路圖。
圖6繪示乃依據(jù)本發(fā)明的用以將NROM內(nèi)存陣列的偶序金屬位線及奇序金屬位線放電的放電系統(tǒng)的簡化電路圖。
圖7繪示乃依據(jù)本發(fā)明的第一實施例的進行NROM內(nèi)存陣列中的NROM存儲單元的單側(cè)抹除動作的處理功能的流程圖。
圖8繪示乃依據(jù)本發(fā)明的放電系統(tǒng)的共同節(jié)點的示意圖。
附圖符號說明100、200、300、400、540、541、542、543、544、545、546、547、548、550、551、552、553、555、556、557、558NROM存儲單元101、201、301、401第一節(jié)點102、202、302、402第二節(jié)點103、203、303、403第三節(jié)點500虛擬接地陣列510NROM內(nèi)存陣列MBL0/520、MBL2/522、MBLn-2/523、MBLn/525奇序金屬位線MBL1/521、MBLn-1/524偶序金屬位線530、531、532、533位線560放電系統(tǒng)570X軸解碼器580Y軸解碼器590內(nèi)部供應(yīng)電源610、620電路630、631、632、633、634、635、N0、N1、N2、N3、N4、N5、N6、N7、N8、N9、N10、N11、N12、N13、N14、N15金屬氧化物半導(dǎo)體晶體管具體實施方式
請參照圖3，其繪示乃依據(jù)本發(fā)明的第一實施例的進行單側(cè)抹除動作時一節(jié)點耦接在共同節(jié)點的NROM存儲單元300的存儲單元結(jié)構(gòu)的電路圖。NROM存儲單元300具有第一節(jié)點301、第二節(jié)點302及第三節(jié)點303。當進行第二節(jié)點302的抹除動作時，第一節(jié)點301耦接在負激勵電路，第二節(jié)點302耦接在正激勵電路，第三節(jié)點303則耦接在共同節(jié)點。當進行第三節(jié)點303的抹除動作時，第一節(jié)點301耦接在負激勵電路，第二節(jié)點302耦接在共同節(jié)點，第三節(jié)點303則耦接在正激勵電路。共同節(jié)點的電壓大小是足夠高以避免穿通現(xiàn)象發(fā)生，并足夠低以保持橫向電場而進行抹除動作。
請參照圖4，其繪示乃依據(jù)本發(fā)明的第二實施例的進行單側(cè)抹除動作時一節(jié)點耦接在電流源的NROM存儲單元400的存儲單元結(jié)構(gòu)的電路圖。NROM存儲單元400具有第一節(jié)點401、第二節(jié)點402及第三節(jié)點403。當進行第二節(jié)點402的抹除動作時，第一節(jié)點401耦接在負激勵電路，第二節(jié)點402耦接在正激勵電路，第三節(jié)點403則耦接在電流源。當進行第三節(jié)點403的抹除動作時，第一節(jié)點401耦接在負激勵電路，第二節(jié)點402耦接在電流源，第三節(jié)點303則耦接在正激勵電路。電流源的電流大小是與抹除動作所需的電流大小成比例。因此，第三節(jié)點403的電壓大小為動態(tài)，并與第二節(jié)點402的電壓大小有關(guān)。例如，當進行抹除動作而開始改變位線的狀態(tài)時，第三節(jié)點403的電壓大小亦隨之調(diào)整。
請參照圖5，其繪示乃依據(jù)本發(fā)明的具有耦接在放電系統(tǒng)560以提高抹除均勻性的NROM內(nèi)存陣列510的虛擬接地陣列500的簡化電路圖。NROM內(nèi)存陣列510包括數(shù)行及數(shù)列的NROM存儲單元，如NROM存儲單元540、NROM存儲單元541、NROM存儲單元542、NROM存儲單元543、NROM存儲單元544、NROM存儲單元545、NROM存儲單元546、NROM存儲單元547、NROM存儲單元548、NROM存儲單元550、NROM存儲單元551、NROM存儲單元552、NROM存儲單元553、NROM存儲單元555、NROM存儲單元556、NROM存儲單元557以及NROM存儲單元558。放電系統(tǒng)560包括數(shù)個MOS晶體管用以將各金屬位線放電至共同節(jié)點或電流源。電路設(shè)計者可選擇如圖3所示將各金屬位線放電至共同節(jié)點或如圖4所示將各金屬位線放電至電流源。Y軸解碼器580用以譯碼y方向的金屬位線，并存取金屬位線MBL0/520、MBL1/521、MBL2/522、…、MBLn-2/523、MBLn-1/524或MBLn/525之間的數(shù)據(jù)。X軸解碼器570用以譯碼x方向的位線，并存取位線530、531、…、532或533之間的數(shù)據(jù)。使用者可提供特定的NROM存儲單元的(x，y)位置以程序化或抹除特定的NROM存儲單元。當進行抹除動作時，內(nèi)部供應(yīng)電源590提供電源至Y軸解碼器580以抹除特定的NROM存儲單元。
請參照圖6，其繪示乃依據(jù)本發(fā)明的用以將NROM內(nèi)存陣列500的偶序金屬位線及奇序金屬位線放電的放電系統(tǒng)560的簡化電路圖。當進行傳統(tǒng)的程序化動作或傳統(tǒng)的抹除動作時，電路610及電路620一般都接地。傳統(tǒng)的抹除動作的目的是將NROM存儲單元放電至接地端。電路610或電路620視NROM存儲單元的左側(cè)或右側(cè)需要放電而導(dǎo)通以將偶序金屬位線或奇序金屬位線放電。電路610及電路620在第一實施例中皆可作為共同節(jié)點，或在第二實施例中皆可作為電流源。放電系統(tǒng)560包括耦接在電路610的一組偶序MOS晶體管630、632、633及635，以及耦接在電路620的一組奇序MOS晶體管631及634。偶序MOS晶體管對應(yīng)地耦接在偶序金屬位線，奇序MOS晶體管則對應(yīng)地耦接在奇序金屬位線，亦即MOS晶體管630耦接在金屬位線MBL0/520，MOS晶體管632耦接在金屬位線MBL2/522，MOS晶體管633耦接在金屬位線MBLn-2/523，MOS晶體管635耦接在金屬位線MBLn/525，而MOS晶體管631耦接在金屬位線MBL1/521，MOS晶體管634耦接在金屬位線MBLn-1/524。標號DISCH0/640、DISCH1/641、DISCH2/642、DISCHn-2/643、DISCHn-1/644及DISCHn/645代表進行抹除動作時將未抹除側(cè)耦接在共同節(jié)點的控制信號。控制信號DISCH1/641耦接在MOS晶體管631相當于形成共同節(jié)點的通閘(pass gate)，并導(dǎo)通金屬位線MBL1/521?？刂菩盘朌ISCH2/642耦接在MOS晶體管632相當于形成共同節(jié)點的通閘，并導(dǎo)通金屬位線MBL2/522。控制信號DISCHn-2/643耦接在MOS晶體管633相當于形成共同節(jié)點的通閘，并導(dǎo)通金屬位線MBLn-2/523?？刂菩盘朌ISCHn-1/644耦接在MOS晶體管634相當于形成共同節(jié)點的通閘，并導(dǎo)通金屬位線MBLn-1/524?？刂菩盘朌ISCHn/645耦接在MOS晶體管635相當于形成共同節(jié)點的通閘，并導(dǎo)通金屬位線MBLn/525。
在第一實施例中，放電系統(tǒng)560是放電至共同節(jié)點，當進行NROM存儲單元的右側(cè)的抹除動作時，內(nèi)部供應(yīng)電源590通過Y軸解碼器580施加正電壓至NROM存儲單元的右側(cè)，而NROM存儲單元的左側(cè)包括偶序金屬位線MBL0/520、MBL2/522、MBLn-2/523以及MBLn/525則放電至共同節(jié)點即電路610。當進行NROM存儲單元的左側(cè)的抹除動作時，內(nèi)部供應(yīng)電源590通過Y軸解碼器580施加正電壓至NROM存儲單元的左側(cè)，而NROM存儲單元的右側(cè)包括奇序金屬位線MBL1/521以及MBLn-1/524則放電至共同節(jié)點即電路620。當進行程序化時，放電系統(tǒng)560是放電至接地端。
在第二實施例中，放電系統(tǒng)560是放電至電流源，當進行NROM存儲單元的右側(cè)的抹除動作時，內(nèi)部供應(yīng)電源590通過Y軸解碼器580施加正電壓至NROM存儲單元的右側(cè)，而NROM存儲單元的左側(cè)包括偶序金屬位線MBL0/520、MBL2/522、MBLn-2/523以及MBLn/525則放電至電流源即電路610。當進行NROM存儲單元的左側(cè)的抹除動作時，內(nèi)部供應(yīng)電源590通過Y軸解碼器580施加正電壓至NROM存儲單元的左側(cè)，而NROM存儲單元的右側(cè)包括奇序金屬位線MBL1/521以及MBLn-1/524則放電至電流源即電路620。當進行程序化時，放電系統(tǒng)560是放電至接地端。
請參照圖7，其繪示乃依據(jù)本發(fā)明的第一實施例的進行NROM內(nèi)存陣列的NROM存儲單元的單側(cè)抹除動作的處理功能700的流程圖。在步驟710中，處理功能700判斷抹除范圍，使用者可指定抹除區(qū)塊或抹除NROM內(nèi)存陣列530中全部的存儲單元。在步驟720中，處理功能700判斷欲抹除NROM存儲單元540-543、545-548、550-553以及555-558的左側(cè)或右側(cè)。若欲進行左側(cè)的抹除動作，在步驟730中，處理功能700藉由以內(nèi)部供應(yīng)電源590施加正電壓至偶序金屬位線MBL0/520、MBL2/522、MBLn-2/523以及MBLn/525而抹除NROM存儲單元的左側(cè)。在步驟732中，處理功能700將奇序金屬位線MBL1/521以及MBLn-1/524放電至共同節(jié)點或電流源。若欲進行右側(cè)的抹除動作，在步驟740中，處理功能700藉由以內(nèi)部供應(yīng)電源590施加正電壓至奇序金屬位線MBL1/521以及MBLn-1/524而抹除NROM存儲單元的右側(cè)。在步驟742中，處理功能700將偶序金屬位線MBL0/520、MBL2/522、MBLn-2/523以及MBLn/525放電至共同節(jié)點或電流源。
請參照圖8，其繪示乃依據(jù)本發(fā)明的放電系統(tǒng)560的共同節(jié)點的示意圖。在此例中，放電系統(tǒng)560包括16個MOS晶體管，即N0-N15。各偶序MOS晶體管N0、N2、N4、N6、N8、N10、N12及N14是耦接在與NROM內(nèi)存陣列耦接的偶序金屬位線。各奇序MOS晶體管N1、N3、N5、N7、N9、N11、N13及N15是耦接在與NROM內(nèi)存陣列耦接的奇序金屬位線。信號COMSUACEB表示與共同節(jié)點的連接。
綜上所述，雖然本發(fā)明已以一較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中任何具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視后附的申請專利范圍所界定者為準。
權(quán)利要求
1.一種增加一氮化物只讀存儲器陣列的抹除均勻性的方法，該一氮化物只讀存儲器陣列具有多個一氮化物只讀存儲器存儲單元、耦接在各這些一氮化物只讀存儲器存儲單元的左側(cè)的多個偶序金屬位線以及耦接在各這些氮化物只讀存儲器存儲單元的右側(cè)的多個奇序金屬位線，該方法包括抹除各這些一氮化物只讀存儲器存儲單元的左側(cè)；施加一正電壓至耦接在各這些一氮化物只讀存儲器存儲單元的左側(cè)的這些偶序金屬位線；以及將耦接在各這些一氮化物只讀存儲器存儲單元的右側(cè)的這些奇序金屬位線放電至一共同節(jié)點。
2.如權(quán)利要求1所述的方法，其中，該共同節(jié)點的電壓大小是足夠高以避免穿通現(xiàn)象發(fā)生并足夠低以保持一橫向電場而進行抹除動作。
3.如權(quán)利要求1所述的方法，其中，該抹除各這些一氮化物只讀存儲器存儲單元的左側(cè)的步驟中另包括抹除該一氮化物只讀存儲器陣列的一一氮化物只讀存儲器存儲單元區(qū)塊。
4.如權(quán)利要求1所述的方法，其中。該抹除各這些一氮化物只讀存儲器存儲單元的左側(cè)的步驟中另包括抹除該一氮化物只讀存儲器陣列的一行一氮化物只讀存儲器存儲單元。
5.一種增加一氮化物只讀存儲器陣列的抹除均勻性的方法，該一氮化物只讀存儲器陣列具有多個氮化物只讀存儲器存儲單元、耦接在各這些一氮化物只讀存儲器存儲單元的左側(cè)的多個偶序金屬位線以及耦接在各這些一氮化物只讀存儲器存儲單元的右側(cè)的多個奇序金屬位線，該方法包括抹除各這些一氮化物只讀存儲器存儲單元的左側(cè)；施加一正電壓至耦接在各這些一氮化物只讀存儲器存儲單元的左側(cè)的這些偶序金屬位線；以及將耦接在各這些一氮化物只讀存儲器存儲單元的右側(cè)的這些奇序金屬位線放電至一電流源。
6.如權(quán)利要求5所述的方法，其中，該抹除各這些一氮化物只讀存儲器存儲單元的左側(cè)的步驟中另包括抹除該一氮化物只讀存儲器陣列的一一氮化物只讀存儲器存儲單元區(qū)塊。
7.如權(quán)利要求5所述的方法，其中，該抹除這些一氮化物只讀存儲器存儲單元中每一氮化物只讀存儲器存儲單元的左側(cè)的步驟中另包括抹除該一氮化物只讀存儲器陣列的一行一氮化物只讀存儲器存儲單元。
全文摘要
一種增加一氮化物只讀存儲器(Nitride Read－Only Memory，NROM)陣列的抹除均勻性的方法。NROM內(nèi)存陣列具有數(shù)個NROM存儲單元、耦接在這些NROM存儲單元的左側(cè)的數(shù)個偶序金屬位線以及耦接在這些NROM存儲單元的右側(cè)的數(shù)個奇序金屬位線。此方法包括首先，抹除這些NROM存儲單元的左側(cè)。接著，施加正電壓至耦接在這些NROM存儲單元的左側(cè)的這些偶序金屬位線。然后，將耦接各NROM存儲單元的右側(cè)的這些奇序金屬位線放電至共同節(jié)點。
文檔編號G11C11/56GK1921014SQ20061007547
公開日2007年2月28日 申請日期2006年4月20日 優(yōu)先權(quán)日2005年8月24日
發(fā)明者林清淳, 陳耕暉, 郭乃萍, 陳漢松, 洪俊雄, 謝文義 申請人:旺宏電子股份有限公司