專利名稱：非易失性半導(dǎo)體存儲(chǔ)裝置的基準(zhǔn)電流生成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及，存儲(chǔ)例如多值數(shù)據(jù)的NOR型非易失性半導(dǎo)體存儲(chǔ)裝置，特別是涉及應(yīng)用于其檢測(cè)放大器(也稱為“讀出放大器”)的基準(zhǔn)電流生成電路。
背景技術(shù)：
正在開發(fā)各種例如由EEPROM單元構(gòu)成的可一并電擦除的非易失性半導(dǎo)體存儲(chǔ)裝置(以下稱其為快閃存儲(chǔ)器)。例如，NOR型的快閃存儲(chǔ)器的讀出及驗(yàn)證動(dòng)作，通過由檢測(cè)放大器比較所選擇的存儲(chǔ)單元和基準(zhǔn)存儲(chǔ)單元中流過的電流而執(zhí)行(例如，日本專利申請(qǐng)?zhí)亻_2004-103211號(hào)公報(bào)；B.Pathank等人，A 1.8V 64Mb 100MHz FlexibleRead While Write Flash Memory，2001，IEEE InternationalSolid-State Circuits Conference)。這種方式稱為電流比較型檢測(cè)(sense，也稱為讀出)方式。
作為電流比較型檢測(cè)方式，公知的有將基準(zhǔn)電流Iref直接供給到檢測(cè)放大器的輸入端的Iref直連方式和將基準(zhǔn)電流Iref經(jīng)電流鏡電路供給到檢測(cè)放大器的輸入端的Iref鏡方式兩種。
Iref直連方式使用多個(gè)基準(zhǔn)存儲(chǔ)單元。各基準(zhǔn)存儲(chǔ)單元的閾值電壓不是一定的，而是具有偏差的。因此，為了縮小基準(zhǔn)存儲(chǔ)單元的閾值電壓的偏差，在調(diào)整上需要很長(zhǎng)時(shí)間。與此相對(duì)，Iref鏡方式，由于基準(zhǔn)存儲(chǔ)單元是一個(gè)，具有調(diào)整時(shí)間可以短的優(yōu)點(diǎn)。
另一方面，從存儲(chǔ)單元讀出數(shù)據(jù)時(shí)的電流容限，在從存儲(chǔ)二值狀態(tài)的存儲(chǔ)器中讀出數(shù)據(jù)“0”的場(chǎng)合和讀出數(shù)據(jù)“1”的場(chǎng)合這兩種場(chǎng)合中，Iref鏡方式與Iref直連方式相比具有優(yōu)越性。就是說(shuō)，Iref直連方式中的存儲(chǔ)單元的電壓/電流特性和基準(zhǔn)存儲(chǔ)單元的電壓/電流特性的斜度大致相等。因此，在分別對(duì)存儲(chǔ)了數(shù)據(jù)“0”的不使電流流過的存儲(chǔ)單元和存儲(chǔ)了數(shù)據(jù)“1”的使電流流過的存儲(chǔ)單元的由于溫度引起的存儲(chǔ)單元的閾值變動(dòng)以及字線電位的變動(dòng)等導(dǎo)致的對(duì)檢測(cè)電流容限的影響中，存儲(chǔ)了數(shù)據(jù)“0”的存儲(chǔ)單元側(cè)的檢測(cè)電流容限變小。與此相對(duì)，在Iref鏡方式的場(chǎng)合，基準(zhǔn)存儲(chǔ)單元的電壓/電流特性是由電流鏡電路的鏡比(mirror ratio)規(guī)定，對(duì)于存儲(chǔ)單元的電壓/電流特性的斜度可以設(shè)定不同的斜度。就是說(shuō)，這是因?yàn)榭梢詫⑨槍?duì)上述變動(dòng)的對(duì)檢測(cè)電流容限的影響分別分配到存儲(chǔ)了數(shù)據(jù)“0”、數(shù)據(jù)“1”的存儲(chǔ)單元。
但是，最近正在開發(fā)在一個(gè)存儲(chǔ)單元中存儲(chǔ)大于等于2位的多值狀態(tài)的多值存儲(chǔ)器。在多值存儲(chǔ)器的場(chǎng)合，與2值存儲(chǔ)器相比需要更多的基準(zhǔn)電流，且必需以高精度生成多個(gè)基準(zhǔn)電流。例如，在存儲(chǔ)4值數(shù)據(jù)的場(chǎng)合，必需生成3個(gè)基準(zhǔn)電流。在這樣生成多個(gè)基準(zhǔn)電流的場(chǎng)合，反而是現(xiàn)有的Iref鏡方式難以確保對(duì)上述偏差的電流容限。因此，可以考慮使用Iref直連方式。然而，在Iref直連方式的場(chǎng)合，與基準(zhǔn)電流數(shù)目相同的基準(zhǔn)存儲(chǔ)單元是必需的。因此，存在需要很長(zhǎng)時(shí)間來(lái)調(diào)整基準(zhǔn)存儲(chǔ)單元的問題。
本發(fā)明的目的是提供一種可以縮短基準(zhǔn)存儲(chǔ)單元的閾值電壓的調(diào)整時(shí)間、且具有可以確保足夠的電流容限的基準(zhǔn)電流生成電路的非易失性半導(dǎo)體存儲(chǔ)裝置。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供一種非易失性半導(dǎo)體存儲(chǔ)裝置，包括至少一個(gè)基準(zhǔn)存儲(chǔ)單元；以及具有多個(gè)電流鏡電路的基準(zhǔn)電流生成電路；上述基準(zhǔn)電流生成電路根據(jù)流過上述基準(zhǔn)存儲(chǔ)單元中的電流，由多個(gè)上述電流鏡電路生成多個(gè)基準(zhǔn)電流，供給檢測(cè)放大器。
根據(jù)本發(fā)明的第二方面，提供一種非易失性半導(dǎo)體存儲(chǔ)裝置，包括設(shè)定不同閾值電壓的多個(gè)基準(zhǔn)存儲(chǔ)單元；從上述多個(gè)基準(zhǔn)存儲(chǔ)單元中選擇一個(gè)基準(zhǔn)存儲(chǔ)單元的選擇電路；對(duì)流過利用上述選擇電路選擇的上述一個(gè)基準(zhǔn)存儲(chǔ)單元的基準(zhǔn)電流和流過所選擇的存儲(chǔ)單元的電流進(jìn)行比較的檢測(cè)放大器。
根據(jù)本發(fā)明的第三方面，提供一種非易失性半導(dǎo)體存儲(chǔ)裝置，包括將流過所選擇的存儲(chǔ)單元的電流供給一個(gè)輸入端，而將流過基準(zhǔn)存儲(chǔ)單元的電流供給另一個(gè)輸入端的檢測(cè)放大器；在上述檢測(cè)放大器的上述另一個(gè)輸入端和上述基準(zhǔn)存儲(chǔ)單元之間連接的第1晶體管；一端連接到上述檢測(cè)放大器的另一個(gè)輸入端的第2晶體管；與上述第2選擇晶體管的另一端相連接的恒流源；以及一端與上述檢測(cè)放大器的一個(gè)輸入端相連接，另一端連接在上述第1晶體管和上述基準(zhǔn)存儲(chǔ)單元之間的第3晶體管；在調(diào)整上述基準(zhǔn)存儲(chǔ)單元時(shí)，上述第1晶體管為截止，而上述第2、第3晶體管為導(dǎo)通。


圖1為示出根據(jù)實(shí)施方式1的Iref鏡方式的檢測(cè)放大器的電路圖。
圖2為示出應(yīng)用于實(shí)施方式1的存儲(chǔ)多值數(shù)據(jù)的快閃存儲(chǔ)器的示意構(gòu)成圖。
圖3為示出圖2所示的存儲(chǔ)單元陣列的構(gòu)成圖。
圖4為示出圖2所示的各塊的結(jié)構(gòu)的電路圖。
圖5為示出Iref鏡方式的檢測(cè)放大器的特性的示圖。
圖6為示出根據(jù)實(shí)施方式2的基準(zhǔn)電流生成電路的電路圖。
圖7為示出根據(jù)實(shí)施方式3的基準(zhǔn)電流生成電路的電路圖。
圖8為示出根據(jù)實(shí)施方式3的變形例的基準(zhǔn)電流生成電路的電路圖。
圖9為示出根據(jù)實(shí)施方式4的Iref直連方式的檢測(cè)放大器的電路圖。
圖10為示出在基準(zhǔn)存儲(chǔ)單元中設(shè)定的閾值電壓和與數(shù)據(jù)相對(duì)應(yīng)的閾值電壓的關(guān)系的示圖。
圖11為示出Iref直連方式的檢測(cè)放大器的特性的示圖。
圖12為示出根據(jù)實(shí)施方式5的Iref直連方式的檢測(cè)放大器的電路圖。
圖13為示出根據(jù)實(shí)施方式6的包含基準(zhǔn)存儲(chǔ)單元的調(diào)整電路的Iref直連方式的檢測(cè)放大器的電路圖。
圖14為示出圖13的變形例的電路圖。
圖15為示出根據(jù)實(shí)施方式7的包含基準(zhǔn)存儲(chǔ)單元的調(diào)整電路的Iref直連方式的檢測(cè)放大器的電路圖。
圖16為示出供給到圖15所示的檢測(cè)放大器的電壓和基準(zhǔn)電流的關(guān)系的示圖。
圖17為示出根據(jù)實(shí)施方式8的包含基準(zhǔn)存儲(chǔ)單元的調(diào)整電路的Iref直連方式的檢測(cè)放大器的電路圖。
圖18為示出實(shí)施方式8的變形例的電路圖。
具體實(shí)施例方式
下面參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。
首先，參照?qǐng)D2、圖3、圖4對(duì)應(yīng)用于實(shí)施方式1的存儲(chǔ)多值數(shù)據(jù)的快閃存儲(chǔ)器的示意結(jié)構(gòu)予以說(shuō)明。如圖2所示，存儲(chǔ)單元陣列(MCA)1，具有n個(gè)塊B0～Bn-1。各塊B0～Bn-1是數(shù)據(jù)擦除的最小單位。存儲(chǔ)單元陣列1具有選擇存儲(chǔ)單元的譯碼器電路2、驗(yàn)證用檢測(cè)放大器(S/A)3A、讀出用檢測(cè)放大器(S/A)3B及數(shù)據(jù)譯碼器4。另外，對(duì)于存儲(chǔ)單元陣列1的各塊B0～Bn-1還配置有共用的數(shù)據(jù)線5。
譯碼電路2與地址總線6相連接，按照從控制器10供給的地址信號(hào)選擇字線(行線)、位線(列線)而選擇存儲(chǔ)單元。
驗(yàn)證用檢測(cè)放大器3A及讀出用檢測(cè)放大器3B的輸入端與數(shù)據(jù)線5連接。驗(yàn)證用檢測(cè)放大器3A及讀出用檢測(cè)放大器3B，在存儲(chǔ)單元中，存儲(chǔ)例如4值、2位的數(shù)據(jù)的場(chǎng)合，如后所述，由于生成例如3個(gè)基準(zhǔn)電流，因此具有至少使用一個(gè)基準(zhǔn)單元的基準(zhǔn)電流生成電路。這兩個(gè)檢測(cè)放大器3A、3B，對(duì)從基準(zhǔn)電流生成電路供給的基準(zhǔn)電流和在所選擇的存儲(chǔ)單元中流過的電流進(jìn)行比較。
驗(yàn)證用檢測(cè)放大器3A的輸出端與數(shù)據(jù)總線7連接，在數(shù)據(jù)寫入時(shí)，或在擦除時(shí)，檢測(cè)從存儲(chǔ)單元讀出的信號(hào)，供給控制器10。讀出用檢測(cè)放大器3B的輸出端與數(shù)據(jù)譯碼器4連接。數(shù)據(jù)譯碼器4對(duì)由讀出用檢測(cè)放大器3B供給的信號(hào)進(jìn)行譯碼，生成輸出信號(hào)。數(shù)據(jù)譯碼器4的輸出端與輸入輸出部(I/O)11連接，在讀出數(shù)據(jù)時(shí)從數(shù)據(jù)譯碼器4輸出的信號(hào)經(jīng)輸入輸出部11輸出到外部。
地址總線6、數(shù)據(jù)總線7與控制器10連接。在控制器10上連接有輸入輸出部11，CUI(命令用戶接口)12，ROM13以及第1和第2電壓生成電路8、9。輸入輸出部11將從外部供給的命令CMD供給CUI 12，將存儲(chǔ)單元的寫入數(shù)據(jù)供給控制器10。此外，輸入輸出部11，將由讀出用檢測(cè)放大器4供給的讀出數(shù)據(jù)輸出到外部。
另外，CUI 12接受從外部輸入的芯片使能(enable)信號(hào)CE、寫入使能信號(hào)WE等信號(hào)以及地址信號(hào)Add，對(duì)這些信號(hào)進(jìn)行處理而供給控制器10。在ROM13中存儲(chǔ)用于控制控制器10的動(dòng)作的各種程序?？刂破?0按照上述命令CMD及程序控制整個(gè)快閃存儲(chǔ)器的動(dòng)作。就是說(shuō)，將地址信號(hào)供給地址總線6，將寫入數(shù)據(jù)供給數(shù)據(jù)總線7。此外，控制器10，在寫入數(shù)據(jù)時(shí)、驗(yàn)證時(shí)、讀出時(shí)以及擦除時(shí)，控制第1、第2電壓生成電路8、9，使其生成預(yù)定的電壓。第1電壓生成電路8，在寫入數(shù)據(jù)時(shí)、驗(yàn)證時(shí)以及讀出時(shí)，生成供給到存儲(chǔ)單元的控制柵的電壓，即生成字線電壓。此字線電壓經(jīng)譯碼器電路2內(nèi)的行主譯碼器、行預(yù)譯碼器供給到字線。另外，第2電壓生成電路9，生成在寫入數(shù)據(jù)時(shí)供給到存儲(chǔ)單元的漏的漏電壓。此漏電壓經(jīng)譯碼器電路2的列預(yù)譯碼器、列柵供給到存儲(chǔ)單元的漏。
圖3示出存儲(chǔ)單元陣列1的結(jié)構(gòu)。在塊B0～Bn-1的排列的端部配置選擇字線WL的行主譯碼器701，在各塊間配置選擇塊的行輔助(sub)譯碼器702。列譯碼器配置在各塊B0～Bn-1的位線BL的端部，由選擇位線BL的列柵704和列預(yù)譯碼器703構(gòu)成。列柵705與數(shù)據(jù)線5連接。行主譯碼器701及列預(yù)譯碼器703，配置在圖2所示的譯碼電路2中。
圖4示出各塊B0～Bn-1的結(jié)構(gòu)。如圖4所示，此快閃存儲(chǔ)器，是例如NOR型的快閃存儲(chǔ)器，將多條位線BL和字線WL各個(gè)交叉配置，在位線BL和字線WL的交叉部上配置存儲(chǔ)單元MC。存儲(chǔ)單元MC由例如EEPROM單元構(gòu)成。配置在各列的存儲(chǔ)單元MC的漏與對(duì)應(yīng)的位線BL相連接，在各行中配置的存儲(chǔ)單元MC的控制柵與字線WL相連接，源分別與共用源線相連接。
(實(shí)施方式1)圖1示出根據(jù)實(shí)施方式1的Iref鏡方式的檢測(cè)放大器。此檢測(cè)放大器也可應(yīng)用于圖2所示的驗(yàn)證用檢測(cè)放大器3A和讀出用檢測(cè)放大器3B之中的任一個(gè)。
圖1所示的檢測(cè)多值數(shù)據(jù)的檢測(cè)放大器電路21，檢測(cè)由基準(zhǔn)電流生成電路22生成的基準(zhǔn)電流和流過存儲(chǔ)單元MC的電流?；鶞?zhǔn)電流生成電路22具有一個(gè)基準(zhǔn)存儲(chǔ)單元RMC和3個(gè)電流鏡電路CMC1、CMC2、CMC3。電流鏡電路CMC1、CMC2、CMC3分別具有不同的鏡比，從流過基準(zhǔn)存儲(chǔ)單元RMC的電流生成3個(gè)基準(zhǔn)電流IREF1、IREF2、IREF3。檢測(cè)放大器電路21，對(duì)這些基準(zhǔn)電流IREF1、IREF2、IREF3和存儲(chǔ)單元MC的電流進(jìn)行比較。
檢測(cè)放大器電路21，具有例如3個(gè)檢測(cè)放大器SA1、SA2、SA3。檢測(cè)放大器SA1、SA2、SA3的一個(gè)輸入端，經(jīng)N溝道MOS晶體管(以下稱其為NMOS)N1與所選擇的存儲(chǔ)單元MC相連接，并且還經(jīng)作為負(fù)載的P溝道MOS晶體管(以下稱其為PMOS)P1與供給電源電壓Vdd的節(jié)點(diǎn)相連接。
另外，檢測(cè)放大器SA1、SA2、SA3的另一輸入端，分別經(jīng)串聯(lián)的NMOS N2、N5、N3、N6、N4、N7接地。此外，檢測(cè)放大器SA1、SA2、SA3的另一輸入端，分別經(jīng)作為負(fù)載的PMOS P2、P3、P4與供給電源電壓Vdd的節(jié)點(diǎn)相連接。
NMOS N1、N2、N3、N4是將閾值電壓設(shè)定為例如0V的晶體管，在NMOS N1、N2、N3、N4的柵上供給使例如NMOS N1、N2、N3、N4接通的一定電壓。另外，對(duì)NMOS N5、N6、N7的柵分別供給由基準(zhǔn)電流生成電路22生成的基準(zhǔn)電流IREF3、IREF2、IREF1。
在基準(zhǔn)電流生成電路22中，差動(dòng)放大器DFA1、DFA2、DFA3的一個(gè)輸入端與基準(zhǔn)存儲(chǔ)單元RMC相連接，并且經(jīng)作為負(fù)載的PMOS P5與供給電源電壓Vdd的節(jié)點(diǎn)相連接。
另外，差動(dòng)放大器DFA1、DFA2、DFA3的另一個(gè)輸入端，分別經(jīng)NMOS N8、N9、N10接地。此外，差動(dòng)放大器DFA1、DFA2、DFA3的另一個(gè)輸入端，分別經(jīng)作為負(fù)載的PMOS P6、P7、P8與供給電源電壓Vdd的節(jié)點(diǎn)相連接。差動(dòng)放大器DFA1、DFA2、DFA3的輸出端分別與對(duì)應(yīng)的NMOS N8、N9、N10的柵及上述NMOS N7、N6、N5相連接。從差動(dòng)放大器DFA1、DFA2、DFA3的輸出端，分別輸出基準(zhǔn)電流IREF3、IREF2、IREF1。
在上述結(jié)構(gòu)中，將基準(zhǔn)存儲(chǔ)單元RMC的閾值電壓設(shè)定為，例如，存儲(chǔ)于存儲(chǔ)單元MC中的數(shù)據(jù)“10”和“01”之間的電位。電流鏡電路CMC1、CMC2、CMC3，例如鏡比分別設(shè)定為40％、100％和120％。鏡比根據(jù)例如PMOS P5的溝道寬度和PMOS P6、P7、P8的溝道寬度的比設(shè)定。通過這樣的結(jié)構(gòu)，可以生成3種基準(zhǔn)電流IREF1、IREF2、IREF3。
在使上述檢測(cè)放大器電路21作為數(shù)據(jù)的讀出用檢測(cè)放大器3B動(dòng)作的場(chǎng)合，構(gòu)成檢測(cè)放大器電路21的各檢測(cè)放大器SA1、SA2、SA3，對(duì)流過存儲(chǔ)單元MC的電流和基準(zhǔn)電流IREF1、IREF2、IREF3分別進(jìn)行比較。各檢測(cè)放大器SA1、SA2、SA3的輸出信號(hào)，根據(jù)基準(zhǔn)電流IREF1、IREF2、IREF3和流過存儲(chǔ)單元MC的電流成為高電平或低電平。檢測(cè)放大器SA1、SA2、SA3的輸出信號(hào)，供給數(shù)據(jù)譯碼器4，變換為4值、2位的數(shù)據(jù)。
另一方面，在使上述檢測(cè)放大器電路21作為驗(yàn)證用檢測(cè)放大器3A動(dòng)作的場(chǎng)合，第1電壓生成電路8，根據(jù)控制器10的控制，使與所選擇的存儲(chǔ)單元相連接的字線的電位變化。就是說(shuō)，如圖5所示，在驗(yàn)證數(shù)據(jù)“11”“10”時(shí)，字線的電位，例如，比驗(yàn)證數(shù)據(jù)“01”時(shí)低。因此，使用由一個(gè)基準(zhǔn)存儲(chǔ)單元RMC和3個(gè)電流鏡電路CMC1、CMC2、CMC3構(gòu)成的基準(zhǔn)電流生成電路22，可以確保在讀出數(shù)據(jù)“11”“10”時(shí)的電流容限。
根據(jù)上述實(shí)施方式1，在Iref鏡方式的檢測(cè)放大器中，在由一個(gè)基準(zhǔn)存儲(chǔ)單元RMC和3個(gè)電流鏡電路CMC1、CMC2、CMC3構(gòu)成的基準(zhǔn)電流生成電路22中，通過使電流鏡電路CMC1、CMC2、CMC3的鏡比改變，生成基準(zhǔn)電流IREF1、IREF2、IREF3。因此，由于可以由一個(gè)基準(zhǔn)存儲(chǔ)單元RMC生成3個(gè)基準(zhǔn)電流，在制造時(shí)可以縮短基準(zhǔn)存儲(chǔ)單元RMC的閾值電壓的調(diào)整所需要的時(shí)間。
然而，在使用實(shí)施方式1的檢測(cè)放大器電路21作為驗(yàn)證用檢測(cè)放大器3A的場(chǎng)合中，在存儲(chǔ)數(shù)據(jù)“11”“10”“01”的場(chǎng)合，設(shè)定存儲(chǔ)單元MC的字線的電位為比讀出時(shí)的字線的電位低，在存儲(chǔ)數(shù)據(jù)“00”的場(chǎng)合設(shè)定比其高。因此，利用Iref鏡方式的檢測(cè)放大器保證讀出時(shí)的電流容限。
(實(shí)施方式2)圖6只示出實(shí)施方式2的基準(zhǔn)電流生成電路。在圖6中，對(duì)于與圖1相同的部分賦予相同符號(hào)。
根據(jù)實(shí)施方式1的檢測(cè)放大器電路21，具有基準(zhǔn)電流生成電路22，在讀出時(shí)及驗(yàn)證時(shí)都使用由基準(zhǔn)電流生成電路22生成的電流，在驗(yàn)證時(shí)使所選擇的存儲(chǔ)單元的字線的電位改變。
與此相對(duì)，實(shí)施方式2的基準(zhǔn)電流生成電路22，具有讀出用基準(zhǔn)電流生成電路22A和驗(yàn)證用基準(zhǔn)電流生成電路22B，由讀出用基準(zhǔn)電流生成電路22A生成的讀出用基準(zhǔn)電流IREF1、IREF2、IREF3，供給讀出用檢測(cè)放大器3B，由驗(yàn)證用基準(zhǔn)電流生成電路22B生成的驗(yàn)證用基準(zhǔn)電流IREF4、IREF5、IREF6，供給驗(yàn)證用檢測(cè)放大器3A。
讀出用基準(zhǔn)電流生成電路22A的結(jié)構(gòu)與實(shí)施方式1相同。驗(yàn)證用基準(zhǔn)電流生成電路22B與讀出用基準(zhǔn)電流生成電路22A的結(jié)構(gòu)相同，由流過與流過基準(zhǔn)存儲(chǔ)單元RMC的電流成比例的電流的電流鏡電路CMC4、CMC5、CMC6構(gòu)成。電流鏡電路CMC4、CMC5、CMC6，分別由差動(dòng)放大器DFA4、DFA5、DFA6，NMOS N8、N9、N10，PMOSP9、P10、P11構(gòu)成。電流鏡電路CMC4、CMC5、CMC6的鏡比分別設(shè)定為，例如，50％、110％、130％。
根據(jù)實(shí)施方式2，在Iref鏡方式的檢測(cè)放大器中，在存儲(chǔ)器內(nèi)設(shè)置一個(gè)基準(zhǔn)存儲(chǔ)單元RMC，對(duì)流過此基準(zhǔn)存儲(chǔ)單元RMC中的電流，使用電流鏡電路CMC1、CMC2、CMC3生成讀出用基準(zhǔn)電流IREF1、IREF2、IREF3，使用電流鏡電路CMC4、CMC5、CMC6，生成驗(yàn)證用基準(zhǔn)電流IREF4、IREF5、IREF6。因此，由于可以由一個(gè)基準(zhǔn)存儲(chǔ)單元RMC生成讀出用基準(zhǔn)電流IREF1、IREF2、IREF3和驗(yàn)證用基準(zhǔn)電流IREF4、IREF5、IREF6，可以縮短基準(zhǔn)存儲(chǔ)單元的調(diào)整所需要的時(shí)間。
另外，利用各電流鏡電路CMC1～CMC6設(shè)定最佳基準(zhǔn)電流IREF1～I(xiàn)REF6。因此，利用Iref鏡方式的檢測(cè)放大器，在各數(shù)據(jù)的讀出中，可以確保足夠的電流容限。
(實(shí)施方式3)上述實(shí)施方式1、2，在Iref鏡方式的檢測(cè)放大器中，是利用一個(gè)基準(zhǔn)存儲(chǔ)單元和鏡比不同的多個(gè)電流鏡電路生成多個(gè)基準(zhǔn)電流。
與此相對(duì)，實(shí)施方式3，如圖7所示，是利用多個(gè)基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3和與其數(shù)目相同的鏡比相等的多個(gè)電流鏡電路CMC1、CMC2、CMC3生成多個(gè)基準(zhǔn)電流IREF1、IREF2、IREF3。就是說(shuō)，各差動(dòng)放大器DFA1、DFA2、DFA3的一個(gè)輸入端與基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3相連接，并且經(jīng)PMOS P5a、P5b、P5c與供給電源電壓Vdd的節(jié)點(diǎn)相連接。其它的結(jié)構(gòu)與實(shí)施方式1、2相同。
電流鏡電路CMC1、CMC2、CMC3的鏡比例如全部設(shè)定為100％，基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3的閾值電壓Vth1、Vth2、Vth3，例如，設(shè)定在與各數(shù)據(jù)相對(duì)應(yīng)的閾值電壓分布的相互之間。
根據(jù)上述實(shí)施方式3，也可以生成多個(gè)基準(zhǔn)電流IREF1、IREF2、IREF3。在此場(chǎng)合，用來(lái)對(duì)基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3設(shè)定預(yù)定的閾值電壓的作業(yè)時(shí)間，與實(shí)施方式1、2相比變長(zhǎng)，但可以更加確保針對(duì)由于溫度引起的存儲(chǔ)單元的閾值變動(dòng)、字線電位的變動(dòng)等的檢測(cè)電流容限。
圖8為示出實(shí)施方式3的變形例的示圖。在此變形例中，基準(zhǔn)電流生成電路22具有讀出用基準(zhǔn)電流生成電路22A和驗(yàn)證用基準(zhǔn)電流生成電路22B。讀出用基準(zhǔn)電流生成電路22A的結(jié)構(gòu)與圖7相同。因此，只對(duì)驗(yàn)證用基準(zhǔn)電流生成電路22B予以說(shuō)明。驗(yàn)證用基準(zhǔn)電流生成電路22B，是由多個(gè)基準(zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6和與其數(shù)目相同的鏡比相等的多個(gè)電流鏡電路CMC4、CMC5、CMC6構(gòu)成的。構(gòu)成電流鏡電路CMC4、CMC5、CMC6的各差動(dòng)放大器DFA4、DFA5、DFA6的一個(gè)輸入端與基準(zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6相連接，并且經(jīng)PMOS P5d、P5e、P5f與供給電源電壓Vdd的節(jié)點(diǎn)相連接。差動(dòng)放大器DFA4、DFA5、DFA6的另一輸入端側(cè)的結(jié)構(gòu)與電流鏡電路CMC1、CMC2、CMC3的鏡比設(shè)定為，例如全部為100％?；鶞?zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6的閾值電壓Vth4、Vth5、Vth6設(shè)定為，例如，在與各數(shù)據(jù)對(duì)應(yīng)的各個(gè)閾值電壓分布之中的最低閾值電壓。構(gòu)成讀出用基準(zhǔn)電流生成電路22A的差動(dòng)放大器DFA1、DFA2、DFA3的輸出電流供給讀出用檢測(cè)放大器21A，構(gòu)成驗(yàn)證用基準(zhǔn)電流生成電路22B的差動(dòng)放大器DFA4、DFA5、DFA6的輸出電流，供給驗(yàn)證用檢測(cè)放大器21B。
根據(jù)上述變形例，驗(yàn)證用基準(zhǔn)電流生成電路22B也與讀出用基準(zhǔn)電流生成電路22A一樣，根據(jù)在閾值電壓不同的基準(zhǔn)存儲(chǔ)單元中流過的電流，生成驗(yàn)證用基準(zhǔn)電流。因此，與實(shí)施方式3一樣，可以更加確保針對(duì)由于溫度引起的存儲(chǔ)單元的閾值變動(dòng)、字線電位的變動(dòng)等的檢測(cè)電流容限。
(實(shí)施方式4)
圖9為示出實(shí)施方式4的示圖，其中示出Iref直連方式的檢測(cè)放大器。
在圖9中，檢測(cè)放大器SA10的一個(gè)輸入端經(jīng)NMOS N10與所選擇的存儲(chǔ)單元MC相連接，并且經(jīng)作為負(fù)載的PMOS P10與供給電源電壓Vdd的節(jié)點(diǎn)相連接。另外，檢測(cè)放大器SA10的另一個(gè)輸入端與NMOS N11的一端相連接。此NMOS N11的另一端與NMOS N12、N13、N14的一端相連接。這些NMOS N12、N13、N14的另一端分別與基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3相連接。這些基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3，分別設(shè)定例如讀出用閾值電壓Vth1、Vth2、Vth3。此外，檢測(cè)放大器SA10的另一個(gè)輸入端經(jīng)PMOS P11與供給電源電壓Vdd的節(jié)點(diǎn)相連接。
圖10示出在基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3中設(shè)定的閾值電壓Vth1、Vth2、Vth3和與數(shù)據(jù)相對(duì)應(yīng)的閾值電壓的關(guān)系。
在上述構(gòu)成中，在讀出數(shù)據(jù)時(shí)，對(duì)所選擇的存儲(chǔ)單元MC和基準(zhǔn)存儲(chǔ)單元RMC1-RMC3的控制柵經(jīng)字線WL供給相同的電壓。在此狀態(tài)中，首先，例如，NMOS N13按照信號(hào)φ2導(dǎo)通。在此狀態(tài)中，流過基準(zhǔn)存儲(chǔ)單元RMC2的電流和流過存儲(chǔ)單元MC的電流由檢測(cè)放大器SA10檢測(cè)。其后，在從檢測(cè)放大器SA10輸出的信號(hào)為“0”的場(chǎng)合，按照信號(hào)φ1，NMOS N12導(dǎo)通，在為“1”的場(chǎng)合，按照信號(hào)φ3，NMOSN14導(dǎo)通。這樣一來(lái)，流過基準(zhǔn)存儲(chǔ)單元RMC1或RMC3的電流和流過存儲(chǔ)單元MC的電流由檢測(cè)放大器SA10檢測(cè)。利用按照φ2從檢測(cè)放大器SA10輸出的信號(hào)和按照信號(hào)φ1或φ3從檢測(cè)放大器SA10輸出的信號(hào)，生成2位的數(shù)據(jù)。
在驗(yàn)證時(shí)，與實(shí)施方式1一樣，使所選擇的存儲(chǔ)單元MC的字線的電位改變而驗(yàn)證存儲(chǔ)單元的閾值電壓。這樣一來(lái)，比較與各寫入數(shù)據(jù)相對(duì)應(yīng)地流過存儲(chǔ)單元的電流和讀出用基準(zhǔn)電流，可以確保容限。
根據(jù)上述實(shí)施方式4，檢測(cè)放大器SA10的另一個(gè)輸入端經(jīng)NMOSN12、N13、N14與基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3順序連接，由檢測(cè)放大器SA10對(duì)流過基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3的電流和流過存儲(chǔ)單元MC的電流進(jìn)行比較。因此，在Iref直連方式中，不增加檢測(cè)放大器的數(shù)目就可以檢測(cè)多值數(shù)據(jù)。
而且，Iref直連方式，與Iref鏡方式的檢測(cè)放大器相比，具有對(duì)于各個(gè)多值數(shù)據(jù)可以使電流容限一致的優(yōu)點(diǎn)。就是說(shuō)，在Iref鏡方式的場(chǎng)合，如前所述，3個(gè)基準(zhǔn)電壓是利用一個(gè)基準(zhǔn)存儲(chǔ)單元和3個(gè)電流鏡電路生成。就是說(shuō)，通過改變電流鏡電路的鏡比，對(duì)4個(gè)數(shù)據(jù)設(shè)定具有不同斜度的3個(gè)電壓/電流特性。這些電壓/電流特性的斜度與存儲(chǔ)單元的電壓/電流特性的斜度不同。因此，要使針對(duì)溫度引起的存儲(chǔ)單元的閾值變動(dòng)、字線電位的變動(dòng)等的電流容限一致很困難。
與此相對(duì)，如圖11所示，在Iref直連方式的檢測(cè)放大器的場(chǎng)合，3個(gè)基準(zhǔn)存儲(chǔ)單元的電壓/電流特性的斜度與存儲(chǔ)單元的電壓/電流特性的斜度基本上相等。因此，可以使針對(duì)溫度引起的存儲(chǔ)單元的閾值變動(dòng)、字線電位的變動(dòng)等的電流容限一致。
(實(shí)施方式5)圖12示出作為實(shí)施方式4的變形的實(shí)施方式5。在圖12中，對(duì)于與圖9相同的部分賦予相同符號(hào)。
如圖12所示，除了讀出用基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3之外，還設(shè)置有，例如，3個(gè)驗(yàn)證用基準(zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6。這些驗(yàn)證用基準(zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6與NMOSN15、N16、N17相連接，通過根據(jù)信號(hào)φ4、φ5、φ6有選擇地使這些NMOS N15、N16、N17導(dǎo)通而與檢測(cè)放大器SA10相連接。在驗(yàn)證用基準(zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6中分別設(shè)定驗(yàn)證用閾值電壓Vth4、Vth5、Vth6，利用這些驗(yàn)證用基準(zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6生成驗(yàn)證用基準(zhǔn)電流。
根據(jù)上述實(shí)施方式5，除了讀出用基準(zhǔn)存儲(chǔ)單元RMC1、RMC2、RMC3之外，還設(shè)置有驗(yàn)證用基準(zhǔn)存儲(chǔ)單元RMC4、RMC5、RMC6，利用這些基準(zhǔn)存儲(chǔ)單元生成讀出用基準(zhǔn)電流和驗(yàn)證用基準(zhǔn)電流。由此，可以不使存儲(chǔ)單元側(cè)的字線電位改變而進(jìn)行驗(yàn)證。
另外，在此場(chǎng)合，檢測(cè)放大器SA10的輸出信號(hào)，在讀出數(shù)據(jù)時(shí)，供給數(shù)據(jù)譯碼器，而在驗(yàn)證時(shí)，供給例如CPU。
(實(shí)施方式6)圖13為示出實(shí)施方式6的示圖。實(shí)施方式6，在圖9、圖12所示的Iref直連方式的檢測(cè)放大器中還可調(diào)整基準(zhǔn)存儲(chǔ)單元的閾值電壓。
如上述實(shí)施方式5所示，在選擇Iref直連方式的場(chǎng)合，增加與一個(gè)檢測(cè)放大器相連接的基準(zhǔn)存儲(chǔ)單元的數(shù)目。因此，必需縮短基準(zhǔn)存儲(chǔ)單元的調(diào)整時(shí)間，并且壓縮閾值電壓的偏差。
但是，快閃存儲(chǔ)器在數(shù)據(jù)的寫入、擦除中，必需對(duì)存儲(chǔ)單元進(jìn)行復(fù)雜的施加電壓控制。因此，快閃存儲(chǔ)器在內(nèi)部具有控制器，利用此控制器進(jìn)行復(fù)雜的電壓控制。因此，通過從外部向快閃存儲(chǔ)器只供給命令和數(shù)據(jù)就可以執(zhí)行所要求的寫入或擦除動(dòng)作。一般將這種動(dòng)作稱之為自動(dòng)執(zhí)行。
在自動(dòng)執(zhí)行時(shí)，控制器在數(shù)據(jù)的寫入、擦除之中，如上所述，利用檢測(cè)放大器對(duì)流過選擇的存儲(chǔ)單元的電流與流過基準(zhǔn)存儲(chǔ)單元的電流進(jìn)行比較，驗(yàn)證存儲(chǔ)單元的閾值電壓。在自動(dòng)執(zhí)行的場(chǎng)合，由于不需要從外部進(jìn)行控制，可以高速動(dòng)作。
于是，實(shí)施方式6通過將自動(dòng)執(zhí)行應(yīng)用于基準(zhǔn)存儲(chǔ)單元的調(diào)整，可以大幅度地縮短調(diào)整時(shí)間。
如圖13所示，NMOS N21連接在NMOS N10和存儲(chǔ)單元MC之間，而NMOS N22連接在NMOS N11和基準(zhǔn)存儲(chǔ)單元RMC之間。此外，在NMOS N10和N21的連接節(jié)點(diǎn)及NMOS N22和基準(zhǔn)存儲(chǔ)單元RMC的連接節(jié)點(diǎn)之間連接有NMOS N23。另外，在NMOS N11和N22的連接節(jié)點(diǎn)上連接NMOS N24的一端，而此NMOS N24的另一端與恒流源25相連接。向NMOS N21、N22的柵供給信號(hào)φ，而向NMOS N23、N24的柵供給被反轉(zhuǎn)的信號(hào)/φ。信號(hào)φ在通常動(dòng)作時(shí)為高電平，而在調(diào)整時(shí)為低電平。另外，在調(diào)整基準(zhǔn)存儲(chǔ)單元RMC時(shí)，檢測(cè)放大器SA10的輸出信號(hào)供給圖2所示的控制器10。另外，為了簡(jiǎn)化說(shuō)明，基準(zhǔn)存儲(chǔ)單元只示出一個(gè)。
在上述構(gòu)成中，在從外部經(jīng)I/O 11向控制器10供給用來(lái)調(diào)整基準(zhǔn)存儲(chǔ)單元RMC的命令及用來(lái)設(shè)定閾值電壓的數(shù)據(jù)時(shí)，控制器10設(shè)定為調(diào)整模式。于是，控制器10使信號(hào)φ反轉(zhuǎn)成為低電平。因此，NMOSN21、N22截止，而NMOS N23、N24導(dǎo)通。在此狀態(tài)中，根據(jù)上述數(shù)據(jù)對(duì)基準(zhǔn)存儲(chǔ)單元RMC進(jìn)行寫入。此寫入動(dòng)作與對(duì)存儲(chǔ)單元MC的寫入動(dòng)作相同。隨后，利用檢測(cè)放大器SA10，對(duì)流過基準(zhǔn)存儲(chǔ)單元RMC的電流和流過恒流源25的電流進(jìn)行比較。檢測(cè)放大器SA10的輸出信號(hào)供給控制器10，而基準(zhǔn)存儲(chǔ)單元RMC的閾值電壓受到驗(yàn)證。其結(jié)果，在未達(dá)到所要求的閾值電壓的場(chǎng)合，執(zhí)行添加寫入。這種動(dòng)作反復(fù)進(jìn)行一直到達(dá)到預(yù)定的閾值電壓為止。
對(duì)與檢測(cè)放大器SA10相連接的全部基準(zhǔn)存儲(chǔ)單元執(zhí)行上述動(dòng)作。
圖14示出圖13所示的恒流源25的一例。此恒流源25，由具有不同電阻值的電阻R1、R2、R3和選擇這些電阻R1、R2、R3的NMOSN25、N26、N27構(gòu)成。對(duì)這些NMOS N25、N26、N27的柵供給信號(hào)φ1、φ2、φ3。電阻R1、R2、R3的電阻值，按照由設(shè)定在基準(zhǔn)存儲(chǔ)單元RMC的閾值電壓，換言之，流過基準(zhǔn)存儲(chǔ)單元RMC的電流值，進(jìn)行設(shè)定。在這種結(jié)構(gòu)中，按照設(shè)定在基準(zhǔn)存儲(chǔ)單元RMC的閾值電壓使信號(hào)φ1、φ2、φ3中的任一個(gè)成為高電平，使對(duì)應(yīng)的NMOS N25、N26、N27中的一個(gè)變成導(dǎo)通。在此狀態(tài)中，流過基準(zhǔn)存儲(chǔ)單元RMC的電流和流過所選擇的電阻的電流由檢測(cè)放大器SA10檢測(cè)。按照此檢測(cè)輸出信號(hào)控制添加寫入，對(duì)基準(zhǔn)存儲(chǔ)單元RMC設(shè)定預(yù)定的閾值電壓。
根據(jù)上述實(shí)施方式6，將快閃存儲(chǔ)器的自動(dòng)執(zhí)行應(yīng)用于基準(zhǔn)存儲(chǔ)單元的調(diào)整。因此，可以大幅度地縮短調(diào)整基準(zhǔn)存儲(chǔ)單元的閾值電壓所需要的時(shí)間。所以，在將Iref直連方式的檢測(cè)放大器應(yīng)用于多值的快閃存儲(chǔ)器的場(chǎng)合，即使是在基準(zhǔn)存儲(chǔ)單元的數(shù)目增加的場(chǎng)合，也可以大幅度地縮短基準(zhǔn)存儲(chǔ)單元的調(diào)整時(shí)間。
另外，在調(diào)整基準(zhǔn)存儲(chǔ)單元的閾值電壓時(shí)，使用檢測(cè)放大器SA10及作為其負(fù)載的PMOS P10、P11。所以，在與檢測(cè)放大器SA10的實(shí)際使用狀態(tài)相同的條件下，由于可以調(diào)整基準(zhǔn)存儲(chǔ)單元的閾值電壓，可以高精度地調(diào)整基準(zhǔn)存儲(chǔ)單元的閾值電壓。
此外，根據(jù)上述實(shí)施方式6，通過檢測(cè)存儲(chǔ)單元的數(shù)據(jù)的檢測(cè)放大器SA10，可以在基準(zhǔn)存儲(chǔ)單元的閾值電壓的調(diào)整中利用。因此，不需要設(shè)置用來(lái)調(diào)整基準(zhǔn)存儲(chǔ)單元的閾值電壓的專用檢測(cè)放大器。所以，可以抑制區(qū)域損失(area penalty)。
(實(shí)施方式7)圖15為示出實(shí)施方式7的示圖，對(duì)于與圖14相同的部分賦予相同符號(hào)。
快閃存儲(chǔ)器具有多個(gè)檢測(cè)放大器。因此，如圖14所示，在對(duì)每個(gè)檢測(cè)放大器設(shè)置多個(gè)電阻時(shí)，區(qū)域損失變得非常大。于是，實(shí)施方式7，在快閃存儲(chǔ)器內(nèi)的一個(gè)位置設(shè)置基準(zhǔn)電流生成電路22，由此基準(zhǔn)電流生成電路22向各檢測(cè)放大器供給基準(zhǔn)電流。
如圖15所示，基準(zhǔn)電流生成電路22包括多個(gè)電阻R1、R2、R3、選擇這些電阻R1、R2、R3的NMOS N25、N26、N27、由PMOSP31、P30構(gòu)成的電流鏡電路及NMOS N31。與由基準(zhǔn)電流生成電路22生成的流過各基準(zhǔn)存儲(chǔ)單元的基準(zhǔn)電流相當(dāng)?shù)碾娏鲝腘MOS N31和PMOS P30的連接節(jié)點(diǎn)輸出。此電流供給NMOS N32的柵。此NMOS N32經(jīng)NMOS N33與檢測(cè)放大器SA10相連接。
在上述結(jié)構(gòu)中，在按照測(cè)試命令成為基準(zhǔn)存儲(chǔ)單元RMC的閾值電壓調(diào)整模式時(shí)，信號(hào)φ變成低電平，信號(hào)/φ變成高電平。因此，基準(zhǔn)存儲(chǔ)單元RMC經(jīng)NMOS N23、N10與檢測(cè)放大器SA10的一個(gè)輸入端相連接，NMOS N32經(jīng)NMOS N33、N11與檢測(cè)放大器SA10的另一個(gè)輸入端相連接。
另外，按照在基準(zhǔn)存儲(chǔ)單元RMC中設(shè)定的閾值電壓使NMOSN25、N26、N27中的任一個(gè)導(dǎo)通，選擇電阻R1、R2、R3中的一個(gè)。在此狀態(tài)中，寫入到基準(zhǔn)存儲(chǔ)單元RMC，利用檢測(cè)放大器SA10檢測(cè)流過基準(zhǔn)存儲(chǔ)單元RMC的電流和流過所選擇的電阻的電流。此動(dòng)作反復(fù)進(jìn)行，一直到流過基準(zhǔn)存儲(chǔ)單元RMC的電流和流過所選擇的電阻的電流相等為止。
根據(jù)上述實(shí)施方式7，對(duì)快閃存儲(chǔ)器設(shè)置一個(gè)基準(zhǔn)電流生成電路22，將由該基準(zhǔn)電流生成電路22生成的電流供給各檢測(cè)放大器。因此，與每個(gè)檢測(cè)放大器連接多個(gè)電阻的場(chǎng)合相比，特別可以抑制區(qū)域損失。
另外，使用電流鏡方式的上述基準(zhǔn)電流生成電路22，由于溫度及電壓的偏差，有時(shí)電流容限會(huì)改變。然而，由于在測(cè)試工序中執(zhí)行基準(zhǔn)存儲(chǔ)單元RMC的調(diào)整，可以管理溫度及電壓的偏差，可以確保電流容限。
(實(shí)施方式8)在上述實(shí)施方式7中，即使是使用以足夠高精度設(shè)定的電阻，在各電阻值中也存在偏差。因此，利用電阻不一定可以產(chǎn)生所希望的電流值。
圖16示出供給到圖15所示的檢測(cè)放大器SA10的電壓和基準(zhǔn)電流的關(guān)系。
在圖14所示的電路中，在供給電源電壓Vdd的節(jié)點(diǎn)和電阻R1、R2、R3之間連接有向柵供給偏壓Vbias的NMOS N10。因此，即使是對(duì)電源電壓Vdd進(jìn)行控制，施加到電阻R1、R2、R3上的電壓VD也由向柵供給偏壓Vbias的NMOS N決定。所以，即使是在電阻R1、R2、R3的電阻值偏離的場(chǎng)合，從外部調(diào)整基準(zhǔn)電流是很困難的。
于是，實(shí)施方式8，如圖17所示，使基準(zhǔn)電流生成電路22的電源電壓為與在包含檢測(cè)放大器SA10的外圍電路中使用的電源電壓Vdd分離的Vddex。
在上述結(jié)構(gòu)中，在測(cè)定流過基準(zhǔn)電流生成電路22的電流，假設(shè)由電阻R1、R2、R3的電阻值的偏差引起基準(zhǔn)電流值偏離的場(chǎng)合，從外部對(duì)電源電壓Vddex進(jìn)行控制。利用這種結(jié)構(gòu)，即使是在產(chǎn)生電阻R1、R2、R3的電阻值的偏差的場(chǎng)合也可以將基準(zhǔn)電流值設(shè)定為所希望的電流值。
圖18為示出實(shí)施方式8的變形例的示圖，對(duì)于與圖17相同的部分賦予相同的符號(hào)。
此變形例示出從測(cè)試信號(hào)供給用的測(cè)試墊(test pad，也稱為測(cè)試用衰減器)41、42供給上述電源電壓Vddex的場(chǎng)合。另外，NMOSN32和N33的連接節(jié)點(diǎn)與測(cè)試墊43相連接。
在此結(jié)構(gòu)中，在調(diào)整基準(zhǔn)存儲(chǔ)單元RMC時(shí)，控制電路44與測(cè)試墊43相連接?？刂齐娐?4，從外部監(jiān)視在按照電源電壓Vddex選擇的電阻中流過何種程度的電流。此外，控制電路44，按照監(jiān)視的電流值控制電源電壓Vddex。所以，即使是在電阻值中具有偏差的場(chǎng)合，通過調(diào)整電源電壓Vddex，也可以高精度地控制基準(zhǔn)存儲(chǔ)單元RMC的閾值電壓。
另外，通過從測(cè)試墊41、42供給電源電壓Vddex，可以削減墊的數(shù)目。
其它的優(yōu)點(diǎn)和改型對(duì)于本領(lǐng)域?qū)I(yè)人士是易于實(shí)現(xiàn)的。因此，本發(fā)明在其廣義上不受限于此處示出和描述的具體細(xì)節(jié)和代表性的實(shí)施方式。所以，在不脫離后附的權(quán)利要求及其等同體確定的一般發(fā)明概念的精神和范圍的情況下可以實(shí)現(xiàn)各種改型。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲(chǔ)裝置，包括至少一個(gè)基準(zhǔn)存儲(chǔ)單元；以及具有多個(gè)電流鏡電路的基準(zhǔn)電流生成電路，上述基準(zhǔn)電流生成電路，根據(jù)流過上述基準(zhǔn)存儲(chǔ)單元中的電流，由多個(gè)上述電流鏡電路生成多個(gè)基準(zhǔn)電流，供給檢測(cè)放大器。
2.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中多個(gè)上述電流鏡電路的鏡比各自不同。
3.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中多個(gè)上述電流鏡電路包含多個(gè)第1電流鏡電路和多個(gè)第2電流鏡電路，多個(gè)上述第1電流鏡電路在從存儲(chǔ)單元讀出數(shù)據(jù)時(shí)生成多個(gè)基準(zhǔn)電流，多個(gè)上述第2電流鏡電路在向上述存儲(chǔ)單元寫入數(shù)據(jù)時(shí)生成多個(gè)基準(zhǔn)電流。
4.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中多個(gè)上述電流鏡電路具有彼此相等的鏡比。
5.如權(quán)利要求4所述的非易失性半導(dǎo)體存儲(chǔ)裝置，包括在多個(gè)上述電流鏡電路的各自的一個(gè)輸入端上連接的多個(gè)基準(zhǔn)存儲(chǔ)單元，多個(gè)上述基準(zhǔn)存儲(chǔ)單元分別具有互不相同的閾值電壓。
6.如權(quán)利要求5所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中多個(gè)上述基準(zhǔn)存儲(chǔ)單元具有多個(gè)第1基準(zhǔn)存儲(chǔ)單元和多個(gè)第2基準(zhǔn)存儲(chǔ)單元，多個(gè)上述第1基準(zhǔn)存儲(chǔ)單元分別具有用來(lái)從存儲(chǔ)單元讀出數(shù)據(jù)的閾值電壓，多個(gè)上述第2基準(zhǔn)存儲(chǔ)單元分別具有用來(lái)向存儲(chǔ)單元寫入數(shù)據(jù)的閾值電壓。
7.如權(quán)利要求6所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述存儲(chǔ)單元構(gòu)成NOR型快閃存儲(chǔ)器。
8.如權(quán)利要求6所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述檢測(cè)放大器包含用來(lái)從上述存儲(chǔ)單元讀出數(shù)據(jù)的第1檢測(cè)放大器和在向上述存儲(chǔ)單元寫入數(shù)據(jù)時(shí)用來(lái)對(duì)寫入到存儲(chǔ)單元的數(shù)據(jù)進(jìn)行驗(yàn)證的第2檢測(cè)放大器。
9.一種非易失性半導(dǎo)體存儲(chǔ)裝置，包括設(shè)定了不同閾值電壓的多個(gè)基準(zhǔn)存儲(chǔ)單元；從上述多個(gè)基準(zhǔn)存儲(chǔ)單元中選擇一個(gè)基準(zhǔn)存儲(chǔ)單元的選擇電路；對(duì)流過利用上述選擇電路選擇的上述一個(gè)基準(zhǔn)存儲(chǔ)單元的基準(zhǔn)電流和流過所選擇的存儲(chǔ)單元的電流進(jìn)行比較的檢測(cè)放大器。
10.如權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述多個(gè)基準(zhǔn)存儲(chǔ)單元包含多個(gè)第1基準(zhǔn)存儲(chǔ)單元和多個(gè)第2基準(zhǔn)存儲(chǔ)單元，多個(gè)上述第1基準(zhǔn)存儲(chǔ)單元分別具有用來(lái)從上述存儲(chǔ)單元讀出數(shù)據(jù)的閾值電壓，多個(gè)上述第2基準(zhǔn)存儲(chǔ)單元分別具有用來(lái)向存儲(chǔ)單元寫入數(shù)據(jù)的閾值電壓。
11.如權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述存儲(chǔ)單元構(gòu)成NOR型快閃存儲(chǔ)器。
12.一種非易失性半導(dǎo)體存儲(chǔ)裝置，包括將流過所選擇的存儲(chǔ)單元的電流供給一個(gè)輸入端，而將流過基準(zhǔn)存儲(chǔ)單元的電流供給另一個(gè)輸入端的檢測(cè)放大器；在上述檢測(cè)放大器的上述另一個(gè)輸入端和上述基準(zhǔn)存儲(chǔ)單元之間連接的第1晶體管；一端連接到上述檢測(cè)放大器的另一個(gè)輸入端的第2晶體管；與上述第2選擇晶體管的另一端相連接的恒流源；以及一端與上述檢測(cè)放大器的一個(gè)輸入端相連接，另一端連接在上述第1晶體管和上述基準(zhǔn)存儲(chǔ)單元之間的第3晶體管；在調(diào)整上述基準(zhǔn)存儲(chǔ)單元時(shí)，上述第1晶體管為截止，而上述第2、第3晶體管為導(dǎo)通。
13.如權(quán)利要求12所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述恒流源包括具有不同電阻值的多個(gè)電阻；以及選擇多個(gè)上述電阻的選擇電路。
14.如權(quán)利要求12所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述恒流源還包括一端與上述第2晶體管的另一端相連接的第4晶體管；電流通路的一端與上述選擇電路相連接，電流通路的另一端與上述第4晶體管的柵電極相連接的電流鏡電路。
15.如權(quán)利要求14所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述電流鏡電路連接到與上述檢測(cè)放大器相同的電源。
16.如權(quán)利要求14所述的非易失性半導(dǎo)體存儲(chǔ)裝置，還包括與上述電流鏡電路的第1、第2電流通路相連接的第1、第2測(cè)試墊，對(duì)上述第1、第2測(cè)試墊供給與上述檢測(cè)放大器的電源不同的電源。
17.如權(quán)利要求16所述的非易失性半導(dǎo)體存儲(chǔ)裝置，還包括連接在上述第2晶體管和上述第4晶體管之間的第3測(cè)試墊。
18.如權(quán)利要求17所述的非易失性半導(dǎo)體存儲(chǔ)裝置，還包括與上述第3測(cè)試墊相連接的控制電路，上述控制電路檢測(cè)流過上述第3測(cè)試墊的電流值，按照上述檢測(cè)的電流值控制供給到上述第1、第2測(cè)試墊的電源電壓。
19.如權(quán)利要求12所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其中上述存儲(chǔ)單元構(gòu)成NOR型快閃存儲(chǔ)器。
全文摘要
提供一種非易失性半導(dǎo)體存儲(chǔ)裝置的基準(zhǔn)電流生成電路，其中，基準(zhǔn)電流生成電路具有鏡比不同的多個(gè)電流鏡電路，根據(jù)流過上述基準(zhǔn)存儲(chǔ)單元的電流生成多個(gè)基準(zhǔn)電流。多個(gè)檢測(cè)放大器，根據(jù)由基準(zhǔn)電流生成電路生成的基準(zhǔn)電流檢測(cè)流過所選擇的存儲(chǔ)單元的電流。
文檔編號(hào)G11C11/56GK1848299SQ200610073509
公開日2006年10月18日 申請(qǐng)日期2006年4月12日 優(yōu)先權(quán)日2005年4月12日
發(fā)明者本多泰彥 申請(qǐng)人:株式會(huì)社東芝