專利名稱：存儲器模塊的緩沖器組件、存儲器模塊和存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種針對具有多個存儲器組件的存儲器模塊的緩沖器組件。此外，本發(fā)明涉及一種具有多個存儲器組件和一個緩沖器組件的存儲器模塊。此外，本發(fā)明還涉及一種具有兩個存儲器模塊和一個存儲控制器的存儲器系統(tǒng)，該存儲控制器針對該存儲器模塊提供存取信息。
背景技術(shù)：
在新型存儲器模塊、即所謂的“全緩沖內(nèi)存模組(Fully BufferedDIMM)”中，位于其上的存儲器組件例如不再直接與計算機系統(tǒng)的存儲控制器連接。取而代之，在存儲控制器和存儲器組件之間布置所謂的緩沖器組件，該緩沖器組件借助根據(jù)高速傳輸?shù)膫鬏攨f(xié)議在存儲控制器和存儲器模塊之間進行數(shù)據(jù)傳輸，并且將用于控制的、被包含在其中的指令數(shù)據(jù)、控制數(shù)據(jù)、時鐘數(shù)據(jù)和地址數(shù)據(jù)施加到該存儲器組件上?；旧?，緩沖器組件和存儲器組件之間的傳輸借助所謂的飛越總線(Fly-By-Bus)來實現(xiàn)，通過該飛越總線可以將時鐘數(shù)據(jù)、指令數(shù)據(jù)、地址數(shù)據(jù)和控制數(shù)據(jù)施加到存儲器組件上。飛越總線的總線線路在遠離緩沖器組件的一端上利用無源電阻來結(jié)束，以便抑制電信號的反射。與此相反，通過緩沖器組件和單個存儲器組件之間的分離的線路分開傳輸用于傳輸控制數(shù)據(jù)的數(shù)據(jù)信號。
該飛越總線具有多個總線線路，在這些總線線路上傳輸?shù)刂沸盘?、指令信號和控制信號。該指令信號和地址信號分別通過相應(yīng)的信號線與存儲器模塊上的所有存儲器組件連接。根據(jù)存儲器模塊的結(jié)構(gòu)，存儲器組件的各個組(也稱為“列(Rank)”)利用控制信號來尋址，以致例如在DRAM存儲電路中，芯片選擇信號CS可以分別只針對一組存儲器組件被激活，并且這組存儲器組件接收并且實施通過該指令信號給出的指令，而該指令信號出現(xiàn)于其上的其他存儲器組件不接受該指令。由此出現(xiàn)以下情況，即飛越總線具有帶有不同負載的總線線路，因為指令信號和地址信號通過相應(yīng)的總線線路被施加到所有存儲器組件上，而控制信號只分別通過相應(yīng)的總線線路被施加到一組存儲器組件上，該組存儲器組件包括少量的存儲器組件。其他的效應(yīng)也可以導致總線線路上的負載不同。
由緩沖器組件所提供的地址信號、指令信號和控制信號基于各個總線線路上的不同負載而速度不同地傳播，并且因而在不同的時刻出現(xiàn)于該存儲器組件上。尤其是，該控制信號比地址信號和指令信號更早地出現(xiàn)于各個存儲器組件上，該控制信號通常被設(shè)置用于接受各個存儲器組件中的地址數(shù)據(jù)和指令數(shù)據(jù)。因為，如果存儲器模塊上的所使用的存儲器器件的數(shù)量是可變的，則信號在針對地址信號和指令信號的總線上或在針對控制信號的總線線路上的不同的傳播時間不是立即知道的，所以通過設(shè)置延時元件來消除該問題的常見行為方式因此是困難的。由此不能準確地預(yù)告出現(xiàn)控制信號和出現(xiàn)地址信號及指令信號之間的延遲時間的量。
尤其是在具有多組存儲器組件的存儲器模塊中，由于針對地址信號和指令信號的總線線路上的高負載，不再可能以全時鐘頻率傳輸這些信號，因為這些信號在從緩沖器組件到相應(yīng)的存儲器組件的路徑上經(jīng)受了極大的干擾。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)是，提供一種針對存儲器模塊的緩沖器組件，其中，基于總線線路上的不同的信號傳播時間，最小化或者消除將指令信號和地址信號可靠地接受到存儲器組件中的問題。
此外，本發(fā)明的任務(wù)是，提供一種具有多個存儲器組件和一個緩沖器組件的存儲器模塊，其中減小或消除整個信號總線的總線線路上的不同的信號傳播時間的問題。
此外，本發(fā)明的任務(wù)是，提供一種具有多個存儲器模塊和一個存儲控制器的存儲器系統(tǒng)，其中基于減小的存取速度避免對存儲器模塊的存取速度的減小。
此外，本發(fā)明的任務(wù)是，提供一種用于運行緩沖器組件的方法，通過該方法基于信號線上的不同的信號傳播時間來最小化或消除將指令信號和地址信號可靠地接受到存儲器組件中的問題。
該任務(wù)通過根據(jù)權(quán)利要求1所述的緩沖器組件、根據(jù)權(quán)利要求6所述的存儲器模塊、根據(jù)權(quán)利要求10所述的存儲器系統(tǒng)以及根據(jù)權(quán)利要求12所述的方法來解決。
本發(fā)明的其他有利的改進方案在從屬權(quán)利要求中給出。
根據(jù)本發(fā)明的第一方面，設(shè)置針對具有多個存儲器組件的存儲器模塊的緩沖器組件。該緩沖器組件具有用于根據(jù)數(shù)據(jù)傳輸協(xié)議接收存取信息的第一數(shù)據(jù)接口。此外，該緩沖器組件具有用于根據(jù)信令協(xié)議將時鐘信號和地址信號及指令信號傳送(treiben)到多個存儲器組件和將控制信號傳送到來自該多個存儲器組件的一組存儲器組件的第二數(shù)據(jù)接口。該組存儲器組件可以包括所有或部分該多個存儲器組件。該地址信號、時鐘信號和指令信號取決于存取信息，該存取信息通過第一數(shù)據(jù)接口被接收。存儲器組件之一的激活和地址信號及指令信號的接受在控制信號出現(xiàn)于相應(yīng)的存儲器組件上時被執(zhí)行。此外，設(shè)置控制單元，該控制單元在時鐘信號的第一時鐘周期期間將地址信號和指令信號施加到該多個存儲器組件上，并且，在時鐘信號的接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，將用于激活該組多個存儲器組件的控制信號施加到該組存儲器組件上，以致所出現(xiàn)的地址信號和指令信號被接受到該組多個存儲器組件的存儲器組件中。
由此首先實現(xiàn)，該存儲器模塊借助于緩沖器組件還只以數(shù)據(jù)速率的一半、也即以雙倍的周期來有效地運行，因為該控制信號只在跟隨第一時鐘周期的第二時鐘周期期間被施加到該組多個存儲器組件上。由此，地址信號和指令信號最多也只在每第二時鐘周期中被傳輸給這些存儲器組件，以致減小了存取速度。由此實現(xiàn)，尤其是在將相應(yīng)的地址信號和指令信號施加到具有大負載(例如由于大量的所連接的存儲器組件)的信號線上時，忽略相應(yīng)信號的輸入邊沿區(qū)域中的由此所引起的干擾，因為用于接受相應(yīng)的地址數(shù)據(jù)和指令數(shù)據(jù)的控制信號在第二時鐘周期期間才被施加。
在優(yōu)選的實施形式中，如此設(shè)置該控制單元，以致該控制單元根據(jù)所提供的配置值或者在第一時鐘周期期間將地址信號和指令信號施加到該多個存儲器組件上，并且在接著的第二時鐘周期中出現(xiàn)指令信號和地址信號時，將用于激活該組存儲器組件的控制信號施加到該組多個存儲器組件上，或者在相同的時鐘周期期間將地址信號和指令信號施加到存儲器組件上，而將該控制信號施加到該組待激活的多個存儲器組件上。以這樣的方式，裝備有這樣的緩沖器組件的存儲器模塊可以根據(jù)信號線上的負載、也就是例如根據(jù)基于存儲器組件的數(shù)量的負載來配置，以致可以設(shè)置具有信號線上的小負荷(也就是例如在少量的所連接的存儲器組件時)的運行方式和針對信號線上的大負載(也就是例如在大量存儲器組件時)的運行方式。
根據(jù)本發(fā)明的其他的實施形式，該緩沖器組件具有用于存儲配置值的配置存儲器。
此外，該控制單元可以如此來設(shè)置，以致存取信息根據(jù)信令協(xié)議被轉(zhuǎn)換成針對DRAM存儲器組件的地址信號、指令信號和控制信號。
根據(jù)本發(fā)明的其他方面，設(shè)置具有多個存儲器組件和一個根據(jù)本發(fā)明的緩沖器組件的存儲器模塊。多個存儲器組件通過第一信號線與第二數(shù)據(jù)接口如此連接，以致設(shè)置用于將各個地址信號和指令信號從該緩沖器組件傳輸?shù)蕉鄠€存儲器組件的第一信號線的每一個。一組存儲器組件、也就是來自多個存儲器組件的所有或者部分存儲器組件通過第二信號線與第二數(shù)據(jù)接口連接，以致設(shè)置用于將控制信號從緩沖器組件傳輸?shù)皆摻M存儲器組件的存儲器組件的第二信號線。
不同于傳統(tǒng)的存儲器模塊，根據(jù)本發(fā)明的存儲器模塊利用緩沖器組件來運行，該緩沖器組件借助數(shù)據(jù)傳輸協(xié)議得到存取信息，這些存取信息通過該緩沖器組件被轉(zhuǎn)換成相應(yīng)的地址信號、時鐘信號和控制信號以及指令信號并且被提供給多個存儲器組件。為此，該存儲器組件通過相應(yīng)的信號線與該緩沖器組件連接，這些信號線從該緩沖器組件出發(fā)并與該組存儲器組件或與部分存儲器組件或者與所有存儲器組件相連接。這種總線系統(tǒng)也被稱為飛越總線。
緩沖器組件的控制單元可以如此來配置，以致根據(jù)所提供的配置值或者將該地址信號和指令信號在第一時鐘周期期間施加到存儲器組件中的多個存儲器組件上，并且在接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，將用于激活該組存儲器組件的控制信號施加到該組存儲器組件上，或者在相同的時鐘周期期間將地址信號和指令信號施加到多個存儲器組件上，而將控制信號施加到該組待激活的存儲器組件上。以這樣的方式，該存儲器模塊可以根據(jù)信號線上的負載以不同的運行方式來運行，其中該配置值取決于存儲器模塊的結(jié)構(gòu)。
可以規(guī)定，該配置值可以被存儲在配置存儲器中。
該存儲器組件被如此設(shè)置，以便以突發(fā)模式接收或者發(fā)送數(shù)據(jù)信號，其中突發(fā)的長度取決于在緩沖器組件中所提供的配置值，在該突發(fā)中根據(jù)通過相應(yīng)的控制信號的激活來傳輸該數(shù)據(jù)信號。以這樣的方式，能夠根據(jù)存儲器模塊的運行方式來改變突發(fā)模式的長度，以致在跟隨第一時鐘周期的第二時鐘周期期間激活時增長突發(fā)長度，以便即使以減小的數(shù)據(jù)速率運行存儲器模塊時也能保證待傳輸?shù)臄?shù)據(jù)量，其中該控制信號在第二時鐘周期期間才被施加。
根據(jù)本發(fā)明的其他方面，設(shè)置存儲器系統(tǒng)，該存儲器系統(tǒng)包括多個這樣的存儲器模塊和一個存儲控制器，該存儲控制器與多個存儲器模塊連接。該存儲控制器給多個存儲器模塊的每一個提供存取信息，以致從針對多個存儲器模塊的存取信息中所產(chǎn)生的各個控制信號從多個存儲器模塊的緩沖器組件交替地被提供給各個存儲器組件。
該存儲器系統(tǒng)能夠通過交替地對多個存儲器模塊的存儲器組件進行尋址來補償由于激活各個存儲器組件而變慢的、對存儲器組件的存取。例如這可以由此來實現(xiàn)，即該存儲控制器被如此設(shè)置，以致該存儲控制器將相應(yīng)的存取信息交替地發(fā)送給多個存儲器模塊。
根據(jù)本發(fā)明的其他方面，設(shè)置一種用于運行針對具有多個存儲器組件的存儲器模塊的緩沖器組件的方法。在此，通過數(shù)據(jù)傳輸協(xié)議接收存取信息，并且根據(jù)信令協(xié)議將時鐘信號、地址信號和指令信號傳送給多個存儲器組件并且將控制信號傳送給一組存儲器組件。該地址信號、時鐘信號、控制信號和指令信號取決于存取信息，其中存儲器組件的激活和地址信號及指令信號的接受在出現(xiàn)控制信號時實現(xiàn)。該地址信號和指令信號在第一時鐘周期期間被施加到多個存儲器組件上，并且在接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，用于激活該組存儲器組件的控制信號被施加到該組待激活的多個存儲器組件上，以致所出現(xiàn)的地址信號和指令信號被接受到該組多個存儲器組件中。


下面按照附圖詳細地說明本發(fā)明的優(yōu)選實施形式。其中圖1示出根據(jù)本發(fā)明的第一實施形式的存儲器模塊；圖2示出用于說明根據(jù)圖1的實施形式的存儲器模塊的功能的信號時序圖；圖3示出根據(jù)本發(fā)明的其他實施形式的存儲器模塊；以及圖4示出根據(jù)本發(fā)明的其他方面的存儲器系統(tǒng)。
具體實施例方式
在圖1中示出了根據(jù)本發(fā)明的存儲器模塊1的方框電路圖。該存儲器模塊1包括八個存儲器組件2，這些存儲器組件2與一個緩沖器組件3相連接。該存儲器模塊1例如被構(gòu)成為印刷電路板的形式，信號線7位于該印刷電路板上，利用這些信號線，這些存儲器組件2與該緩沖器組件3相連接。
緩沖器組件3具有數(shù)據(jù)傳輸接口4，該存儲器模塊1通過該數(shù)據(jù)傳輸接口4從外側(cè)得到存取信息，以便寫、讀出數(shù)據(jù)或者以便實施該存儲器組件2中的其他功能。這些存取信息被輸送給緩沖器組件3的控制單元，并且在那里被劃分成和/或轉(zhuǎn)換成用于控制該存儲器組件2的合適的地址信號、時鐘信號、控制信號和指令信號。
在本實施例中，存儲器組件2優(yōu)選的是DRAM存儲器組件，可是也可以是其他類型的存儲器組件、諸如SRAM組件等等。
此外，該緩沖器組件3具有信令接口6，該信令接口6將從存取信息中提取或產(chǎn)生的時鐘信號、指令信號和控制信號通過相應(yīng)的信號線施加到這些存儲器組件2上。為此，存儲器模塊1的信號線7的每一條信號線與該緩沖器組件3的相應(yīng)連接6并且與存儲器組件2的每一個的相應(yīng)所屬的連接相連接。也就是，如果該緩沖器組件3將相應(yīng)的信號施加到信號線7之一上，則該信號通過所屬的信號線被提供給存儲器組件2的每一個。在所描述的實施例中，這適于控制信號、指令信號、時鐘信號和地址信號。從這些存儲器組件2中所讀出的存儲數(shù)據(jù)或待寫入這些存儲器組件2中的存儲數(shù)據(jù)通過數(shù)據(jù)信號線8單獨往返于該存儲器組件的每一個傳輸，也就是說，在緩沖器組件的數(shù)據(jù)連接9和相應(yīng)的存儲器組件2的各個數(shù)據(jù)連接之間存在所謂的點對點連接。
在DRAM存儲器組件的情況下，地址信號包括包含庫地址在內(nèi)的所有地址信號，控制信號包含芯片激活信號CS，指令信號包含行激活信號RAS和列激活信號CAS以及寫信號WE。這些信號從通過數(shù)據(jù)傳輸接口4所接收到的存取信息中提取到。在圖1中，按照實施方式，所示的連接線被理解為信號線或一束多個信號線。例如，該地址信號通過多個信號線從該緩沖器組件3被傳輸給這些存儲器組件2，為了簡單起見，這只通過一條連接線示出。
該存儲器模塊1的功能借助于圖2的信號時序圖來進一步說明。該信號時序圖不僅示出該緩沖器組件3上的而且示出存儲器組件2上的時鐘信號CLK、地址信號和指令信號CA以及控制信號CS(芯片選擇芯片激活信號)的信號變化過程。地址信號和指令信號CA包括用于傳送待尋址的存儲區(qū)的地址的信號、行激活信號RAS和列激活信號CAS以及寫信號WE，該寫信號說明，是應(yīng)該寫入待尋址的存儲區(qū)中還是應(yīng)該從待尋址的存儲區(qū)中讀取。
一方面清楚地看到緩沖器組件3的連接上的信號變化過程和存儲器組件2之一的連接上的延時t飛越的信號變化過程。清楚地看到，尤其是存儲器模塊1上的存儲器組件2的較大組中，相對于由緩沖器組件3施加指令信號和地址信號期間的持續(xù)時間，指令信號和地址信號CA有效地出現(xiàn)于存儲器組件2上的持續(xù)時間明顯地減少。對此的原因在于針對指令信號和地址信號CA的信號線7上的大負載，該大負載通常導致，信號的開始、也就是接近輸入邊沿的時間范圍被極大地干擾，以致在各個信號處于該時間范圍中期間，不能保證可靠地接受到存儲器組件中。該效應(yīng)尤其是在很高的傳輸頻率、也就是高時鐘頻率時出現(xiàn)，應(yīng)該以該高時鐘頻率來運行該存儲器模塊1。
根據(jù)本發(fā)明，現(xiàn)在如此來運行該存儲器模塊，以致在時鐘信號CLK的兩個時鐘周期期間實現(xiàn)對存儲器組件2的存取。首先，在第一時鐘周期中，地址信號和指令信號通過該緩沖器組件3被施加到相應(yīng)的信號線上。只有在第一時鐘周期結(jié)束之后，才在直接或間接接著的第二時鐘周期中如此施加該控制信號(此處是芯片激活信號CS)，以致因此所出現(xiàn)的地址信號和指令信號CA被讀入到一個/多個所尋址的存儲器組件2的相應(yīng)輸入緩沖器(未示出)中。必需該芯片激活信號，以便將地址信號和指令信號接受到該存儲器組件中。地址信號和指令信號CA的施加在第一時鐘周期期間、優(yōu)選地在第一時鐘周期開始時在所示例子中隨著時鐘信號CLK的下降邊沿實現(xiàn)。芯片激活信號CS的施加隨著時鐘信號CLK的接著的下降邊沿實現(xiàn)。在此假設(shè)，在時鐘周期結(jié)束后，主要直接在地址信號和指令信號的相應(yīng)電平變換后所出現(xiàn)的信號干擾基本上不再對將指令信號和地址信號CA接受到存儲器組件2中產(chǎn)生干擾。在較大的時鐘頻率和指令信號及地址信號的較易受干擾的情況下也可以設(shè)置，這些信號在第一時鐘周期期間被施加到相應(yīng)的信號線上，并且只有在第三或更晚的時鐘周期期間，用于接受地址信號和指令信號CA的相應(yīng)的芯片激活信號CS才被施加到相應(yīng)的存儲器組件2上。
由于對相應(yīng)的存儲器組件2或多個存儲器組件的存取因此在至少兩個時鐘周期期間實現(xiàn)，所以相應(yīng)地加倍或者繼續(xù)提高對存儲器組件的突發(fā)存取的突發(fā)長度是適宜的，以致在兩個或多個時鐘周期期間通過相應(yīng)的控制不減小或者基本上不減小存取數(shù)據(jù)速率。如果該芯片激活信號CS在直接跟隨第一時鐘周期的第二時鐘周期期間被施加，則突發(fā)長度優(yōu)選地被如此選擇，以致相應(yīng)的數(shù)據(jù)在至少兩個時鐘周期期間被傳輸?shù)皆摯鎯ζ鹘M件2或者由該存儲器組件2來傳輸。
在圖3中描述了本發(fā)明的存儲器模塊的其他實施形式。相同的元件或相同或相似功能的元件具有相同的參考符號。與圖1的實施形式不同，針對存儲器組件2的第一組21和存儲器組件的第二組22施加不同的控制信號。在指令信號和地址信號CA通過相應(yīng)的信號線7從該緩沖器組件3被遞送給被布置在存儲器模塊上的存儲器組件的每一個期間，用于傳輸控制信號CS的信號線相應(yīng)地較短，因為這些信號線僅僅給存儲器組件2的一部分提供相應(yīng)的控制信號CS。由于針對地址信號和指令信號CA的信號線上的高負載出現(xiàn)干擾，如前所述，這些干擾優(yōu)選地極大地影響各個信號眼(也就是直接在信號邊沿之后)的輸入時間范圍，并且各個信號被施加到相應(yīng)的信號線上的時間越長，這些干擾減小。由于針對控制信號CS的信號線7上的負載明顯更小，所以可以不考慮或者只小范圍地考慮這些信號線上的這種干擾。圖3的實施形式的存儲器模塊1基本上以與圖1的實施形式的存儲模塊相同的方式來運行?？刂菩盘朇S根據(jù)從外部被施加到該存儲器模塊1上的存取信息來產(chǎn)生。可是，根據(jù)地址信號，在特定時刻優(yōu)選地只尋址存儲器組件的兩組21、22之一。
緩沖器組件3也可以如此來配置，以致運行方式根據(jù)配置值來調(diào)節(jié)。該配置值可以被存儲在配置寄存器12中，并且通過其內(nèi)容確定控制信號、指令信號和地址信號是否同時被施加到相應(yīng)的信號線上，或者根據(jù)上述運行方式，指令信號和地址信號是否首先被施加到相應(yīng)的信號線上，并且接著控制信號被施加到針對該組存儲器組件2的相應(yīng)的信號線上。該配置值一方面可以固定地被調(diào)節(jié)，或者在初始化階段通過存儲控制器預(yù)定。也可能根據(jù)信號線上的事先確定的負載或被連接在信號線上的存儲器組件的數(shù)量來調(diào)節(jié)該配置值，并且將該配置值轉(zhuǎn)交給存儲控制器。
在圖4中描述了具有兩個存儲器模塊1和一個存儲控制器10的存儲器系統(tǒng)。該存儲控制器10將存取信息遞送給存儲器模塊1的每一個，并且通過數(shù)據(jù)接口11發(fā)送和接收數(shù)據(jù)。如果該存儲器模塊1處于運行模式中，在該運行模式中控制信號在第二、跟隨施加指令信號和地址信號的時鐘周期期間被施加，則該存儲控制器也只有在每第二時鐘周期期間允許根據(jù)存取信息發(fā)送給某一存儲器模塊，也就是說，必須根據(jù)存儲器模塊1的減小的存取速度來降低存取信息的數(shù)據(jù)速率?？墒?，在該情況下，這兩個存儲器模塊1可以交替地接收存取信息，以致第一存儲器模塊在一個時鐘周期期間而第二存儲器模塊在隨后的時鐘周期期間得到相應(yīng)的存取信息。尤其是，該存儲控制器10應(yīng)該如此控制該控制單元5，以致指令信號、地址信號和控制信號如此被施加到該存儲器組件2上，以致存儲數(shù)據(jù)延時地被傳輸?shù)酱鎯ζ髂K1。
在可替換的實施形式中，這兩個存儲器模塊可以不是直接而是相互通過所謂的鏈接(串級鏈(Daisy Chain))與存儲控制器連接。為此，該存儲控制器與第一存儲器模塊連接，以便發(fā)送存取信息和傳輸相應(yīng)的數(shù)據(jù)。該存取信息包括地址，該地址說明存儲器模塊中的哪個應(yīng)該被尋址。相應(yīng)的、被設(shè)置在第一存儲器模塊中的集線器組件接收存取信息并且決定，是否設(shè)置用于在所分配的第一存儲器模塊中尋址存儲區(qū)的、被包含在存取信息中的控制信號、指令信號和地址信號，或在該串級鏈中隨后的存儲器模塊是否因此應(yīng)該被尋址。
如果隨后的存儲器模塊應(yīng)該被尋址，則存取信息通過第一存儲器模塊的集線器組件的相應(yīng)輸出端被輸出并且被轉(zhuǎn)送給隨后的第二存儲器模塊。在那里重新確定這些存取信息是否包含控制信號、指令信號和地址信號，這些信號應(yīng)該對相應(yīng)的、在該存儲器模塊上存在的存儲區(qū)進行尋址。如果這些存取信息不涉及第二存儲器模塊，則這些存取信息重新被輸出給第二集線器組件的輸出端等。也就是說，這些存取信息在存儲器模塊的這種鏈中被轉(zhuǎn)交給存儲器模塊。以這樣的方式構(gòu)成所謂的串級鏈，該串級鏈由該存儲控制器和第一存儲器模塊之間或多個存儲器模塊之間的點對點連接構(gòu)成。
參考符號列表1存儲器模塊2存儲器組件3緩沖器組件4數(shù)據(jù)傳輸接口5控制單元6信號連接7信號線8數(shù)據(jù)信號線9數(shù)據(jù)連接10存儲控制器21第一組存儲器組件22第二組存儲器組件
權(quán)利要求
1.針對具有多個存儲器組件(2)的存儲器模塊(1)的緩沖器組件(3)，其包括-第一數(shù)據(jù)接口(4)，用于根據(jù)數(shù)據(jù)傳輸協(xié)議接收存取信息，其中地址信號、時鐘信號、控制信號和指令信號取決于該存取信息，-第二數(shù)據(jù)接口(6)，用于根據(jù)信令協(xié)議將時鐘信號和地址信號及指令信號傳送到多個存儲器組件并且將控制信號傳送到來自多個存儲器組件(2)的一組存儲器組件，其中，存儲器組件(2)的激活和地址信號及指令信號的接受根據(jù)所述控制信號來實現(xiàn)，-控制單元(5)，其將地址信號和指令信號在時鐘信號的第一時鐘周期期間施加到多個存儲器組件(2)上，并且在時鐘信號的接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，將用于激活該組多個存儲器組件的控制信號施加到該組待激活的多個存儲器組件(2)上，以致所出現(xiàn)的地址信號和指令信號被接受到該組多個存儲器組件(2)的存儲器組件中。
2.根據(jù)權(quán)利要求1所述的緩沖器組件(3)，其中，如此配置所述控制單元(5)，以致該控制單元(5)根據(jù)所提供的配置值或者將地址信號和指令信號在第一時鐘周期期間施加到該組存儲器組件上，并且在接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，將用于激活該組多個存儲器組件(2)的控制信號施加到該組多個存儲器組件(2)上，或者在相同的時鐘周期期間將地址信號和指令信號施加到存儲器組件(2)上，而將控制信號施加到該組待激活的多個存儲器組件上。
3.根據(jù)權(quán)利要求2所述的緩沖器組件(3)，具有用于存儲所述配置值的配置存儲器(12)。
4.根據(jù)權(quán)利要求1至3之一所述的緩沖器組件(3)，其中，所述控制單元(5)如此來設(shè)置，以致所述存取信息根據(jù)信令協(xié)議被轉(zhuǎn)換成針對DRAM存儲器組件的地址信號、指令信號和控制信號。
5.根據(jù)權(quán)利要求1至4之一所述的緩沖器組件(3)，其中，所述控制單元(5)被設(shè)置，以便從所述存取信息中產(chǎn)生多個控制信號，其中，該多個控制信號中的每一個被分配給所述多個存儲器組件(2)的相應(yīng)組。
6.具有多個存儲器組件和一個根據(jù)權(quán)利要求1所述的緩沖器組件的存儲器模塊(6)，其中，所述多個存儲器組件(2)的組通過第一信號線與第二數(shù)據(jù)接口(6)如此連接，以致設(shè)置有用于將時鐘信號以及指令信號和地址信號從該緩沖器組件傳輸?shù)矫總€存儲器組件的第一信號線的每一個，并且其中，所述多個存儲器組件(2)的組通過第二信號線與第二數(shù)據(jù)接口(6)如此連接，以致設(shè)置有用于將控制信號從該緩沖器組件(3)傳輸?shù)絹碜栽摻M存儲器組件(2)的存儲器組件(2)的每一個的第二信號線。
7.根據(jù)權(quán)利要求6所述的存儲器模塊(1)，其中，所述緩沖器組件的控制單元(5)被如此配置，以致該控制單元(5)根據(jù)所提供的配置值或者在第一時鐘周期期間將地址信號和指令信號施加到多個存儲器組件上，并且在接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，將用于激活該組存儲器組件的控制信號(CS)施加到該組存儲器組件(2)上，或者在相同的時鐘周期期間將地址信號和指令信號施加到存儲器組件上，而將該控制信號施加到該組待激活的多個存儲器組件(2)上。
8.根據(jù)權(quán)利要求7所述的存儲器模塊(1)，其中，所述緩沖器組件(3)具有用于存儲所述配置值的配置存儲器(12)。
9.根據(jù)權(quán)利要求7或8所述的存儲器模塊(1)，其中，多個存儲器組件被如此設(shè)置，以便以突發(fā)模式接收或發(fā)送數(shù)據(jù)信號，其中，突發(fā)的長度取決于在所述緩沖器組件(3)中所提供的配置值，在該突發(fā)中根據(jù)通過相應(yīng)的控制信號的激活來傳輸數(shù)據(jù)信號。
10.存儲器系統(tǒng)，其具有根據(jù)權(quán)利要求6至9之一所述的多個存儲器模塊(1)和一個與這些存儲器模塊連接的存儲控制器(10)，該存儲控制器(10)將所述存取信息如此提供給多個存儲器模塊(1)中的每一個，以致從針對該多個存儲器模塊(1)的存取信息中所產(chǎn)生的各個控制信號從多個存儲器模塊(1)的緩沖器組件(3)交替地被提供給多個存儲器組件的各個組。
11.根據(jù)權(quán)利要求7所述的存儲器系統(tǒng)，其中，所述存儲控制器(10)被如此設(shè)置，以致該存儲控制器(10)將各個存取信息交替地發(fā)送給所述多個存儲器模塊(1)。
12.用于運行針對具有多個存儲器組件(2)的存儲器模塊(1)的緩沖器組件(3)的方法，其中，通過數(shù)據(jù)傳輸協(xié)議接收存取信息，其中，根據(jù)信令協(xié)議將地址信號、時鐘信號和指令信號傳送給多個存儲器組件，并且將控制信號傳送給多個存儲器組件(2)的一組存儲器組件，其中，該地址信號、時鐘信號、控制信號和指令信號取決于該存取信息，其中，多個存儲器組件的激活和地址信號及指令信號的接受根據(jù)控制信號來執(zhí)行，其中，該地址信號和指令信號在時鐘信號的第一時鐘周期期間被施加到該存儲器組件上，并且在接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，用于激活該組存儲器組件的控制信號被施加到該組待激活的多個存儲器組件上，以致所出現(xiàn)的地址信號和指令信號被接受到該組多個存儲器組件中。
全文摘要
本發(fā)明涉及針對具有多個存儲器組件(2)的存儲器模塊(1)的緩沖器組件(3)，其包括用于根據(jù)數(shù)據(jù)傳輸協(xié)議接收存取信息的第一數(shù)據(jù)接口(4)，用于根據(jù)信令協(xié)議將地址信號和指令信號的時鐘信號傳送到多個存儲器組件和將控制信號傳送到多個存儲器組件的一組存儲器組件的第二數(shù)據(jù)接口(6)，以及控制單元(5)，該控制單元在時鐘信號的第一時鐘周期期間將地址信號和指令信號施加到多個存儲器組件(2)上，并且在時鐘信號的接著的第二時鐘周期中出現(xiàn)地址信號和指令信號時，將用于激活該組多個存儲器組件的控制信號施加到該組待激活的多個存儲器組件(2)上，以致所出現(xiàn)的地址信號和指令信號被接受到該組多個存儲器組件(2)中。
文檔編號G11C7/10GK1828765SQ20061005508
公開日2006年9月6日 申請日期2006年3月3日 優(yōu)先權(quán)日2005年3月3日
發(fā)明者G·布勞恩, S·德約爾耶維克, A·亞各布斯 申請人:英飛凌科技股份公司