專利名稱：可編程半熔絲連接只讀存儲器及其極限測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可編程只讀存儲器，更加具體地說，涉及一種使用半熔絲連接存儲單元的僅一次可編程的只讀存儲器和一種對編程的和未編程的存儲器進(jìn)行極限(margin)測試的方法。
背景技術(shù)：
一次可編程存儲器(OTP存儲器)指的是只讀存儲器(ROM)，其可在器件制造之后被一次編程(也稱作一次可編程ROM或OTP-ROM)。迄今，存在OTP-ROM的多個示例，已使用許多技術(shù)將其實現(xiàn)為存儲元件。例如，可通過破壞二極管或氧化膜以形成低阻抗路徑來存儲數(shù)據(jù)，在所述低阻抗路徑的地方先前有高阻抗路徑。還可將數(shù)據(jù)存儲在浮置柵晶體管中，以使得浮置柵極保持電荷并改變作為EPROM基礎(chǔ)的晶體管閾值電壓。還使用了集成熔絲來實現(xiàn)OTP-ROM。通過使充足的電流通過熔絲，可將該熔絲熔斷以在先前存在低阻抗路徑的地方產(chǎn)生高阻抗路徑。這些技術(shù)的缺點在于包括相對高的用于編程的電流，和相對高的用于編程的電壓，即高于用于目前的亞微米(sub-micron)CMOS技術(shù)的擊穿電壓。另外它們對于集成電路上的周圍層來說可能是破壞性的，并需要相對大的區(qū)域，并因此導(dǎo)致較低密度的存儲器。例如，標(biāo)題為“Structure of ElectricallyProgrammable Read-Only Memory Cells and Redundancy SignatureTherefor”的美國專利第5208780號公開了一種OTP-ROM，其使用熔絲作為存儲元件。然而它需要高電壓(10V)來對熔絲進(jìn)行編程，并使用進(jìn)入了“負(fù)阻(snap-back)”或次擊穿狀態(tài)的NMOS使電流經(jīng)過熔絲，以提供熔斷熔絲所需的高電流。該負(fù)阻電流將是相對較大的并且NMOS器件將必須變大以避免在負(fù)阻期間發(fā)生損壞。這導(dǎo)致比本發(fā)明中所需更大的、并因此是面積低效的通過晶體管(pass transistor)。標(biāo)題為“Write Once Read Only Store Semiconductor Memory”的美國專利第3641516號公開了一種使用背對背(back-to-back)二極管實現(xiàn)的作為存儲元件的OTP-ROM。為了對該存儲器進(jìn)行編程，對所述存儲器單元施加電流或電壓以使二極管之一擊穿并導(dǎo)致在其p-n結(jié)上的金屬-硅合金短路。擊穿p-n結(jié)所需的電壓典型的為8V，其超過了現(xiàn)代亞微米MOS工藝所允許的電壓。標(biāo)題為“High Coupling RatioElectrically Programmable ROM”的美國專利第4422092號是基于浮置柵EPROM。該方法的缺點是對器件編程需要高電壓。在該示例中，為了編程，在漏級上需要15V，且在柵極上需要25V。這會大大超過標(biāo)準(zhǔn)亞微米CMOS工藝所允許的最大電壓，并導(dǎo)致更加昂貴的相對專業(yè)的工藝。

發(fā)明內(nèi)容
因此本發(fā)明的目的是提供一種改進(jìn)的可編程只讀存儲器。
本發(fā)明的另一個目的是提供這樣一種改進(jìn)的可編程只讀存儲器，其使用半熔絲連接(semi-fusible link)存儲單元。
本發(fā)明的再一個目的是提供這樣一種改進(jìn)的可編程只讀存儲器，其在對于傳統(tǒng)亞微米(CMOS)處理器的擊穿范圍內(nèi)需要較低的程序電流和電壓。
本發(fā)明的另一個目的是提供這樣一種改進(jìn)的可編程只讀存儲器，其使用只需要低電流、小面積并且不會破壞周圍部件的小型薄膜半熔絲連接和開關(guān)。
本發(fā)明的又一個目的是提供一種對已編程和未編程的這種半熔絲連接存儲器進(jìn)行極限測試的方法。
本發(fā)明是從下述認(rèn)識得到的可使用半熔絲連接存儲單元的矩陣并選擇通過所選字線和位線識別的要熔斷的一個或多個存儲單元來實現(xiàn)較小、較低電壓和電流的ROM，其中每個半熔絲連接存儲單元包括具有未損(intact)阻抗和熔斷(blown)阻抗的半熔絲連接。本發(fā)明還實現(xiàn)了一種對已編程和未編程的這種存儲器進(jìn)行極限測試的方法。
本發(fā)明的特征在于一種可編程只讀存儲器，其包括半熔絲連接存儲單元的矩陣，每個半熔絲連接存儲單元包含具有未損阻抗和熔斷阻抗的半熔絲連接。存在位線電壓源切換電路，用于對至少一個選擇的位線施加電流；和字線地址解碼器，用于選擇字線。存在程序控制邏輯電路，用于熔斷通過所選字線和位線的交點所識別的存儲單元中的半熔絲連接。
在一個優(yōu)選實施例中，可以存在與所述位線連接的檢測放大器電路，和讀取控制邏輯電路，所述讀取控制邏輯電路用于使得所述檢測放大器電路能夠讀出由所述字線地址解碼器尋址的存儲單元中的所述半熔絲連接的狀態(tài)。所述半熔絲連接可以是薄膜電阻器；它們可以由硅鉻制成。它們可以是半抗熔絲連接，諸如二極管結(jié)。每個半熔絲連接存儲單元可包括半熔絲連接和連接在位線和字線之間的選擇開關(guān)。選擇開關(guān)可包括半導(dǎo)體開關(guān)。檢測放大器電路可包括多個檢測電路，每個檢測電路包括參考單元和比較電路，所述比較電路對來自相關(guān)存儲單元的存儲電流和來自參考單元的參考電流做出響應(yīng)以提供表示這些電流的相對值的邏輯輸出。所述比較電路可包括用于反射所述存儲電流的電流反射鏡，和檢測電路，所述檢測電路對所述反射的存儲電流和所述參考電流進(jìn)行響應(yīng)以提供表示所述電流的相對值的邏輯輸出。所述檢測電路可包括用于對所述反射的存儲電流和參考電流進(jìn)行求和的檢測節(jié)點和對所述檢測節(jié)點進(jìn)行響應(yīng)以提供表示所述電流的相對值的邏輯輸出的反相器。所述比較電路可包括差分放大器，其一個輸入端與所述存儲單元和所述電流反射鏡的一端連接，另一輸入端與所述參考單元和所述電流反射鏡的另一端連接。所述參考單元可包括與所述存儲單元選擇開關(guān)匹配的參考選擇開關(guān)和參考阻抗。所述參考阻抗可包括介于未損阻抗和熔斷阻抗之間的缺省阻抗。所述參考阻抗可包括介于缺省阻抗和未損阻抗之間的低極限阻抗；它可包括介于缺省阻抗和熔斷阻抗之間的高極限阻抗。它可包括介于未損阻抗和零之間的短路極限阻抗。
本發(fā)明的特征還在于一種對具有半熔絲連接存儲單元的已編程的可編程ROM進(jìn)行極限測試的方法。每個存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接。所述方法包括對半熔絲連接存儲單元和參考單元施加電源電壓，并在所述參考單元中采用介于未損阻抗和熔斷阻抗之間的缺省阻抗。將來自參考單元的電流與來自存儲單元的電流進(jìn)行比較，并且確定存儲器的半熔絲連接是未損的還是熔斷的。
在一個優(yōu)選實施例中，所述方法還可包括采用介于缺省阻抗和熔斷阻抗之間的高極限阻抗并確定存儲單元的半熔絲連接在預(yù)定的高極限內(nèi)是否是熔斷的。所述方法還可包括采用介于缺省阻抗和未損阻抗之間的低極限阻抗并確定存儲單元的半熔絲連接在預(yù)定的低極限內(nèi)是否仍是未損的。
本發(fā)明的特征還在于一種對具有半熔絲連接存儲單元的未編程的可編程ROM進(jìn)行極限測試的方法，每個存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接。所述方法包括對半熔絲連接存儲單元和參考單元施加電源電壓，并在參考單元中采用介于未損阻抗和零之間的短路阻抗。將來自參考單元的電流與來自存儲單元的電流進(jìn)行比較，并確定存儲單元的半熔絲連接是未損的還是短路的。
本發(fā)明的特征還在于一種對具有半熔絲連接存儲單元的已編程的可編程ROM進(jìn)行極限測試的方法。每個存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接。對半熔絲連接存儲單元和參考單元施加電源電壓，并在參考單元中采用介于未損阻抗和熔斷阻抗之間的缺省阻抗。將來自參考單元的電流與存儲單元的電流進(jìn)行比較，并確定存儲單元的半熔絲連接是未損的還是開路的。


通過下面對優(yōu)選實施例和附圖的說明將使其它目的、特征和優(yōu)點對于本領(lǐng)域技術(shù)人員來說變得顯而易見，圖中圖1為根據(jù)本發(fā)明的具有半熔絲連接存儲單元的PROM的示意方框圖；圖2為表示半熔絲連接存儲單元的編程過程的、圖1的ROM的一部分的更詳細(xì)示意圖；圖3為圖1的檢測放大器的一部分的更詳細(xì)示意圖；圖4為用于極限測試的、圖1的檢測放大器的另一個實施例的一部分的更詳細(xì)示意圖；圖5為具有類似于圖1的半熔絲連接存儲單元的多級PROM的示意方框圖；圖6為根據(jù)本發(fā)明的半熔絲連接狀態(tài)檢驗的方法的示意流程圖；圖7為可在本發(fā)明中使用的半熔絲連接系統(tǒng)的一個實施例的示意圖；圖8A和8B為圖7中所示的半熔絲連接系統(tǒng)的示例性電路圖；圖9為可在本發(fā)明中使用的半熔絲連接系統(tǒng)的另一個實施例的示意圖。
具體實施例方式
除了下述的一個或多個優(yōu)選實施例以外，本發(fā)明還能夠應(yīng)用于其它實施例，并能夠以各種方式來實施或執(zhí)行。因此，應(yīng)該理解本發(fā)明的應(yīng)用并不局限于下述說明中所闡釋的或附圖中所例示的具體結(jié)構(gòu)或部件布局。
半熔絲連接典型的是具有未損狀態(tài)和熔斷狀態(tài)的薄膜電阻器，其中所述連接在未損時具有第一非零電阻，而在熔斷時具有第二較高但是有限的電阻。這是通過使預(yù)定的電流流過所述連接來實現(xiàn)的。本發(fā)明實現(xiàn)了可將由例如硅鉻或(SiCr)制成的薄膜半熔絲連接制造得盡可能小以便當(dāng)小至2.6mA的程序電流通過它時能夠使它熔斷。這種半熔絲連接具有典型為1.4kΩ的未損電阻和至少為20kΩ(典型的為30kΩ)的熔斷電阻。對于熔斷主要是由多晶硅制成的集成熔絲而言目前所需的程序電流大致具有大于或約為200mA的兩個數(shù)量級。本發(fā)明所允許的較低電流在實現(xiàn)僅一次的可編程只讀存儲器的過程中會產(chǎn)生較小的電路，諸如開關(guān)。本發(fā)明的半熔絲連接存儲單元相比于集成熔絲的另一個優(yōu)點是將所述連接從未損狀態(tài)編程到熔斷狀態(tài)的操作是無危險的(benign)或和緩的，因為它對集成電路上的周圍部件和周圍層是非破壞性的。本發(fā)明中可用的半熔絲連接可以是2002年6月12日授權(quán)的由Jonathan Audy提出的標(biāo)題為“Semi-Fusible Link System”的美國專利第6246243號中所公開的半熔絲連接和Denis Doyle于2004年2月12日提交的標(biāo)題為“Semi-Fusible Link System For AMulti-Layer Integrated Circuit And Method Of Making Same”的美國專利申請第10/777337號中所公開的半熔絲連接，上述兩篇文獻(xiàn)通過引用而整體并入本文。
圖1中示出了根據(jù)本發(fā)明的可編程只讀存儲器10，其包括如上所述的半熔絲連接存儲單元13的矩陣陣列12。位線電壓源切換電路14選擇將與所述電壓源Vsup連接的位線16。字線地址解碼器18在總線20上接收識別將要觸發(fā)的字線22的M位地址。當(dāng)在字使能線24上出現(xiàn)信號時將會觸發(fā)所選擇的字線。這樣，在PROM矩陣陣列12中的、尋址選擇的字線和尋址選擇的位線的交點處的每個半熔絲連接存儲單元13將被識別為活動存儲元件。
在編程模式中，程序控制邏輯電路26對總線28上的信號中的N位數(shù)據(jù)做出響應(yīng)，以識別位線16中的將與Vsup連接的那些位線。當(dāng)在線路30上出現(xiàn)使能信號“prog”時，利用充足的電流啟動那些選擇的位線，以熔斷那些識別的存儲單元中的半熔絲連接。典型的，未損阻抗將是例如1.4kΩ，熔斷阻抗將是30kΩ。低未損狀態(tài)典型的可能表示邏輯零，而高熔斷阻抗將表示邏輯一。在已經(jīng)對每個字線進(jìn)行此操作并且已經(jīng)對整個PROM矩陣陣列12進(jìn)行了編程之后，主熔絲32可被熔斷以防止PROM矩陣陣列12再次被重新編程。
一旦已經(jīng)對PROM 12進(jìn)行了編程，則可以通過如下操作來重復(fù)讀出，即，由檢測放大器電路34僅施加總線20上的M位地址和總線24上的字使能信號來識別將要讀出的存儲單元，然后將線36上的讀取信號施加給讀取控制邏輯電路38以實際讀出檢測放大器電路34從而在線路40上提供N位數(shù)據(jù)輸出。
存儲單元13的更詳細(xì)的簡化視圖，即圖2，包括選擇開關(guān)42，諸如NMOS晶體管43和半抗熔絲連接44，諸如上述的薄膜電阻器45或二極管46。如果將二極管用作半熔絲連接，則通過在二極管結(jié)上提供相反極性的熔斷電壓(如，6伏)來實現(xiàn)該連接的“熔斷”。傳統(tǒng)的二極管型存儲器是抗熔絲連接，即它們從開路編程到短路。編程控制邏輯電路可包括三個輸入NAND 47柵極，使得當(dāng)信號中的數(shù)據(jù)、prog信號和主熔絲使能信號都為高時，輸出將為低或零。這使得相關(guān)開關(guān)(參見圖5的14a)，即位線電壓源切換電路14中包括的多個開關(guān)中的一個將所述位線與Vsup連接。這使得編程電流Iprog流過位線選擇器開關(guān)14a，然后流過半熔絲連接44和選擇開關(guān)42，所述位線選擇器開關(guān)可以是如所示的PMOS晶體管49。所需要的僅是足以熔斷半熔絲連接44的相對較小的電流，如2.6ma。雖然在整個說明書中將晶體管示為NMOS和PMOS型的晶體管，但它們也可以是CMOS、雙極或任何其它適當(dāng)?shù)陌雽?dǎo)體器件。
關(guān)于存儲單元中的半熔絲連接是未損還是熔斷的半熔絲連接狀態(tài)可使用檢測放大器電路來進(jìn)行檢驗，所述檢測放大器電路包括多個圖3的檢測電路50，其中每個檢測電路50可包括比較電路52和參考單元54。比較電路52將來自存儲單元13的存儲電流與來自參考單元54的參考電流進(jìn)行比較。如果存儲電流高于參考電流，則表明熔絲仍然是未損的，具有表示邏輯零的典型為1.4kΩ的阻抗。如果參考電流大于存儲電流，則表明半熔絲連接已經(jīng)熔斷并且具有表示邏輯一的相對高的阻抗，如30kΩ。比較電路52實際上可包括差分放大器60、電流反射鏡62、檢測節(jié)點64和反相器66。當(dāng)識別出特定的半熔絲連接存儲器13時，流過它的電流在位線16上被傳送給差分放大器60，所述差分放大器60包括兩個半導(dǎo)體器件或晶體管68和70，所述半導(dǎo)體器件或晶體管的基極被輸入電壓Vbias偏壓。半導(dǎo)體中的一個68與位線16連接，并接收存儲器電流，而另一個70與參考單元54連接。參考單元54包括大約介于典型為1.4kΩ的未損阻抗和典型為30kΩ的熔斷阻抗之間的缺省阻抗。在該情況下，將所述阻抗選擇為是8kΩ。參考單元54還包括選擇開關(guān)74，其是在特性上與存儲單元13中的晶體管42匹配的晶體管。當(dāng)在選擇開關(guān)74的柵極處被讀取線36上的信號使能時，參考電流流過差分放大器60的另一個半導(dǎo)體70。包括半導(dǎo)體78和80的電流反射鏡62對線路82上的存儲器電流進(jìn)行反射，以使得它出現(xiàn)在檢測節(jié)點64處。如果在檢測節(jié)點64處的所述反射的存儲電流大于來自半導(dǎo)體70的節(jié)點64處的參考電流，那么檢測節(jié)點64將被拉向正供電軌Vsup，從而產(chǎn)生高輸入到反相器66，所述反相器66隨后產(chǎn)生表示邏輯零的低輸出。因此當(dāng)半熔絲連接44是未損的并且低阻抗的，如1.4kOhm時，所表明的輸出為邏輯零。相反，當(dāng)半熔絲連接44是熔斷的并且其電阻相當(dāng)高，如30kOhm時，在檢測節(jié)點64處的反射存儲電流將小于參考電流，從而檢測節(jié)點64將被拉向接地軌“agnd”，結(jié)果會對反相器66產(chǎn)生低輸入，并且其輸出因此將被驅(qū)動成表示邏輯一的高，該邏輯一表明半熔絲連接處于其高阻抗或熔斷狀態(tài)。
用于所述被一次編程的半熔絲連接存儲單元的極限測試可通過使用圖4的參考單元54a來實現(xiàn)，除了缺省阻抗之外，該參考單元還具有一個或多個附加的極限測試阻抗。因此，參考單元54a除了包括8kΩ缺省阻抗72和選擇開關(guān)74之外，還可包括低極限阻抗72a和選擇開關(guān)74a、高極限(如20kΩ)阻抗72b和選擇開關(guān)74b、以及短路極限(如0.7kΩ)阻抗72c和短路極限選擇開關(guān)74c。然后可相對于所述8kΩ阻抗72對半熔絲連接進(jìn)行測試，以查看該半熔絲連接在過程檢驗(course verification)中比該8kΩ阻抗更大還是更小。但另一方面可相對于由所述3kΩ參考電阻72a提取(draw)的電流對其進(jìn)行測試以檢驗所述低極限，并且/或者相對于由所述20kΩ的高極限阻抗72b提取的電流對其進(jìn)行測試以檢驗所述高極限。使用阻抗72、72a和72b的這三個極限測試檢驗關(guān)于在半熔絲連接的初始編程之后其是未損的還是熔斷的半熔絲連接狀態(tài)。
然而，在PROM矩陣12可能在未編程的狀態(tài)下出廠的情況下，仍然需要對其進(jìn)行測試以確保所有半熔絲連接都是未損的并且不會因某一處理錯誤而被短路或開路。為了保證熔絲不被短路，介于未損阻抗1.4kOhm和零或短路之間的0.7kOhm的短路極限阻抗72c被用于將存儲值讀回存儲單元。為了確保熔絲不是開路，使用8kOhm的缺省阻抗72來將存儲值讀回存儲單元。以這種方式使用短路極限阻抗和缺省參考阻抗兩者，可以檢驗未損阻抗實際上是未損的，而不是短路的、開路的或其他受損的。
雖然至此已經(jīng)示出了在簡單的單頁(single page)PROM中采用了本發(fā)明，但這并不是本發(fā)明的必要限制。例如，如圖5所示，本發(fā)明可用于包括PROM矩陣陣列12a、12b、12c和12d的多頁存儲器，其中每個PROM矩陣陣列都由位線電壓源切換電路14a、14b、14c、14d服務(wù)，所述每個位線電壓源切換電路可包括主熔絲32a、32b、32c、32d，先前它們已經(jīng)處在圖1的實施例中的程序控制邏輯電路26中。還加入有頁地址解碼器90，其接收線20b上的M位地址的一部分，并使得可以對所選擇的頁進(jìn)行尋址。頁地址解碼器90還控制位線切換電路92、94、96和98，以便正確地引導(dǎo)來自PROM 12a-d的輸出。
本發(fā)明還應(yīng)用于如圖6中所示的測試或檢驗半熔絲連接狀態(tài)(未損或熔斷)的方法。第一步100將對選擇的半熔絲連接存儲單元和參考單元施加電壓。接著，步驟102采用參考單元阻抗，其可以是高阻抗104、缺省阻抗106、低阻抗108或短路阻抗110。這些阻抗中所選擇的阻抗與比較電路連接，以在步驟112中將參考單元電流和用于所選阻抗的存儲單元電流進(jìn)行比較。如果選擇高阻抗，那么將指明半熔絲連接是否已經(jīng)被利用高極限而熔斷114。如果選擇了缺省阻抗，那么將指明它是未損還是熔斷的116。如果選擇了低極限阻抗，則將指明它在低極限內(nèi)是否為未損的118，以及如果選擇了短路阻抗，則將指明未損的半熔絲連接是否確實為未損的還是可能被短路120。雖然為了便于理解，將所述方法示為通過每次選擇如下選項中的任何一個的方式來具體實施這些選項，這些選項為缺省的、低的、高的和短路的極限阻抗，但這并不是必需的限制，例如如果只使用了一個選項，則將不需要選擇開關(guān)。
一種可在本發(fā)明中使用的熔絲連接系統(tǒng)被公開在在前的美國專利申請第10/777337號中，其包括用于多層集成電路142的圖7的半熔絲連接系統(tǒng)140，所述多層集成電路142包括布置在第一層146上的有源電路144。層146包括金屬一層148。系統(tǒng)140還包括布置在第二層152上的半熔絲連接元件150，所述第二層152具有金屬二層154，其適于與金屬一層148互連。雖然如圖7所示，具有半熔絲連接150的層152被布置在具有有源電路144的層146上，但并不限于此，因為可將具有有源電路144的層146布置在具有半熔絲連接元件150的層152上。導(dǎo)體156在金屬一層148和金屬二層154之間提供電氣互連，并使得在半熔絲連接元件150和有源電路144之間進(jìn)行電耦合。因此，可將半熔絲連接元件150布置在有源電路144上，并且/或者可將有源電路144布置在半熔絲連接150上，這導(dǎo)致半熔絲連接系統(tǒng)140在集成電路142上利用的芯片空間的量減小。
在如圖8A所示的配置中，選擇電路160(如，包括諸如NMOS晶體管的晶體管)可與有源電路144和半熔絲連接150連接。可選擇的，可將選擇電路160與如圖8B所示的半熔絲連接元件150和有源電路144耦合。
在在前的美國專利第6246243號中公開了可在本發(fā)明中使用的另一種半熔絲連接系統(tǒng)，其包括圖9的編程電路210，所述編程電路包括晶體管Q1，即，其電流電路連接在V+和半熔絲連接L1之間的PNP雙極晶體管。編程電路210包括觸發(fā)裝置217，其通過在Q1的基極上進(jìn)行下拉(pull down)直到Q1導(dǎo)通并使編程電流ipr流過L1從而使其從其未損狀態(tài)轉(zhuǎn)換至其熔斷狀態(tài)來進(jìn)行操作。電阻器R1優(yōu)選地連接在Q1的基極和發(fā)射極之間，以保證只有當(dāng)Q1的基極被下拉時才導(dǎo)通Q1。注意，可選擇的，其它晶體管類型，包括NPN和FET晶體管，也可被用于提供所需的編程電流。
電流源219以及由晶體管Q2、Q3和Q4組成的、對電流源219的輸出進(jìn)行反射的電流反射鏡；Q3和Q4分別產(chǎn)生基本相等的電流iref和idet。參考電流iref被連接至二極管連接的晶體管Q5，晶體管Q5經(jīng)由閾值電阻Rth而將iref導(dǎo)至返回線。檢測電流idet被連接至輸出晶體管Q6的電流電路，晶體管Q6的控制輸入端與Q5的控制輸入端共極連接，以使得Q5和Q6形成電流反射鏡；Q6經(jīng)由半熔絲連接L1將idet導(dǎo)至返回線。Q6和Q4的結(jié)形成比較器輸出，從該輸出中提取閾值檢測器的輸出(LOGIC OUTPUT(邏輯輸出))。
Q5/Q6電流反射鏡的增益隨著線L1的電阻與Rth的比率而變化。參考電流iref在Rth上產(chǎn)生參考電壓，在L1上產(chǎn)生類似的電壓。如果L1的電阻小于Rth，則L1中的電流將會大于Rth中的電流，反之亦然。選擇Rth以使得其電阻大于未損L1的電阻，但小于熔斷L1的電阻。結(jié)果，當(dāng)L1是未損的時，L1中的電流就大于Rth中的電流，以使得Q6會降低(sink)全部檢測電流idet并將LOGIC OUTPUT下拉至接地。另一方面，當(dāng)L1熔斷時，其電阻增加并且其電流落至小于Rth中的電流，以使得Q6降低至小于Idet并且LOGIC OUTPUT升至幾乎V+。因此，LOGIC OUTPUT值表明L1的狀態(tài)，根據(jù)需要可通過額外的電路(未示出)對其進(jìn)行讀取。
雖然在一些附圖中示出了本發(fā)明的特定特征，而在其它附圖中沒有示出，但這僅僅是為了方便，因為可將每個特征與根據(jù)本發(fā)明的任何或所有其它特征結(jié)合。這里使用的用語“包括”、“包含”、“具有”和“帶有”將被廣義和寬泛地解釋，并且不限于任何物理互連。另外，本申請中所公開的任何實施例不應(yīng)被看作是唯一可能的實施例。
對于本領(lǐng)域技術(shù)人員來說，其它實施例是顯而易見的，并且這些實施例在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種可編程只讀存儲器，包括半熔絲連接存儲單元的矩陣，每個半熔絲連接存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接；位線電壓源切換電路，用于對至少一個選擇的位線施加電流；字線地址解碼器，用于選擇字線；和程序控制邏輯電路，用于熔斷通過所選字線和位線的交點所識別的存儲單元中的半熔絲連接。
2.如權(quán)利要求1所述的可編程只讀存儲器，還包括與所述位線連接的檢測放大器電路，和讀取控制邏輯電路，所述讀取控制邏輯電路用于使得所述檢測放大器電路能夠讀出由所述字線地址解碼器尋址的所述存儲單元中的所述半熔絲連接的狀態(tài)。
3.如權(quán)利要求1所述的可編程只讀存儲器，其中所述半熔絲連接是薄膜電阻器。
4.如權(quán)利要求3所述的可編程只讀存儲器，其中所述薄膜電阻器包括硅鉻。
5.如權(quán)利要求3所述的可編程只讀存儲器，其中每個所述半熔絲連接存儲單元包括半熔絲連接和連接在位線和字線之間的選擇開關(guān)。
6.如權(quán)利要求1所述的可編程只讀存儲器，其中每個所述選擇開關(guān)包括半導(dǎo)體開關(guān)。
7.如權(quán)利要求2所述的可編程只讀存儲器，其中所述檢測放大器電路包括多個檢測電路，每個檢測電路包括參考單元和比較電路，所述比較電路對來自相關(guān)存儲單元的存儲電流和來自參考單元的參考電流做出響應(yīng)以提供表示所述電流的相對值的邏輯輸出。
8.如權(quán)利要求7所述的可編程只讀存儲器，其中所述比較電路包括用于反射所述存儲電流的電流反射鏡，和檢測電路，所述檢測電路對所述反射的存儲電流和所述參考電流進(jìn)行響應(yīng)以提供表示所述電流的相對值的邏輯輸出。
9.如權(quán)利要求8所述的可編程只讀存儲器，其中所述檢測電路包括用于對所述反射的存儲電流和參考電流進(jìn)行求和的檢測節(jié)點和對所述檢測節(jié)點進(jìn)行響應(yīng)以提供表示所述電流的相對值的邏輯輸出的反相器。
10.如權(quán)利要求8所述的可編程只讀存儲器，其中所述比較電路包括差分放大器，所述差分放大器的一個輸入端與所述存儲單元和所述電流反射鏡的一端連接，另一輸入端與所述參考單元和所述電流反射鏡的另一端連接。
11.如權(quán)利要求5所述的可編程只讀存儲器，其中所述檢測放大器電路包括多個檢測電路，每個檢測電路包括參考單元和比較電路，所述比較電路對來自相關(guān)存儲單元的存儲電流和來自參考單元的參考電流做出響應(yīng)，所述參考單元包括與所述存儲單元選擇開關(guān)匹配的選擇開關(guān)和參考阻抗。
12.如權(quán)利要求11所述的可編程只讀存儲器，其中所述參考阻抗包括介于所述未損阻抗和所述熔斷阻抗之間的缺省阻抗。
13.如權(quán)利要求12所述的可編程只讀存儲器，其中所述參考阻抗包括介于所述缺省阻抗和所述未損阻抗之間的低極限阻抗。
14.如權(quán)利要求12所述的可編程只讀存儲器，其中所述參考阻抗包括介于所述缺省阻抗和所述熔斷阻抗之間的高極限阻抗。
15.如權(quán)利要求11所述的可編程只讀存儲器，其中所述參考阻抗包括介于所述未損阻抗和零之間的短路極限阻抗。
16.如權(quán)利要求1所述的可編程只讀存儲器，其中所述半熔絲連接是二極管結(jié)。
17.一種對具有半熔絲連接存儲單元的已編程的可編程ROM進(jìn)行極限測試的方法，每個存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接，所述方法包括對半熔絲連接存儲單元和參考單元施加電源電壓；在所述參考單元中采用介于所述未損阻抗和熔斷阻抗之間的缺省阻抗；將來自所述參考單元的電流與所述存儲單元的電流進(jìn)行比較；和確定存儲單元的半熔絲連接是未損的還是熔斷的。
18.如權(quán)利要求17所述的極限測試的方法，還包括采用介于所述缺省阻抗和熔斷阻抗之間的高極限阻抗并確定存儲單元的半熔絲連接在預(yù)定的高極限內(nèi)是否是熔斷的。
19.如權(quán)利要求17所述的極限測試的方法，還包括采用介于所述缺省阻抗和未損阻抗之間的低極限阻抗并確定存儲單元的半熔絲連接在預(yù)定的低極限內(nèi)是否是未損的。
20.一種對具有半熔絲連接存儲單元的未編程ROM進(jìn)行極限測試的方法，每個存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接，所述方法包括對半熔絲連接存儲單元和參考單元施加電源電壓；在所述參考單元中采用介于所述未損阻抗和零之間的短路阻抗；將來自所述參考單元的電流與所述存儲單元的電流進(jìn)行比較，并且確定存儲單元的半熔絲連接是未損的還是短路的。
21.一種對具有半熔絲連接存儲單元的已編程的可編程ROM進(jìn)行極限測試的方法，每個存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接，所述方法包括對半熔絲連接存儲單元和參考單元施加電源電壓；在所述參考單元中采用介于所述未損阻抗和熔斷阻抗之間的缺省阻抗；將來自所述參考單元的電流與所述存儲單元的電流進(jìn)行比較；和確定存儲單元的半熔絲連接是未損的還是開路的。
全文摘要
一種可編程只讀存儲器包括半熔絲連接存儲單元的矩陣，每個半熔絲連接存儲單元包括具有未損阻抗和熔斷阻抗的半熔絲連接；位線電壓源切換電路，用于對至少一個選擇的位線施加電流；字線地址解碼器，用于選擇字線；和程序控制邏輯電路，用于熔斷通過選擇的字線和位線的交點所識別的存儲單元中的半熔絲連接；還公開了一種對已編成和未編程只讀存儲器進(jìn)行測試的方法。
文檔編號G11C17/18GK1993768SQ200580026623
公開日2007年7月4日 申請日期2005年8月2日 優(yōu)先權(quán)日2004年8月5日
發(fā)明者奧利弗·布蘭南, 丹尼斯·多勒 申請人:阿納洛格裝置公司