專利名稱：開放位線結(jié)構(gòu)的全強(qiáng)度可測(cè)試存儲(chǔ)器設(shè)備及其測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及存儲(chǔ)器設(shè)備，特別涉及具有開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備，以及測(cè)試存儲(chǔ)器設(shè)備的方法。
背景技術(shù)：
通常，在具有開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備中，感測(cè)放大器被安置在子陣列之間。每一個(gè)感測(cè)放大器都連接到兩條位線上，每一條位線都連接到相鄰的子陣列的存儲(chǔ)器單元。但是，位于存儲(chǔ)器陣列的邊緣處的子陣列中的一些位線沒有連接到感測(cè)放大器(下文中稱為“虛位線”)。虛位線連接到虛存儲(chǔ)器單元。
在具有開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備中，子陣列的位線相互交錯(cuò)(interleave)。子陣列的一條位線連接到在該子陣列的一邊上的一個(gè)感測(cè)放大器上，而相鄰的位線連接到在該子陣列的另一邊上的另一個(gè)感測(cè)放大器上。但是，邊緣子陣列具有與普通位線相交錯(cuò)的虛位線。每一條虛位線被安置在兩條位線之間，并且每一條普通位線被安置在兩條虛位線之間。
在圖1中所說明的具有傳統(tǒng)的開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備中，虛位線DUMMY總是連接到固定電壓(通常，為VCC/2)。當(dāng)對(duì)存儲(chǔ)器單元的子陣列執(zhí)行強(qiáng)度測(cè)試時(shí)就出現(xiàn)了問題。
例如，在測(cè)試期間將測(cè)試圖案施加到存儲(chǔ)器單元。該測(cè)試圖案可以被設(shè)置使得其包括由諸如電源電壓VCC和地電壓VSS的不同電壓所表示的隨機(jī)數(shù)據(jù)。例如，可以分別由電源電壓VCC和地電壓VSS來控制相鄰的位線BI T和/BIT。在測(cè)試期間將電源電壓VCC和地電壓VSS的測(cè)試圖案寫入到存儲(chǔ)器單元中類似于在正常操作期間將具有邏輯“1”和“0”的數(shù)據(jù)寫入到存儲(chǔ)器單元中。在這種方式中，連接到存儲(chǔ)器單元的位線BIT和/BIT由相反的電源電壓VCC和地電壓VSS來控制。施加這種強(qiáng)度測(cè)試來找出在存儲(chǔ)器單元或位線之間的缺陷。
但是，在如圖1中所說明的具有傳統(tǒng)的開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備中，虛位線DUMMY總是連接到電壓VCC/2。在邊緣子陣列30的正常位線31和虛位線DUMMY之間的電壓可能僅僅由在電壓VCC和電壓VCC/2之間或在電壓VSS和電壓VCC/2之間的電壓差來控制。這意味著邊緣子陣列30的存儲(chǔ)器單元或位線僅僅經(jīng)受了非邊緣子陣列50的存儲(chǔ)器單元或位線所經(jīng)受的強(qiáng)度的一半強(qiáng)度。
結(jié)果是，在具有傳統(tǒng)的開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備中，在測(cè)試期間沒有充分地強(qiáng)化邊緣子陣列30的存儲(chǔ)器單元或位線。結(jié)果是，在非邊緣子陣列50中可檢測(cè)出的缺陷可能在邊緣子陣列30中沒有被檢測(cè)出來。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例包括存儲(chǔ)器設(shè)備，具有包括虛存儲(chǔ)器單元的開放位線結(jié)構(gòu)；虛位線，連接到所述虛存儲(chǔ)器單元，其中所述虛位線在正常操作模式期間連接到固定電壓；以及電壓控制器，連接到所述虛位線，其中所述電壓控制器在測(cè)試模式期間將第一可變控制電壓和第二可變控制電壓提供到所述虛位線，其中所述第一可變控制電壓和所述第二可變控制電壓具有與固定電壓的電平不相同的電平。


從下面結(jié)合附圖的詳細(xì)描述中，本發(fā)明的上述和其它目標(biāo)、特征和優(yōu)點(diǎn)將更加清楚地被理解，其中圖1是說明具有傳統(tǒng)的開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備的圖；圖2是說明具有根據(jù)本發(fā)明一個(gè)實(shí)施例的開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備的方框圖；圖3是說明圖2的存儲(chǔ)器設(shè)備的存儲(chǔ)器陣列和電壓控制器的一部分的圖；圖4更詳細(xì)地說明圖3的存儲(chǔ)器陣列的一部分；圖5a和5b分別為圖3的電壓控制器的一個(gè)例子的方框圖和詳細(xì)的電路圖；圖6a和6b分別為圖3的電壓控制器的另一個(gè)例子的方框圖和詳細(xì)的電路圖；以及圖7是說明包括根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器設(shè)備的系統(tǒng)的圖。
具體實(shí)施例方式
現(xiàn)在應(yīng)該參照附圖，其中貫穿于不同的附圖都使用相同的附圖標(biāo)記來指定相同或相似的部件。結(jié)合附圖詳細(xì)地描述各實(shí)施例。
圖2是說明具有根據(jù)一個(gè)實(shí)施例的開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備MEMDEV的方框圖。存儲(chǔ)器設(shè)備MEMDEV包括存儲(chǔ)器陣列100。存儲(chǔ)器陣列100包括在行和列中排列的存儲(chǔ)器單元。行解碼器210和列解碼器220訪問與通過地址線230提供的地址相對(duì)應(yīng)的行和列。經(jīng)由數(shù)據(jù)線240向存儲(chǔ)器設(shè)備MEMDEV發(fā)送數(shù)據(jù)以及從存儲(chǔ)器設(shè)備MEMDEV接收數(shù)據(jù)。存儲(chǔ)器控制器250控制來去存儲(chǔ)器設(shè)備MEMDEV的數(shù)據(jù)通信。在這種情況下，響應(yīng)于在控制線260上的輸入信號(hào)，通過輸入電路270和輸出電路280執(zhí)行數(shù)據(jù)通信。存儲(chǔ)器控制器250通過控制線260接收輸入信號(hào)，以及確定存儲(chǔ)器設(shè)備MEMDEV的操作模式，包括讀取、寫入、或測(cè)試模式。在線260上的輸入信號(hào)包括外部時(shí)鐘XCLK、行訪問選通/RAS、列訪問選通/CAS以及寫入使能/WE，但是不限于這些信號(hào)。
存儲(chǔ)器設(shè)備MEMDEV還包括電壓控制器290。電壓控制器290在存儲(chǔ)器設(shè)備MEMDEV的正常操作期間提供固定電壓。該固定電壓被施加到連接到虛位線的電壓總線上。電壓控制器290在測(cè)試操作期間利用第一可變電壓和第二可變電壓來替換固定電壓。第一可變電壓和第二可變電壓在測(cè)試期間允許存儲(chǔ)器單元100的所有存儲(chǔ)器單元被基本上和平等地強(qiáng)化。
圖2的存儲(chǔ)器設(shè)備MEMDEV可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，或另一類型的存儲(chǔ)器，諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)或閃存。而且，DRAM可以是同步類型的DRAM，諸如同步圖形隨機(jī)存取存儲(chǔ)器(SGRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)或SGRAM II、雙數(shù)據(jù)率靜態(tài)DRAM(DDR SDRAM)、以及以商標(biāo)Synchlink或Rambus出售的DRAM。圖2，描述了存儲(chǔ)器設(shè)備MEMDEV，被簡化來表示本發(fā)明的一個(gè)實(shí)施例。對(duì)于本領(lǐng)域技術(shù)人員來說非常明顯的是，附圖沒有詳細(xì)說明存儲(chǔ)器設(shè)備的所有特征。
圖3是說明連接到圖2的電壓控制器290的存儲(chǔ)器陣列100的一部分的圖。如圖3中所說明的，存儲(chǔ)器陣列100包括非邊緣子陣列150和邊緣子陣列130。為了簡單起見，圖3中說明了僅僅兩個(gè)非邊緣子陣列150。以單一方向來排列子陣列130和150。該排列從第一邊緣101延伸到第二邊緣102。邊緣子陣列130位于第一邊緣101和第二邊緣102處。非邊緣子陣列150被插入到邊緣子陣列130之間。在圖3中，對(duì)存儲(chǔ)器陣列100進(jìn)行了簡化，以便按照單一方向排列來說明非邊緣子陣列150和邊緣子陣列130。但是，在其它的實(shí)施例中，存儲(chǔ)器陣列100可以包括在第一邊緣101和第二邊緣102之間的邊緣。在這些實(shí)施例中，邊緣子陣列的總數(shù)大于2。
存儲(chǔ)器陣列100包括由圖3中的點(diǎn)所指示的存儲(chǔ)器單元135、137和155。存儲(chǔ)器陣列100具有開放位線結(jié)構(gòu)，其中存儲(chǔ)器單元位于行和列的交點(diǎn)處。在圖3中，用箭頭來指示行和列方向。而且，在相同的列中的存儲(chǔ)器單元連接到相同的位線BIT或/BIT。在同一行中的存儲(chǔ)器單元連接到同一字線WL。位線彼此之間相交錯(cuò)，以及激活的字線WL穿過位于各個(gè)位線BIT和/BIT上的存儲(chǔ)器單元。存儲(chǔ)器單元135和155是為用來存儲(chǔ)數(shù)據(jù)位的存儲(chǔ)器陣列100的操作所使用的正常存儲(chǔ)器單元。
存儲(chǔ)器陣列100還包括感測(cè)放大器122和位線131、133_1、133_2、151和153。位線131、151和153是將正常存儲(chǔ)器單元135和155連接到位于子陣列130和150之間的感測(cè)放大器122的正常位線。位線133_1和133_2是經(jīng)由第一和第二電壓總線103和104連接到電壓控制器290的虛位線。施加到位線133_1上的電壓VCON1可以是第一可變控制電壓，以及施加到位線133_2上的電壓VCON2可以是第二可變控制電壓。
圖3的存儲(chǔ)器陣列100具有一種其中位線相互交錯(cuò)的開放位線結(jié)構(gòu)。相同的子陣列的兩條相鄰位線連接到不同的感測(cè)放大器。例如，子陣列150的位線151連接到一個(gè)感測(cè)放大器122，而同一子陣列150的相鄰位線153連接到另一個(gè)感測(cè)放大器122。類似地，在邊緣子陣列130中，虛位線133_1和133_2同樣也與正常位線131相交錯(cuò)。虛位線133_1和133_2中的每一條都相鄰于兩條正常位線131，反之每一條正常位線131都相鄰于兩條虛位線133_1和133_2。
圖4更詳細(xì)地說明圖3的存儲(chǔ)器陣列100的一部分。在圖4中，參考字母C0表示與圖3的存儲(chǔ)器單元135相類似的正常存儲(chǔ)器單元。參考字母C1和C2表示與圖3的存儲(chǔ)器單元137相類似的虛存儲(chǔ)器單元。參考字母C3和C4表示與圖3的存儲(chǔ)器單元155相類似的正常存儲(chǔ)器單元。存儲(chǔ)器單元C0、C1和C2是在邊緣子陣列130中所包括的存儲(chǔ)器單元。存儲(chǔ)器單元C3和C4是在非邊緣子陣列150中所包括的存儲(chǔ)器單元。存儲(chǔ)器單元C0和C3分別位于位線131和151上，該位線131和151位于感測(cè)放大器122的邊上。存儲(chǔ)器單元C4連接到位線153，該位線153連接到另一個(gè)感測(cè)放大器122。但是，存儲(chǔ)器單元C1和C2連接到虛位線133_1和133_2，該虛位線133_1和133_2連接到電壓控制器290。在圖4中，由參考字母R1和R2來指定可能在兩個(gè)存儲(chǔ)器單元或位線之間發(fā)生的缺陷。
在測(cè)試模式期間，電壓控制器290能利用第一可變控制電壓和第二可變控制電壓來替換施加到虛位線133_1和133_2上的電壓VCON1和VCON2。
圖5a和圖5b分別為圖3的電壓控制器290的一個(gè)例子的方框圖和詳細(xì)電路圖。圖5a和圖5b的電壓控制器290包括用于提供電壓VCON1的第一可變控制電壓產(chǎn)生單元291和用于提供電壓VCON2的第二可變控制電壓產(chǎn)生單元292。
參照?qǐng)D5a和圖5b，在其中第一和第二測(cè)試控制信號(hào)XTM1和XTM2是在狀態(tài)“L”中的正常操作模式期間，傳送選通門291a和292a接通而其它的傳送選通門291b和292b關(guān)閉。因此，電壓VCON1和VCON2被控制到固定電壓，例如，VCC/2，從而將VCC/2的固定電壓施加到虛位線上。
在其中第一測(cè)試控制信號(hào)XTM1和/或第二測(cè)試控制信號(hào)XTM2被設(shè)置到狀態(tài)“H”的測(cè)試模式中，利用由模式寄存器組MRS所提供的第一可變控制電壓VTM1和第二可變控制電壓VTM2來替換電壓VCON1和VCON2。第一和第二可變控制電壓VTM1和VTM2可以獨(dú)立為電源電壓VCC或地電壓VSS。因此，電壓VCON1和VCON2可以由電源電壓VCC或地電壓VSS來獨(dú)立地控制。結(jié)果是，在存儲(chǔ)器設(shè)備中，在測(cè)試期間可以完全強(qiáng)化邊緣子陣列的存儲(chǔ)器單元或位線。
而且，在其中第一測(cè)試控制信號(hào)XTM1或第二測(cè)試控制信號(hào)XTM2中的僅僅一個(gè)是在狀態(tài)“H”的測(cè)試模式中，被控制到狀態(tài)“L”的側(cè)的電壓被維持在VCC/2的固定電壓處。
結(jié)果是，在通過使用圖5a和圖5b的電壓控制器290來實(shí)現(xiàn)的一個(gè)實(shí)施例中，可以將各種組合的電壓提供到虛位線133_1和133_2，該虛位線133_1和133_2相鄰于在邊緣子陣列中所包括的正常位線131(參照?qǐng)D3)。例如，可以將電壓VCON1和VCON2控制到VCC和VSS、VCC和VCC/2、VSS和VCC/2等。結(jié)果是，對(duì)于邊緣子陣列130，在與非邊緣子陣列150的那些條件相同的條件下能進(jìn)行各種測(cè)試。
圖6a和6b分別為圖3的電壓控制器290的另一個(gè)例子的方框圖和詳細(xì)的電路圖。圖6a和圖6b的電壓控制器290相似于圖5a和圖5b的電壓控制器290。圖6a和圖6b的電壓控制器290不同于圖5a和圖5b的電壓控制器290之處在于提供到第一可變控制電壓產(chǎn)生單元293和第二可變控制電壓產(chǎn)生單元294的第一和第二可變控制電壓VIO_A和VIO_B不是從模式寄存器組MRS來提供，而是從用于發(fā)送從外部輸入的數(shù)據(jù)的數(shù)據(jù)線之一來提供。因此，電壓VCON1和VCON2是基于在測(cè)試模式期間輸入到存儲(chǔ)器設(shè)備100的數(shù)據(jù)的電壓。
優(yōu)選地，同樣也將提供到相鄰非邊緣子陣列150的位線153的數(shù)據(jù)值施加到位于相同的列中的虛位線133_1上。因此，在配有圖6a和圖6b的電壓控制器290的存儲(chǔ)器設(shè)備中，能在與非邊緣子陣列150的那些條件相同的條件下對(duì)邊緣子陣列130進(jìn)行測(cè)試。
圖7說明了一種包括存儲(chǔ)器設(shè)備MEMDEV和處理器PROC的系統(tǒng)。存儲(chǔ)器設(shè)備MEMDEV包括結(jié)合圖2所描述的存儲(chǔ)器設(shè)備100。處理器PROC可以是微處理器、數(shù)字信號(hào)處理器、嵌入式處理器、微控制器、或類似。處理器PROC和存儲(chǔ)器設(shè)備MEMDEV通過使用在線720上的地址信號(hào)、在線730上的控制信號(hào)以及在線710上的數(shù)據(jù)信號(hào)來彼此進(jìn)行通信。
另一個(gè)實(shí)施例是一種測(cè)試存儲(chǔ)器設(shè)備的方法。在正常操作模式期間將固定電壓施加到邊緣子陣列的虛位線上。但是，在測(cè)試模式期間，利用與固定電壓不同的電壓來替換施加到虛位線的固定電壓。將不同的電壓施加到至少一條虛位線上。該不同電壓可以是，例如，電源電壓、地電壓或施加到與虛位線相同的列中的位線上的電壓。在這種方法中，將平等地測(cè)試所有子陣列。
雖然為了說明性的目的而已經(jīng)公開了本發(fā)明的優(yōu)選實(shí)施例，但是本領(lǐng)域技術(shù)人員將理解，在沒有脫離如所附權(quán)利要求中所公開的本發(fā)明的范圍和精神的情況下，各種修改、添加和替換是可能的。
本申請(qǐng)要求在韓國知識(shí)產(chǎn)權(quán)局提交的韓國專利申請(qǐng)第2005-12262號(hào)、申請(qǐng)日為2005年02月15日的優(yōu)先權(quán)。這里整體上引用上述申請(qǐng)的所有公開內(nèi)容作為參考。
權(quán)利要求
1.一種具有開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備，包括多個(gè)虛存儲(chǔ)器單元；多條虛位線，連接到所述虛存儲(chǔ)器單元，所述虛位線在正常操作模式期間將所述虛存儲(chǔ)器單元連接到固定電壓；以及電壓控制器，連接到所述虛位線，所述電壓控制器用來在測(cè)試模式期間將第一可變控制電壓提供到所述虛位線的第一子集以及將第二可變控制電壓提供到所述虛位線的第二子集，所述第一可變控制電壓和所述第二可變控制電壓中的至少一個(gè)具有與所述固定電壓的電壓電平不同的電壓電平。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中，所述第一可變控制電壓是從電源電壓和地電壓之中選出的電壓。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中，所述第二可變控制電壓是從電源電壓和地電壓之中選出的電壓。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中，所述第一可變控制電壓和所述第二可變控制電壓彼此不相同。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中，所述第一可變控制電壓是基于在所述測(cè)試模式期間的所述存儲(chǔ)器設(shè)備的第一數(shù)據(jù)線的電壓。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器設(shè)備，其中，所述第二可變控制電壓是基于在所述測(cè)試模式期間的所述存儲(chǔ)器設(shè)備的第二數(shù)據(jù)線的電壓。
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，還包括多個(gè)正常存儲(chǔ)器單元，該正常存儲(chǔ)器單元和虛存儲(chǔ)器單元被分組到多個(gè)子陣列中，該子陣列以單一方向排列在所述存儲(chǔ)器設(shè)備的存儲(chǔ)器陣列的第一邊緣和第二邊緣之間，以及所述虛存儲(chǔ)器單元位于處在所述第一和第二邊緣處的所述子陣列中。
8.一種具有開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備，包括多個(gè)包括多個(gè)非邊緣子陣列和多個(gè)邊緣子陣列的子陣列，所述非邊緣子陣列和所述邊緣子陣列每一個(gè)都具有多條位線，所述邊緣子陣列的所述位線具有彼此之間交錯(cuò)的多條正常位線和多條虛位線；第一電壓總線；第二電壓總線，所述邊緣子陣列的所述虛位線中的每一條都連接到所述第一或第二電壓總線；以及連接到所述第一和第二電壓總線的電壓控制器，所述電壓控制器在測(cè)試模式期間用來分別將第一可變控制電壓和第二可變控制電壓提供到所述第一電壓總線和所述第二電壓總線，所述第一和第二可變控制電壓中的至少一個(gè)具有不同于所述固定電壓的電壓。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器設(shè)備，其中，所述第一可變控制電壓是從電源電壓和地電壓之中選出的電壓。
10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器設(shè)備，其中，所述第二可變控制電壓是從電源電壓和地電壓之中選出的電壓。
11.根據(jù)權(quán)利要求8所述的存儲(chǔ)器設(shè)備，其中，所述第一可變控制電壓和所述第二可變控制電壓彼此不相同。
12.根據(jù)權(quán)利要求8所述的存儲(chǔ)器設(shè)備，其中，所述第一可變控制電壓是基于所述存儲(chǔ)器設(shè)備的第一數(shù)據(jù)線的電壓。
13.根據(jù)權(quán)利要求12所述的存儲(chǔ)器設(shè)備，其中，所述第二可變控制電壓是基于所述存儲(chǔ)器設(shè)備的第二數(shù)據(jù)線的電壓。
14.一種用于測(cè)試具有開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備的方法，包括從第一電壓總線和第二電壓總線斷開固定電壓，其中多個(gè)存儲(chǔ)器單元中的多個(gè)子陣列中的多條虛位線中的每一條都連接到該第一和第二電壓總線之一上；以及分別將第一可變控制電壓和第二可變控制電壓提供到該第一和第二電壓總線上，其中所述第一可變控制電壓和所述第二可變控制電壓中的至少一個(gè)不同于所述固定電壓。
15.根據(jù)權(quán)利要求14所述的方法，其中，所述第一可變控制電壓是從電源電壓和地電壓之中選出的電壓。
16.根據(jù)權(quán)利要求14所述的方法，其中，所述第二可變控制電壓是從電源電壓和地電壓之中選出的電壓。
17.根據(jù)權(quán)利要求14所述的方法，其中，所述第一可變控制電壓和所述第二可變控制電壓彼此不相同。
18.根據(jù)權(quán)利要求14所述的方法，其中，所述第一可變控制電壓是基于在測(cè)試模式期間的所述存儲(chǔ)器設(shè)備的第一數(shù)據(jù)線的電壓。
19.根據(jù)權(quán)利要求18所述的方法，其中，所述第二可變控制電壓是基于在測(cè)試模式期間的所述存儲(chǔ)器設(shè)備的第二數(shù)據(jù)線的電壓。
20.一種用于測(cè)試具有開放位線結(jié)構(gòu)的存儲(chǔ)器設(shè)備的方法，包括從多條虛位線斷開固定電壓；將第一可變控制電壓連接到所述虛位線的第一子集上；以及將第二可變控制電壓連接到所述虛位線的第二子集上，其中所述第一可變控制電壓和所述第二可變控制電壓中的至少一個(gè)不等于所述固定電壓。
21.根據(jù)權(quán)利要求20所述的方法，其中，響應(yīng)于測(cè)試模式信號(hào)來進(jìn)行所述斷開和連接。
22.根據(jù)權(quán)利要求20所述的方法，其中，所述虛位線是在存儲(chǔ)器陣列的邊緣處的存儲(chǔ)器單元的子陣列的位線。
全文摘要
本發(fā)明提供了一種具有開放位線結(jié)構(gòu)的全強(qiáng)度可測(cè)試存儲(chǔ)器設(shè)備以及一種測(cè)試該存儲(chǔ)器設(shè)備的方法。本發(fā)明的存儲(chǔ)器設(shè)備包括虛位線以及連接到該虛位線的電壓控制器。該電壓控制器在測(cè)試模式期間交替地將第一可變控制電壓和第二可變控制電壓提供所述虛位線。根據(jù)測(cè)試該存儲(chǔ)器設(shè)備的方法，在正常操作模式期間將固定電壓提供到邊緣子陣列的虛位線上。但是，在測(cè)試模式期間，利用電源電壓和/或地電壓來替換正施加到虛位線上的固定電壓，從而可以平等地測(cè)試所有子陣列。
文檔編號(hào)G11C29/00GK1822208SQ20051012946
公開日2006年8月23日 申請(qǐng)日期2005年12月9日 優(yōu)先權(quán)日2005年2月15日
發(fā)明者樸基元, 黃泓善, 金成律 申請(qǐng)人:三星電子株式會(huì)社