專利名稱：集成dram存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)存儲(chǔ)器件的設(shè)計(jì)，尤其涉及用于加速集成DRAM存儲(chǔ)器件中的數(shù)據(jù)存取的設(shè)計(jì)。
背景技術(shù)：
雖然DRAM存儲(chǔ)器件的數(shù)據(jù)傳輸頻率不斷增加，但隨機(jī)存取的數(shù)據(jù)的存取時(shí)間基本保持不變。在存儲(chǔ)器件中，存儲(chǔ)單元的存取時(shí)間的降低受單元陣列的布局和設(shè)計(jì)以及物理尺寸的限制。隨機(jī)存取數(shù)據(jù)要求選擇性地頻繁地改變(激活和去激活)字線和位線，其需要幾乎不能通過縮小物理尺寸和/或通過改變存儲(chǔ)器布局來減少的最少時(shí)間。
在存儲(chǔ)器件中，隨機(jī)存取速度可例如通過顯著減少連接到單個(gè)位線/字線的單元的數(shù)目來增加。然而，為了保持總的存儲(chǔ)容量不變，芯片上的必需的存儲(chǔ)區(qū)域?qū)㈦S著位線數(shù)目的增加而顯著增加，每一個(gè)與相應(yīng)的感測(cè)放大器和其它支持電路元件連接。這樣將隨著整個(gè)芯片尺寸的顯著增加而變得成本太高。
由于隨機(jī)存取速度基本上受基本存儲(chǔ)塊的位線和字線長度的限制，因此當(dāng)存儲(chǔ)塊的隨機(jī)存取時(shí)間必須降低時(shí)，提供具有縮小的位線長度和字線長度的存儲(chǔ)器陣列。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面提供具有隨機(jī)存取數(shù)據(jù)的快速存取的存儲(chǔ)器件，其中所需的芯片尺寸基本不受影響。
本發(fā)明的另一個(gè)方面提供用于控制存取存儲(chǔ)器件的存儲(chǔ)控制器，其中存取時(shí)間可被優(yōu)化。
此外，本發(fā)明的另一個(gè)方面提供用于以改進(jìn)的存取時(shí)間來控制對(duì)存儲(chǔ)器件進(jìn)行存取的方法。
根據(jù)本發(fā)明的第一方面，提供集成DRAM存儲(chǔ)器件，包括多個(gè)包括存儲(chǔ)單元的存儲(chǔ)塊，其中存儲(chǔ)單元排列成位線和字線的矩陣。該多個(gè)存儲(chǔ)塊包括第一組存儲(chǔ)塊，其存儲(chǔ)單元具有第一隨機(jī)存取時(shí)間，和第二組存儲(chǔ)塊，其存儲(chǔ)單元具有第二隨機(jī)存取時(shí)間，其中第二隨機(jī)存取時(shí)間小于(或少于)第一隨機(jī)存取時(shí)間。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，第一組存儲(chǔ)塊包括設(shè)置在第一位線上的存儲(chǔ)單元，以及第二組存儲(chǔ)塊包括設(shè)置在第二位線上的存儲(chǔ)單元，其中第二位線被設(shè)計(jì)具有比第一位線小的位線容量。第二位線可包括比第一位線的長度短的長度。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，第一組存儲(chǔ)塊包括設(shè)置在第一字線和第一位線上的存儲(chǔ)單元，以及第二組存儲(chǔ)塊包括設(shè)置在第二字線和第二位線上的存儲(chǔ)單元。提供用于將地址提供到地址解碼器的地址輸入端口。地址解碼器被設(shè)計(jì)以取決于施加在地址輸入端口上的地址來激活其中一個(gè)字線，以便當(dāng)將要根據(jù)地址來尋址第一組存儲(chǔ)塊中存儲(chǔ)的或?qū)⒁鎯?chǔ)的數(shù)據(jù)時(shí)選擇至少其中一個(gè)第一存儲(chǔ)塊的尋址存儲(chǔ)部分，以及取決于施加在地址輸入端口上的地址來激活其中一個(gè)以上的字線，以便當(dāng)將要根據(jù)施加的地址來尋址第二組存儲(chǔ)塊中存儲(chǔ)的或?qū)⒁鎯?chǔ)的數(shù)據(jù)時(shí)，選擇至少其中一個(gè)第二存儲(chǔ)塊的地址存儲(chǔ)部分。
根據(jù)本發(fā)明的另一個(gè)方面，第一組存儲(chǔ)塊包括設(shè)置在第一字線和第一位線上的存儲(chǔ)單元，以及第二組存儲(chǔ)塊包括設(shè)置在第二位線上的存儲(chǔ)單元，其中第一感測(cè)放大器單元連接到第一位線，并且第二感測(cè)放大器單元連接到第二位線，其中與第一感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力相比，第二感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力提高了。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，第一位線耦接到第一感測(cè)放大器，以及第二位線耦接到第二感測(cè)放大器。第一感測(cè)放大器借助于第一數(shù)據(jù)線經(jīng)由第一列解碼器耦接到次級(jí)感測(cè)放大器，以及第二感測(cè)放大器借助于第二數(shù)據(jù)線經(jīng)由第二列解碼器耦接到次級(jí)感測(cè)放大器。次級(jí)感測(cè)放大器相對(duì)靠近第二組存儲(chǔ)塊設(shè)置。
根據(jù)本發(fā)明的另一個(gè)方面，提供用于控制存取存儲(chǔ)器件的存儲(chǔ)控制器。該存儲(chǔ)控制器包括用于存取存儲(chǔ)器件的物理地址的控制單元，以便根據(jù)存儲(chǔ)器件的物理地址來存儲(chǔ)或取回?cái)?shù)據(jù)。此外，映射單元提供用于在存儲(chǔ)器件中將與數(shù)據(jù)有關(guān)的實(shí)際地址映射到數(shù)據(jù)的物理地址，以便將第一類型數(shù)據(jù)寫入到位于第一存儲(chǔ)塊中的存儲(chǔ)器件的第一物理地址范圍并從中讀出，以及將第二類型數(shù)據(jù)寫入到位于第二存儲(chǔ)塊中的存儲(chǔ)器件的第二物理地址范圍并從中讀出。第二類型數(shù)據(jù)是存取比第一類型數(shù)據(jù)快的數(shù)據(jù)。第二類型數(shù)據(jù)可包括隨機(jī)存取數(shù)據(jù)，以及第一類型數(shù)據(jù)可包括以塊的方式來存取的數(shù)據(jù)。第二類型數(shù)據(jù)可包括指令數(shù)據(jù)，以及第一類型數(shù)據(jù)可包括成批數(shù)據(jù)。
根據(jù)本發(fā)明的另一個(gè)方面，提供用于控制存取存儲(chǔ)器件的方法。該方法包括將數(shù)據(jù)的實(shí)際地址映射到數(shù)據(jù)的物理地址的步驟，以便將第一類型數(shù)據(jù)寫入到存儲(chǔ)器件的第一物理地址范圍并從中讀出，以及將第二類型數(shù)據(jù)寫入到存儲(chǔ)器件的第二物理地址范圍并從中讀出，其中與第一類型數(shù)據(jù)相比，第二類型數(shù)據(jù)是在更短的存取時(shí)間內(nèi)所存取的數(shù)據(jù)。執(zhí)行存取存儲(chǔ)器件的物理地址以便可存取由實(shí)際地址所指示的數(shù)據(jù)。


通過以下結(jié)合附圖的描述，本發(fā)明的這些和其它方面及特征將變得顯而易見，其中圖1是根據(jù)現(xiàn)有技術(shù)的常規(guī)DRAM存儲(chǔ)器件；圖2是示出根據(jù)本發(fā)明的第一實(shí)施例的DRAM存儲(chǔ)器件的框圖；圖3是示出根據(jù)本發(fā)明的第二實(shí)施例的DRAM存儲(chǔ)器件的框圖；圖4是示出根據(jù)本發(fā)明的第三實(shí)施例的DRAM存儲(chǔ)器件的框圖；圖5是示出根據(jù)本發(fā)明的第四實(shí)施例的DRAM存儲(chǔ)器件的框圖；圖6是示出根據(jù)本發(fā)明的另一個(gè)方面的存儲(chǔ)控制器的框圖。
具體實(shí)施例方式
參考圖1，描述了常規(guī)DRAM存儲(chǔ)器件。存儲(chǔ)器件1包括多個(gè)存儲(chǔ)塊2，每一個(gè)都包括存儲(chǔ)單元。在所示的實(shí)例中，提供了四個(gè)存儲(chǔ)塊。存儲(chǔ)單元排列成位線4和字線3的矩陣，其中存儲(chǔ)單元被設(shè)計(jì)為例如一個(gè)晶體管存儲(chǔ)單元，其將信息存儲(chǔ)在存儲(chǔ)電容器中。為了易于圖形表示，存儲(chǔ)單元未在圖中示出。字線3連接到地址解碼器5，其分別取決于由存儲(chǔ)控制單元6所提供的或來自存儲(chǔ)器件外部的地址來激活所選擇的字線3。位線4連接到感測(cè)放大器，其設(shè)置在存儲(chǔ)塊2的兩側(cè)上，其中每一個(gè)感測(cè)放大器單元7為每一個(gè)連接的位線4(“位線”可包括物理“位線對(duì)”)提供一個(gè)感測(cè)放大器。對(duì)于每一個(gè)感測(cè)放大器單元7，一個(gè)存儲(chǔ)塊2的一半數(shù)目的位線4被連接，因此位線4的一半與存儲(chǔ)塊2一側(cè)上的感測(cè)放大器單元7相連，并且位線4的另一半與存儲(chǔ)塊2另一側(cè)上的其他感測(cè)放大器單元7相連，因此這些位線相互交叉。與將所有感測(cè)放大器設(shè)置在存儲(chǔ)塊2的一側(cè)上的常用配置相比，這種配置可為感測(cè)放大器單元7中的每一個(gè)單個(gè)的感測(cè)放大器提供更多的空間。
感測(cè)放大器單元7經(jīng)由選擇器開關(guān)10連接到次級(jí)感測(cè)放大器9，其選擇性地使與相應(yīng)位線相關(guān)的感測(cè)放大器的相應(yīng)輸出與次級(jí)感測(cè)放大器9相匹配。選擇器開關(guān)10由列選擇線(未示出)來控制，其指示了哪些位線應(yīng)被存取、并經(jīng)由感測(cè)放大器以及經(jīng)由數(shù)據(jù)線8耦接到次級(jí)感測(cè)放大器9。
用于存取存儲(chǔ)塊2的一個(gè)存儲(chǔ)單元的存取時(shí)間由激活地址位線3和檢測(cè)所選擇位線的存儲(chǔ)電容器的負(fù)載并將檢測(cè)到的信息發(fā)送到相關(guān)的選擇器開關(guān)10的時(shí)間來確定。
通常，存儲(chǔ)器件1的存儲(chǔ)塊2被類似地設(shè)計(jì)，以便對(duì)存儲(chǔ)塊2的每個(gè)存儲(chǔ)單元的存取時(shí)間相等。
所有存儲(chǔ)單元的存取時(shí)間受到設(shè)計(jì)限制的約束，尤其受到取決于相應(yīng)驅(qū)動(dòng)器的驅(qū)動(dòng)能力的位線和字線的信號(hào)延遲、位線和字線的長度、以及由于存儲(chǔ)電容器的容量導(dǎo)致的感測(cè)放大器的檢測(cè)速度的約束?？s短存儲(chǔ)單元的存取時(shí)間將增加對(duì)芯片面積的需要，其又將降低制造產(chǎn)量并增加這種存儲(chǔ)器件的價(jià)格。因此，常規(guī)存儲(chǔ)器件在芯片尺寸和存取時(shí)間之間提供了一個(gè)折衷的方式。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，存儲(chǔ)器件的存儲(chǔ)塊可分成對(duì)隨機(jī)存取其中的數(shù)據(jù)具有不同存取時(shí)間的兩個(gè)不同組的存儲(chǔ)塊。第一組存儲(chǔ)塊可設(shè)計(jì)成常規(guī)存儲(chǔ)器件，第二組存儲(chǔ)塊適于提供用于存取數(shù)據(jù)的更短的存取時(shí)間，即在更短的時(shí)間內(nèi)將數(shù)據(jù)讀出或?qū)懭氪鎯?chǔ)塊。
在圖2所示的存儲(chǔ)器件11中，描述了具有不同存取時(shí)間的兩個(gè)不同組的存儲(chǔ)塊的一個(gè)實(shí)例。在圖2中，以及在其后的圖中，具有相同或相似功能的塊或元件用相同的參考數(shù)字來指示。如圖1所描述的那些具有相同或相似功能的塊或元件也用相同的參考數(shù)字來指示。
在圖2中，第一組存儲(chǔ)塊用數(shù)字12來指示(在此也稱為第一存儲(chǔ)塊12)，以及第二組存儲(chǔ)塊用數(shù)字13來指示(在此也稱為第二存儲(chǔ)塊13)。每組存儲(chǔ)塊12、13可包括一個(gè)或多個(gè)存儲(chǔ)塊。第一組存儲(chǔ)塊12與如圖1所示的現(xiàn)有技術(shù)DRAM存儲(chǔ)器件1的存儲(chǔ)塊2基本相同。第一組存儲(chǔ)塊12的存儲(chǔ)單元可在由如上所述的設(shè)計(jì)參數(shù)所限定的第一存取時(shí)間內(nèi)來存取。第二組存儲(chǔ)塊13的存儲(chǔ)塊用不同的設(shè)計(jì)參數(shù)來設(shè)計(jì)。在圖2所示的實(shí)施例中，第二組存儲(chǔ)塊13中的位線24的長度減小，因此總的位線容量降低。因此，位線24上的信號(hào)可在更短的時(shí)間內(nèi)轉(zhuǎn)換，由此降低了第二組存儲(chǔ)塊13的存儲(chǔ)單元的存取時(shí)間。為了保持總的存儲(chǔ)容量(存儲(chǔ)空間)，代替第一組存儲(chǔ)塊12的一個(gè)存儲(chǔ)塊，提供兩個(gè)第二存儲(chǔ)塊13，每一個(gè)具有第一存儲(chǔ)塊12的一半容量。于是，每一個(gè)第二存儲(chǔ)塊13包括例如與第一存儲(chǔ)塊12的位線4相比具有減小了一半的長度的位線24。
在圖3中，本發(fā)明的另一個(gè)實(shí)施例被描述為存儲(chǔ)器件30。為了增加第二存儲(chǔ)塊13的存儲(chǔ)單元的存取時(shí)間，可利用所謂的雙單元概念(twin-cell-concept)。該雙單元概念提供同時(shí)激活一個(gè)以上的字線(例如字線對(duì)33)，以便可存取一個(gè)以上的存儲(chǔ)單元中所存儲(chǔ)的信息。接著通過施加用于激活字線的單個(gè)行地址，而使兩個(gè)存儲(chǔ)單元的信息轉(zhuǎn)儲(chǔ)到相同位線(或相同位線對(duì)的位線)上。因此，讀循環(huán)被加強(qiáng)，其加速了感測(cè)放大器的速度并因此降低了陣列存取時(shí)間。
在圖4中，本發(fā)明的另一個(gè)實(shí)施例被示為存儲(chǔ)器件40。由于字線具有相當(dāng)大的長度，因此具有到字線驅(qū)動(dòng)器15最大距離的存儲(chǔ)單元將以相當(dāng)大的延遲被激活。通過提供具有提高的驅(qū)動(dòng)能力的字線驅(qū)動(dòng)器15、并通過在字線3的兩側(cè)上施加字線驅(qū)動(dòng)器(被同時(shí)激活)，該延遲可降低，由此改善了存取時(shí)間。
在圖5中，本發(fā)明的第四實(shí)施例被示為存儲(chǔ)器件50。如同前面的實(shí)施例，第一組第一存儲(chǔ)塊12按照慣例來設(shè)計(jì)，第二存儲(chǔ)塊13提供具有更短的陣列存取時(shí)間的存儲(chǔ)塊。在圖5所示的實(shí)施例中，感測(cè)放大器單元7和次級(jí)感測(cè)放大器9之間的信令延遲被尋址。為了加速感測(cè)放大器單元7和次級(jí)感測(cè)放大器9之間的數(shù)據(jù)傳輸，提供了第一組第一存儲(chǔ)塊12和第二存儲(chǔ)塊13之間的不同的數(shù)據(jù)線(即分別為數(shù)據(jù)線8和第二數(shù)據(jù)線16)。另外，第二存儲(chǔ)塊13可相對(duì)靠近于次級(jí)感測(cè)放大器9、或比第一組(即最近的組)第一存儲(chǔ)塊12更近地物理地設(shè)置。取決于施加到存儲(chǔ)塊的行地址，使用第一數(shù)據(jù)線8或第二數(shù)據(jù)線16，其可通過借助于多路復(fù)用器(其可與次級(jí)感測(cè)放大器9結(jié)合或并入次級(jí)感測(cè)放大器9中)通過多路傳輸兩個(gè)數(shù)據(jù)線來選擇。隨著由于較短的長度引起的第二數(shù)據(jù)線16的電容負(fù)載的顯著降低，可獲得更短的陣列存取時(shí)間。
可組合圖2～5所描述的實(shí)施例的概念來進(jìn)一步改善存取時(shí)間。例如，可利用雙單元概念、縮短的位線、提高的字線驅(qū)動(dòng)器的驅(qū)動(dòng)器能力、以及對(duì)第一存儲(chǔ)塊和第二存儲(chǔ)塊使用分開的數(shù)據(jù)線的任何組合來改善存取時(shí)間。所描述的實(shí)施例的任何其它組合也是可以的。
為了優(yōu)化使用根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器件，可提供具有用于操作存儲(chǔ)器件的特定功能性的存儲(chǔ)控制器。
在圖6中，描述了根據(jù)本發(fā)明該方面的存儲(chǔ)控制器。存儲(chǔ)控制器60提供控制單元20、映射單元21、命令和地址和數(shù)據(jù)端口22以及存儲(chǔ)器端口23。存儲(chǔ)控制器60可實(shí)現(xiàn)為存儲(chǔ)器件的一部分(例如作為存儲(chǔ)控制單元6)，或與存儲(chǔ)器件分開。存儲(chǔ)器端口23提供與存儲(chǔ)器件的連接。命令地址數(shù)據(jù)端口22提供與例如微處理器、CPU等的操作單元的連接?？刂茊卧?0接收來自命令地址和數(shù)據(jù)端口22的命令地址和數(shù)據(jù)信號(hào)，并將經(jīng)由存儲(chǔ)器端口23接收到的數(shù)據(jù)信號(hào)發(fā)送到命令地址和數(shù)據(jù)端口22。命令地址和數(shù)據(jù)信號(hào)由控制單元20分類，并提供到存儲(chǔ)器端口23，信號(hào)通過其傳輸?shù)酱鎯?chǔ)器件。命令地址和數(shù)據(jù)信號(hào)的分類可根據(jù)已知方案在控制單元20中進(jìn)行，因此這不再更詳細(xì)地描述?？刂茊卧?0可被配置以檢測(cè)關(guān)于哪種數(shù)據(jù)與其它數(shù)據(jù)相比必須在更短的存取時(shí)間內(nèi)存取的指示，并能夠?qū)⑺峁┑膶⒁?jīng)由存儲(chǔ)器端口23傳輸?shù)臄?shù)據(jù)以第一類型數(shù)據(jù)和第二類型數(shù)據(jù)的形式分配給存儲(chǔ)器件。
第一類型數(shù)據(jù)具有常規(guī)的存取時(shí)間，而第二類型數(shù)據(jù)是以縮短的存取時(shí)間存取的。確定哪種數(shù)據(jù)必須比其它數(shù)據(jù)更快地存取，可借助不同的方法來實(shí)現(xiàn)。特別地，由于常規(guī)存儲(chǔ)塊上的隨機(jī)存取是耗時(shí)的，因此通常隨機(jī)存取的數(shù)據(jù)可存儲(chǔ)在第二存儲(chǔ)塊中，和/或從第二存儲(chǔ)塊中取回。這種隨機(jī)存取的數(shù)據(jù)的一個(gè)實(shí)例是來自例如微處理器、CPU等的操作單元的指令數(shù)據(jù)。指令數(shù)據(jù)通常被認(rèn)為是軟件代碼。一種通常不隨機(jī)存取的數(shù)據(jù)是所謂的成批數(shù)據(jù)，例如視頻數(shù)據(jù)、音頻數(shù)據(jù)等。這種數(shù)據(jù)可以以塊的方式(分段(burst))來存取，并因此存儲(chǔ)在第一存儲(chǔ)塊中。其它類型的分配數(shù)據(jù)給第一和第二存儲(chǔ)塊也是可以的。為了將數(shù)據(jù)引導(dǎo)到第一和第二組存儲(chǔ)塊，可提供映射單元21，其連接到控制單元20。映射單元21將經(jīng)由命令地址和數(shù)據(jù)端口提供的實(shí)際地址從外部映射到連接到存儲(chǔ)控制器的存儲(chǔ)器件中的物理地址。每當(dāng)控制單元20檢測(cè)到數(shù)據(jù)將要存儲(chǔ)在第二組第二存儲(chǔ)塊中時(shí)，映射單元21就受到指示來執(zhí)行分配物理地址給相應(yīng)數(shù)據(jù)的實(shí)際地址。如果相應(yīng)實(shí)際地址上的數(shù)據(jù)被刪除或取消，那么映射單元21就刪除相應(yīng)的分配。如果在第二組存儲(chǔ)塊中執(zhí)行分配實(shí)際地址給物理地址，那么尋址第一存儲(chǔ)塊的尋址次序重新排列，以便當(dāng)將數(shù)據(jù)引導(dǎo)到第二存儲(chǔ)塊時(shí)不損失存儲(chǔ)空間。
雖然前述是針對(duì)本發(fā)明的實(shí)施例的，但是在不脫離本發(fā)明的基本范圍的情況下可設(shè)計(jì)本發(fā)明的其它和另外的實(shí)施例，并且本發(fā)明的范圍由以下的權(quán)利要求來限定。
權(quán)利要求
1.一種集成存儲(chǔ)器件，包括包括存儲(chǔ)單元的多個(gè)存儲(chǔ)塊，其中存儲(chǔ)單元排列成位線和字線的矩陣，其中多個(gè)存儲(chǔ)塊包括第一組存儲(chǔ)塊，其中其存儲(chǔ)單元具有第一隨機(jī)存取時(shí)間；以及第二組存儲(chǔ)塊，其中其存儲(chǔ)單元具有第二隨機(jī)存取時(shí)間，并且其中第二隨機(jī)存取時(shí)間比第一隨機(jī)存取時(shí)間短。
2.如權(quán)利要求1的存儲(chǔ)器件，其中第一組存儲(chǔ)塊包括設(shè)置在第一位線上的存儲(chǔ)單元，其中第二組存儲(chǔ)塊包括設(shè)置在第二位線上的存儲(chǔ)單元，其中第二位線具有比第一位線更小的位線容量。
3.如權(quán)利要求2的存儲(chǔ)器件，其中第二位線在長度上比第一位線短。
4.如權(quán)利要求1的存儲(chǔ)器件，其中第一組存儲(chǔ)塊包括設(shè)置在第一位線和第一字線上的存儲(chǔ)單元，其中第二組存儲(chǔ)塊包括設(shè)置在第二位線和第二字線上的存儲(chǔ)單元。
5.如權(quán)利要求4的存儲(chǔ)器件，進(jìn)一步包括用于接收地址的地址輸入端口；和地址解碼器，其被配置為根據(jù)地址輸入端口上所提供的地址來選擇性地激活其中一個(gè)字線。
6.如權(quán)利要求5的存儲(chǔ)器件，其中每個(gè)第二字線包括字線對(duì)。
7.如權(quán)利要求6的存儲(chǔ)器件，其中第二位線在長度上比第一位線短。
8.如權(quán)利要求6的存儲(chǔ)器件，進(jìn)一步包括連接到第一位線的第一感測(cè)放大器單元；和連接到第二位線的第二感測(cè)放大器單元，其中與第一感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力相比，第二感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力提高了。
9.如權(quán)利要求5的存儲(chǔ)器件，進(jìn)一步包括連接到第一位線的第一感測(cè)放大器單元；和連接到第二位線的第二感測(cè)放大器單元，其中與第一感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力相比，第二感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力提高了。
10.如權(quán)利要求9的存儲(chǔ)器件，其中第二位線在長度上比第一位線短。
11.如權(quán)利要求5的存儲(chǔ)器件，進(jìn)一步包括一個(gè)或多個(gè)字線驅(qū)動(dòng)器，其分別設(shè)置在每個(gè)第二字線的一個(gè)或多個(gè)端上。
12.如權(quán)利要求11的存儲(chǔ)器件，其中第二位線在長度上比第一位線短。
13.如權(quán)利要求12的存儲(chǔ)器件，進(jìn)一步包括連接到第一位線的第一感測(cè)放大器單元；和連接到第二位線的第二感測(cè)放大器單元，其中與第一感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力相比，第二感測(cè)放大器單元的信號(hào)驅(qū)動(dòng)能力提高了。
14.如權(quán)利要求1的存儲(chǔ)器件，其中第一組存儲(chǔ)塊包括設(shè)置在第一位線上的存儲(chǔ)單元，其中第二組存儲(chǔ)塊包括設(shè)置在第二位線上的存儲(chǔ)單元，其中第一位線耦接到第一感測(cè)放大器，以及第二位線耦接到第二感測(cè)放大器，其中第一感測(cè)放大器借助于第一數(shù)據(jù)線經(jīng)由第一列解碼器耦接到次級(jí)感測(cè)放大器，其中第二感測(cè)放大器借助于第二數(shù)據(jù)線經(jīng)由第二列解碼器耦接到次級(jí)感測(cè)放大器，并且其中與第一組存儲(chǔ)塊相比，次級(jí)感測(cè)放大器在物理上設(shè)置得更靠近第二組存儲(chǔ)塊。
15.如權(quán)利要求14的存儲(chǔ)器件，其中與第一感測(cè)放大器單元的驅(qū)動(dòng)能力相比，第二感測(cè)放大器單元的驅(qū)動(dòng)能力提高了。
16.如權(quán)利要求15的存儲(chǔ)器件，其中第二位線在長度上比第一位線短。
17.一種用于控制對(duì)存儲(chǔ)器件進(jìn)行存取的存儲(chǔ)控制器，包括控制單元，被配置以存取存儲(chǔ)器件的物理地址，其中將數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器件的物理地址，或從存儲(chǔ)器件的物理地址取回?cái)?shù)據(jù)；和映射單元，在存儲(chǔ)器件中被配置以將與數(shù)據(jù)有關(guān)的實(shí)際地址映射到數(shù)據(jù)的物理地址，其中將第一類型數(shù)據(jù)寫入到位于第一存儲(chǔ)塊中的存儲(chǔ)器件的第一物理地址范圍并從中讀出，以及將第二類型數(shù)據(jù)寫入到位于第二存儲(chǔ)塊中的存儲(chǔ)器件的第二物理地址范圍并從中讀出，其中第二類型數(shù)據(jù)是比第一類型數(shù)據(jù)存取更快的數(shù)據(jù)。
18.如權(quán)利要求17的存儲(chǔ)控制器，其中第二類型數(shù)據(jù)包括隨機(jī)存取數(shù)據(jù)，以及第一類型數(shù)據(jù)包括以按塊的方式存取的數(shù)據(jù)。
19.如權(quán)利要求18的存儲(chǔ)控制器，其中第二類型數(shù)據(jù)包括指令數(shù)據(jù)，以及第一類型數(shù)據(jù)包括成批數(shù)據(jù)。
20.一種用于控制對(duì)存儲(chǔ)器件進(jìn)行存取的方法，包括將數(shù)據(jù)的實(shí)際地址映射到數(shù)據(jù)的物理地址，以便將第一類型數(shù)據(jù)寫入到存儲(chǔ)器件的第一物理地址范圍并從中讀出，以及將第二類型數(shù)據(jù)寫入到存儲(chǔ)器件的第二物理地址范圍并從中讀出，其中與第一類型數(shù)據(jù)相比，第二類型數(shù)據(jù)是在更短的時(shí)間內(nèi)存取的數(shù)據(jù)，以及其中執(zhí)行對(duì)存儲(chǔ)器件的物理地址的存取，以便可存取由實(shí)際地址所指示的數(shù)據(jù)。
全文摘要
本發(fā)明的一個(gè)實(shí)施例提供了一種集成存儲(chǔ)器件，包括多個(gè)包括存儲(chǔ)單元的存儲(chǔ)塊，其中存儲(chǔ)單元排列成位線和字線的矩陣，其中該多個(gè)存儲(chǔ)塊包括第一組存儲(chǔ)塊，其存儲(chǔ)單元具有第一隨機(jī)存取時(shí)間，以及第二組存儲(chǔ)塊，其存儲(chǔ)單元具有第二隨機(jī)存取時(shí)間，其中第二隨機(jī)存取時(shí)間比第一隨機(jī)存取時(shí)間小。
文檔編號(hào)G11C7/00GK1819056SQ20051012945
公開日2006年8月16日 申請(qǐng)日期2005年12月8日 優(yōu)先權(quán)日2004年12月8日
發(fā)明者P·佩希米勒 申請(qǐng)人:因芬尼昂技術(shù)股份公司