專利名稱：抗esd的集成soi ligbt器件單元的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種集成抗ESD(靜電損傷)二極管的SOI(絕緣層上半導(dǎo)體)LIGBT(橫向絕緣柵雙極晶體管)器件單元。
背景技術(shù)：
SOI LIGBT器件由于其較小的體積、重量，較高的工作溫度和較強(qiáng)的抗輻照能力，較低的成本和較高的可靠性，作為無觸點(diǎn)功率電子開關(guān)或功率驅(qū)動(dòng)器在智能電力電子、高溫環(huán)境電力電子、空間電力電子和交通工具電力電子等技術(shù)中具有廣泛應(yīng)用。常規(guī)SOI LIGBT是在SOI襯底的n-漂移區(qū)上形成場氧化層；在近陰極區(qū)端采用雙離子注入多晶硅自對準(zhǔn)摻雜技術(shù)形成短溝道nMOSFET及多晶硅柵場板，附加p+離子注入摻雜實(shí)現(xiàn)p-well接觸；由多晶硅柵引出柵極金屬引線，n+p+區(qū)引出陰極金屬引線；在近陽極端通過磷離子注入摻雜形成n型緩沖區(qū)，在該摻雜區(qū)進(jìn)行淺p型雜質(zhì)注入形成陽極區(qū)，并引出陽極金屬引線與陽極金屬場板。該SOI LIGBT器件沒有集成抗ESD機(jī)構(gòu)與功能，由于其固有的MOS結(jié)構(gòu)，在封裝、運(yùn)輸、裝配及使用過程中容易引起千伏以上的高壓靜電。如果沒有穩(wěn)壓二極管鉗位保護(hù)，由于柵氧化層很薄而易被這種高壓靜電擊穿造成器件永久失效。這種由于高壓靜電引起柵擊穿所造成的器件永久失效稱為靜電損傷(ESD)。目前，商業(yè)化的SOI LIGBT器件在使用中需要外接分立穩(wěn)壓二極管加以保護(hù)，增加了體積、重量和成本，并且降低了可靠性。

發(fā)明內(nèi)容
本實(shí)用新型的目的在于針對現(xiàn)有技術(shù)的不足，提供一種具有自我抗ESD保護(hù)功能的SOI LIGBT器件單元的結(jié)構(gòu)，從而顯著改善SOI LIGBT器件自我抗ESD保護(hù)性能。
本實(shí)用新型包括半導(dǎo)體襯底、隱埋氧化層、漂移區(qū)、阱區(qū)、阱接觸區(qū)、陰極區(qū)、抗ESD二極管陰極區(qū)、柵氧化層、緩沖區(qū)、陽極區(qū)、陽極接觸區(qū)、陽極短路點(diǎn)區(qū)、場氧區(qū)、多晶硅柵極區(qū)、柵極隔離氧化層、接觸孔和金屬電極引線與互連線。
隱埋氧化層將襯底和漂移區(qū)完全隔離。在漂移區(qū)的一側(cè)的阱區(qū)中以阱接觸區(qū)居中，緊鄰陰極區(qū)的對側(cè)間隔設(shè)置抗ESD二極管陰極區(qū)。在漂移區(qū)的另一側(cè)的緩沖區(qū)中陽極接觸區(qū)下方緊鄰設(shè)置陽極區(qū)。在陽極區(qū)中央設(shè)置上下貫穿該陽極區(qū)的陽極短路點(diǎn)區(qū)。在陰極區(qū)和漂移區(qū)之間的阱區(qū)上部設(shè)置柵氧化層并覆蓋陰極區(qū)和漂移區(qū)的邊緣。在阱接觸區(qū)、陰極區(qū)、抗ESD二極管陰極區(qū)、柵氧化層、陽極接觸區(qū)和陽極短路點(diǎn)區(qū)以外區(qū)域設(shè)置場氧化層并覆蓋各區(qū)邊緣。在柵氧化層極與其相連的場氧化層的近鄰部分設(shè)置多晶硅柵極，采用氧化層覆蓋實(shí)現(xiàn)各區(qū)表面隔離并分別在陰極區(qū)、抗ESD二極管陰極區(qū)、多晶硅區(qū)和陽極接觸區(qū)與陽極短路點(diǎn)區(qū)上表面設(shè)置接觸孔。在接觸孔和部分場氧化層上設(shè)置金屬電極和互連線。
本實(shí)用新型由于將抗ESD二極管集成在SOI LIGBT器件單元結(jié)構(gòu)之中，使其在無需外接任何器件就具有較強(qiáng)的抗ESD能力，能夠顯著改善SOILIGBT器件自我抗ESD保護(hù)性能，減小采用該種器件的各種電力電子系統(tǒng)的體積、重量和成本，并提高系統(tǒng)可靠性。


圖1為本實(shí)用新型的單元結(jié)構(gòu)截面示意圖；圖2為本實(shí)用新型的單元結(jié)構(gòu)版圖示意圖。
具體實(shí)施方式
如圖1和圖2所示，該SOI LIGBT器件單元包括半導(dǎo)體基片，隱埋氧化層2將半導(dǎo)體基片分為上下兩部分，下部為襯底1，上部為頂層半導(dǎo)體3。在頂層半導(dǎo)體3的一側(cè)設(shè)置成一個(gè)異型摻雜半導(dǎo)體區(qū)4，作為MOSFET的體區(qū)和抗ESD二極管陽極區(qū)，另一側(cè)設(shè)置成一個(gè)同型較重?fù)诫s的半導(dǎo)體緩沖區(qū)9。
在異型摻雜半導(dǎo)體區(qū)4的中央設(shè)置成同型阱接觸區(qū)5，一側(cè)設(shè)置成一個(gè)異型重?fù)诫s區(qū)6作為陰極，另一側(cè)離開一定距離設(shè)置成一個(gè)異型摻雜區(qū)7作為抗ESD二極管陰極區(qū)。其中在異型重?fù)诫s區(qū)6和頂層半導(dǎo)體3之間的異型摻雜半導(dǎo)體區(qū)4部分上部設(shè)置成氧化層8并覆蓋異型重?fù)诫s區(qū)6和頂層半導(dǎo)體3的邊緣作為柵氧化層。
在半導(dǎo)體緩沖區(qū)9之中設(shè)置成一個(gè)異型摻雜的半導(dǎo)體區(qū)10作為陽極區(qū)，在異型摻雜的半導(dǎo)體區(qū)10之中進(jìn)行重?fù)诫s形成該區(qū)的接觸區(qū)11，在該接觸區(qū)11的中央設(shè)置成一個(gè)穿透該接觸區(qū)11和陽極區(qū)10的異型重?fù)诫s半導(dǎo)體區(qū)12作為陽極短路點(diǎn)。
在接觸區(qū)5、異型重?fù)诫s區(qū)6、異型摻雜區(qū)7、氧化層8、接觸區(qū)11和異型重?fù)诫s半導(dǎo)體區(qū)12以外的區(qū)域設(shè)置成厚氧化層13并覆蓋各區(qū)邊緣作為場氧化層。
在氧化層8上設(shè)置成多晶硅區(qū)14并覆蓋與其連接的厚氧化層13的一部分作為多晶硅柵極和柵場板。覆蓋多晶硅區(qū)14的氧化層15作為邊墻隔離氧化層。
在異型摻雜的半導(dǎo)體區(qū)10、異型摻雜區(qū)7、異型重?fù)诫s區(qū)6和阱接觸區(qū)5上部中央設(shè)置成接觸孔區(qū)16，在接觸孔區(qū)16和厚氧化層13的一部分上設(shè)置成金屬電極引線與互連線17，將異型摻雜區(qū)7與多晶硅區(qū)14互連并引出異型摻雜區(qū)7、異型摻雜的半導(dǎo)體區(qū)10和多晶硅區(qū)14的電極。
將圖1和圖2中的n和p對換則可以得到集成柵極抗ESD二極管的SOIpLIGBT器件單元結(jié)構(gòu)。
權(quán)利要求1.抗ESD的集成SOI LIGBT器件單元，其特征在于該器件單元包括半導(dǎo)體基片，隱埋氧化層(2)將半導(dǎo)體基片分為上下兩部分，下部為襯底(1)，上部為頂層半導(dǎo)體(3)；在頂層半導(dǎo)體(3)的一側(cè)設(shè)置成一個(gè)異型摻雜半導(dǎo)體區(qū)(4)，作為MOSFET的體區(qū)和抗ESD二極管陽極區(qū)，另一側(cè)設(shè)置成一個(gè)同型較重?fù)诫s的半導(dǎo)體緩沖區(qū)(9)；在異型摻雜半導(dǎo)體區(qū)(4)的中央設(shè)置成同型阱接觸區(qū)(5)，一側(cè)設(shè)置成一個(gè)異型重?fù)诫s區(qū)(6)作為陰極，另一側(cè)間隔設(shè)置成一個(gè)異型摻雜區(qū)(7)作為抗ESD二極管陰極區(qū)；其中在異型重?fù)诫s區(qū)(6)和頂層半導(dǎo)體(3)之間的異型摻雜半導(dǎo)體區(qū)(4)部分上部設(shè)置成氧化層(8)并覆蓋異型重?fù)诫s區(qū)(6)和頂層半導(dǎo)體(3)的邊緣作為柵氧化層；在半導(dǎo)體緩沖區(qū)(9)之中設(shè)置成一個(gè)異型摻雜的半導(dǎo)體區(qū)(10)作為陽極區(qū)，在異型摻雜的半導(dǎo)體區(qū)(10)之中進(jìn)行重?fù)诫s形成該區(qū)的接觸區(qū)(11)，在該接觸區(qū)(11)的中央設(shè)置成一個(gè)穿透該接觸區(qū)(11)和陽極區(qū)(10)的異型重?fù)诫s半導(dǎo)體區(qū)(12)作為陽極短路點(diǎn)；在接觸區(qū)(5)、異型重?fù)诫s區(qū)(6)、異型摻雜區(qū)(7)、氧化層(8)、接觸區(qū)(11)和異型重?fù)诫s半導(dǎo)體區(qū)(12)以外的區(qū)域設(shè)置成厚氧化層(13)作為場氧化層；在氧化層(8)上設(shè)置成多晶硅區(qū)(14)并覆蓋與其連接的厚氧化層(13)的一部分作為多晶硅柵極和柵場板，覆蓋多晶硅區(qū)(14)的氧化層(15)作為邊墻隔離氧化層；在異型摻雜的半導(dǎo)體區(qū)(10)、異型摻雜區(qū)(7)、異型重?fù)诫s區(qū)(6)和阱接觸區(qū)(5)上部中央設(shè)置成接觸孔區(qū)(16)，在接觸孔區(qū)(16)和厚氧化層(13)的一部分上設(shè)置成金屬電極引線與互連線(17)，將異型摻雜區(qū)(7)與多晶硅區(qū)(14)互連并引出異型摻雜區(qū)(7)、異型摻雜的半導(dǎo)體區(qū)(10)和多晶硅區(qū)(14)的電極。
專利摘要本實(shí)用新型涉及一種集成抗靜電損傷二極管的SOI LIGBT器件單元。常規(guī)的SOI LIGBT由于高壓靜電引起柵擊穿造成靜電損傷。本實(shí)用新型包括半導(dǎo)體襯底、隱埋氧化層、漂移區(qū)、阱區(qū)、阱接觸區(qū)、陰極區(qū)、抗ESD二極管陰極區(qū)、柵氧化層、緩沖區(qū)、陽極區(qū)、陽極接觸區(qū)、陽極短路點(diǎn)區(qū)、場氧區(qū)、多晶硅柵極區(qū)、柵極隔離氧化層、接觸孔和金屬電極引線與互連線。本實(shí)用新型由于將抗ESD二極管集成在SOI LIGBT器件單元結(jié)構(gòu)之中，使其在無需外接任何器件就具有較強(qiáng)的抗ESD能力，能夠顯著改善SOI LIGBT器件自我抗ESD保護(hù)性能，減小采用該種器件的各種電力電子系統(tǒng)的體積、重量和成本，并提高系統(tǒng)可靠性。
文檔編號H01L27/12GK2914330SQ20062010393
公開日2007年6月20日 申請日期2006年5月24日 優(yōu)先權(quán)日2006年5月24日
發(fā)明者張海鵬, 徐文杰, 許杰萍, 高明煜, 劉國華, 徐麗燕 申請人:杭州電子科技大學(xué)