專利名稱：具有多相時鐘發(fā)生器的光驅(qū)動器的制作方法
技術(shù)領域：
本發(fā)明涉及一種光學介質(zhì)盤驅(qū)動器電路，具體涉及一種具有多相時鐘發(fā)生器的光驅(qū)動器電路，所述多相時鐘發(fā)生器包括延遲鎖定環(huán)(DLL)電路。
背景技術(shù)：
一次性記錄數(shù)據(jù)的DVD±R盤通過使用在盤上的光敏材料的反射率中的變化來存儲數(shù)據(jù)。所述系統(tǒng)向DVD的表面上照射緊密聚焦的、相對較高功率的、650納米(nm)的紅色激光束。所述光引起在盤的表面的反射率的永久改變。然后可以通過利用低功率的激光照射盤的表面來恢復信息。檢測器接收所反射的激光，并且所述系統(tǒng)使用變化的反射率來以高度的完整性來重建原始數(shù)據(jù)。DVD±RW盤利用在沉積于盤表面上的非常薄的合金層中的溫度誘發(fā)的相位變化。所述材料被設計為具有兩個穩(wěn)定的固體狀態(tài)。因為這些狀態(tài)具有不同的反射率特性，因此所述盤可以存儲數(shù)據(jù)。所述系統(tǒng)以與一次寫入盤相同的方式來恢復數(shù)據(jù)。
用于向諸如致密盤播放器(CDP)、數(shù)字視頻盤播放器(DVDP)、CD-RW(可重寫致密盤)、CD-ROM(致密盤只讀存儲器)、CD-R(可記錄致密盤)、DVD-RAM或DVD-ROM等之類的光存儲介質(zhì)執(zhí)行寫入的驅(qū)動電路一般使用PLL(鎖相環(huán))電路或DLL(延遲鎖定環(huán))電路，用于產(chǎn)生多個時鐘信號(以下稱為“多相時鐘”)，以用于數(shù)據(jù)調(diào)制/解調(diào)和用于高速同步/串行化數(shù)據(jù)。
鎖相環(huán)或延遲鎖定環(huán)(PLL)電路通常被用作用于產(chǎn)生多相時鐘信號的多相時鐘發(fā)生器。PLL電路使用電壓控制器和相位比較器。類似地，DLL電路使用延遲單元和相位比較器電路來產(chǎn)生多相時鐘信號。一般，包括DLL的電路比包括PLL的電路具有更好的抖動特征。
隨著對于更高的光盤燒灼(burning)(和讀取)速度的增長的需求，已經(jīng)難于滿足高速延遲鎖定環(huán)(DLL)的要求。例如，不容易將在DLL中包括的壓控延遲器(非反相緩沖器)的頻率提高到接近或大于GHz級的高頻率(因為所產(chǎn)生的這樣的延遲單元的傳播延遲受到制造工藝的限制)。
當以高速發(fā)送或接收串行數(shù)據(jù)時，需要多相時鐘信號。所產(chǎn)生的多相時鐘信號與輸入的時鐘(同步)信號同步。每個多相時鐘信號具有(相對于輸入時鐘(同步)信號的)相差和與輸入時鐘(同步)信號之間的間隔相同的間隔(周期)。
圖1是圖解被用作多相時鐘發(fā)生器的傳統(tǒng)匱乏電流(starved-current)(壓控)反相器類型的DLL的電路方框圖。圖1的傳統(tǒng)DLL產(chǎn)生和輸出與800MHz頻率同步的M個多相時鐘(例如用于在接收器電路中采樣字符(M＝32碼元比特))。所述接收器需要32相的時鐘信號。從在800MHz的輸入時鐘操作，所述32相的時鐘以32×800MHz或以25.6千兆比特/秒工作。因此，一個“步長”延遲(在連續(xù)的多相時鐘之間)是39.06微微秒(1/(32×800[MHz])＝39.06[微微秒])。
匱乏電流(壓控)反相器類型的DLL使用多個延遲單元，所述延遲單元通常具有小于50微微秒的傳播延遲(“低到高”或“高到低”)。為了減小在每個單元的延遲，所述延遲鎖定環(huán)電路的總功耗增加，并且電路尺寸可能會增加。因此，傳統(tǒng)的延遲鎖定環(huán)電路對于需要在800MHz或更高(例如千兆赫頻率)的高頻操作的光驅(qū)動系統(tǒng)是不適合的。
圖1的傳統(tǒng)DLL電路具有延遲鏈(11)、相位檢測器(13)、電荷泵(15)和環(huán)路濾波器(17)。延遲鏈(11)包括M個延遲單元(111，112，113，...，11M)，它們每個響應于控制電壓(VCON)而延遲輸入時鐘信號(CLKIN)。每個延遲單元(111至11M)分別具有對應于T/M(其中T是輸入時鐘信號(CLKIN)的周期)的延遲時間(Δ)。例如，如果輸入時鐘信號(CLKIN)的頻率(f)是800MHz并且延遲單元(111至11M)的數(shù)量是32(即M＝32)，則每個延遲單元(111至11M)的延遲時間(Δ)是39.06微微秒(1/(f×M)＝1/(800×106×32)＝39.06×10-12秒)。
圖2是圖解從圖1的DLL電路產(chǎn)生的多個時鐘信號的時序圖。時鐘信號(CLK<1>到CLK<M>)分別具有M個不同的相位(其中M是大于1的整數(shù))，并且分別從所述M個延遲單元(111至11M)輸出。
參見圖1，相位檢測器(13)產(chǎn)生對應于所檢測的在輸出時鐘信號之間的相差的UP信號或DOWN信號。電荷泵(15)提供(source)或吸收(sink)到輸出單元的預定電流。環(huán)路濾波器(17)通過過濾電荷泵(15)輸出來產(chǎn)生控制電壓(VCON)。
因此，如果提供到延遲單元(111至11M)的電流增加，則每個延遲單元的延遲時間(Δ)減小，相反，如果提供到延遲單元(111至11M)的電流減小，則每個延遲單元的延遲時間(Δ)增加。于是，DLL電路主要使用匱乏電流反相器類型來作為延遲單元(111至11M)。難于制造具有小于50微微秒的延遲時間的延遲單元，這是因為對于一般的半導體制造工藝，傳播延遲時間是大約50微微秒。當大幅度增加提供到延遲單元的“內(nèi)部電流”時，在DLL電路中的總功耗增加。
因此，傳統(tǒng)的DLL電路不適合于用作在需要800MHz或更高的高頻操作的光驅(qū)動系統(tǒng)中的多相時鐘發(fā)生器。
激光二極管用于向光盤(例如CD-R或DVD-RW)“寫入”數(shù)據(jù)，激光二極管功率(LDP)信號(電流)在低電平(空白邏輯0)和高電平(標記邏輯1)之間交替。激光二極管驅(qū)動器(LDD)是用于將電壓轉(zhuǎn)換為電流的基于電的器件，激光二極管隨后將電流轉(zhuǎn)換為光脈沖以向光盤上燒灼信息。激光二極管功率信號(LDP)的“高”(“寫入”，“全”)功率電平產(chǎn)生“標記”，而“低”(“擦除”)電平在光盤上產(chǎn)生“空白”。不幸的是，CD播放器的光盤的分辨率不足以直接地讀取彼此跟隨過于緊密的1或0的序列，如111111。另一個限制是給定標記或空白(凹坑或平臺)的最大長度，以便為時鐘(同步)數(shù)據(jù)騰出空間。因此，約定在兩個1之間保持至少兩個0，并且將標記(凹坑)的最大長度限制為在一行中10個比特。因為CD播放機的激光如此檢測在CD上的1和0，因此當存儲數(shù)字信息時不存在連續(xù)的一。這個問題的解決方案被稱為八到十四調(diào)制(EFM)。在八到十四轉(zhuǎn)換系統(tǒng)中，每個8用戶比特字節(jié)被轉(zhuǎn)換為14信道比特調(diào)制代碼(EFM代碼)。因此，信息的8比特塊被轉(zhuǎn)換為14“信道”比特。而且，三個零的合并比特被添加在每個14比特塊上。
以從T3(1001)到T11(100000000001)的九個不同的長度向光學介質(zhì)上寫入EFM代碼標記和空白?！?X DVD”系統(tǒng)的T是9.56納秒。激光二極管功率(LDP)信號被調(diào)制為通/斷(例如作為EFM代碼)，它要被激光二極管寫入到光學介質(zhì)。第一CD驅(qū)動器每秒重放75個塊(每秒176400信道比特)，每秒75個塊被轉(zhuǎn)換為等于大約0.15MB/秒的數(shù)據(jù)傳送率“1X”。
圖15是示出在傳統(tǒng)的光驅(qū)動系統(tǒng)中加寬數(shù)據(jù)凹槽的激光二極管功率(LDP)的時序圖。在激光二極管功率(LDP)信號被恒定地保持處于固定的高電平“通(ON)”(例如T11標記邏輯1)時，被寫入到光盤的數(shù)據(jù)凹槽寬度會從適當?shù)恼瓕挾认虿贿m當?shù)膶拰挾仍黾?。這一般是由于“熱力蠕變(thermalcreep)”。
如果諸如在寫入長“標記”(例如T11)時將LD功率(通過激光二極管的電流)保持在恒定(固定)的高電平，則將被寫入到光盤的凹槽寬度增加到較寬的寬度。于是，被寫入一個數(shù)據(jù)凹槽中的標記會變得與在相鄰的數(shù)據(jù)凹槽中的數(shù)據(jù)重疊，從而因為相鄰的數(shù)據(jù)凹槽重疊而引起數(shù)據(jù)讀取錯誤。

發(fā)明內(nèi)容
本發(fā)明的第一實施例提供了基于DLL并且由多個延遲單元組成的多相時鐘發(fā)生器，每個延遲單元具有Nד目標延遲時間(Δ)”的延遲時間；其中，N是大于1的奇數(shù)，“目標延遲時間(Δ)”可以是T或T的一部分(例如T/M，其中，M是延遲單元的整數(shù)數(shù)量，并且是多相時鐘信號(CLK<N>到CLK<MN>)的整數(shù)數(shù)量)。因此，容易制造具有例如(N×Δ)的適當小的延遲時間和適當小的功耗的延遲單元。所公開的基于DLL的多相時鐘發(fā)生器可以工作在更高的頻率(例如M×f)，并且具有比傳統(tǒng)DLL(圖1)低的功耗。于是，按照本發(fā)明的包括基于DLL的多相時鐘發(fā)生器電路的光驅(qū)動系統(tǒng)也可以工作在800[MHz]或更高頻率，并且具有降低的功耗。
本發(fā)明的第二實施例提供了一種光驅(qū)動系統(tǒng)的光學驅(qū)動器電路和一種用于實現(xiàn)寫入策略的方法，所述寫入策略用于防止在光盤上的相鄰凹槽上寫入的標記的“重疊”。所述電路和方法可以實現(xiàn)高分辨率脈沖寫入策略、塊寫入策略或高分辨率混合寫入策略(組合脈沖寫入和塊寫入策略的特征)，如圖16所示。光學驅(qū)動器電路可以包括上述的多相時鐘發(fā)生器(基于DLL并且由延遲單元組成，每個延遲單元具有Nד目標延遲時間(Δ)”的延遲時間)，用于產(chǎn)生在千兆赫范圍內(nèi)以高分辨率(例如T/32)轉(zhuǎn)換的寫入策略波形(信道)。
圖16圖解了高分辨率混合寫入策略以及產(chǎn)生的在光盤的記錄軌道上的暗和亮區(qū)域(標記和空白)的圖案?；旌蠈懭氩呗越M合兩種方法的特征脈沖寫入策略或塊寫入策略。
對于脈沖寫入策略，光驅(qū)動系統(tǒng)通過將激光迅速地從高(例如全通)向低電平轉(zhuǎn)換而控制激光二極管功率電平。在期望的標記位置剛剛通過后觸發(fā)一個初始的較長脈沖。這使得自然的正向均熱(forward heat soak)位于期望區(qū)域內(nèi)。類似地，必須將橫向均熱(sideways heat soak)保持在最小以防止對于相鄰數(shù)據(jù)凹槽(軌道)的干擾。所述脈沖顯示出有特點的尾部，它表示激光二極管的到全功率的上升時間和材料的加熱。在初始脈沖后，多個很短的脈沖將平均功率再次降低到在期望的標記的結(jié)尾之前的低“冷卻”電平以允許熱力蠕變。注意這種方法僅僅需要三個功率電平寫入、擦除和冷卻。塊寫入策略增加了第四功率電平“維持”，它在多個長脈沖上保持溫度而沒有過量的熱擴散。
混合寫入策略以大于T/2的分辨率組合多個可變長度脈沖和多個功率電平(例如包括第四功率電平“維持”)。在圖6至14和17所示的本發(fā)明的例證實施例中，所述電路和方法實現(xiàn)了具有T/32的分辨率的寫入策略。本發(fā)明的更高頻率的實施例可以支持提供到數(shù)字(激光驅(qū)動器)電路的更高分辨率的“成形寫入策略”(shaped-write strategies)，以產(chǎn)生高分辨率的“成形”波形，所述高分辨率的“成形”波形近似和類似模擬信號而不是一系列“步長(step)”或“塊”功能?？梢詫τ诿糠N不同長度的標記(例如T3至T11)定制不同的成形寫入策略。在光盤的數(shù)據(jù)凹槽上記錄的暗和亮區(qū)域(標記和空白)的產(chǎn)生的圖案將接近標記的“理想”延長形狀，有效地使得在其數(shù)據(jù)凹槽的邊界之外沒有(熱)擴展。
在現(xiàn)有的光盤標準中，平臺的寬度(在相鄰數(shù)據(jù)凹槽之間的未使用的寬度)比數(shù)據(jù)凹槽本身的寬度更寬。因此，消除在數(shù)據(jù)凹槽的邊界之外的標記的擴展的結(jié)果將繼而允許在數(shù)據(jù)凹槽之間的距離(平臺的寬度)的減少或者第二軌道(數(shù)據(jù)凹槽)的空隙插入，以大致地加倍現(xiàn)有的光盤(例如DVD)介質(zhì)的數(shù)據(jù)承載容量。精確成形(例如高分辨率)的寫入策略的另一個結(jié)果將是保存需要由激光二極管輸出以寫入標記(或讀取標記)的能量。這可以允許低功率、低門限電流和便宜的器件(例如激光二極管)用于按照本發(fā)明的實施例的光學存儲盤驅(qū)動器的制造中。
本發(fā)明的其他實施例提供了一種多相時鐘發(fā)生器，它基于DLL，并且具有低功耗和高頻范圍。
本發(fā)明的其他實施例提供包括具有低功耗和高頻率范圍的DLL電路的光驅(qū)動系統(tǒng)。
DLL電路被提供來通過使用作為基本延遲步長的N×(目標延遲步長(例如50微微秒))而產(chǎn)生在高頻區(qū)域的多相時鐘。
按照本發(fā)明的實施例的多相時鐘發(fā)生器包括兩個延遲鏈，用于接收具有兩個不同頻率的輸入時鐘信號，所述兩個不同頻率具有N∶1的頻率比。
第一(主)延遲鏈工作在N分之一的輸入時鐘頻率(f)，并且通過在檢測到在f/N頻率時鐘和DLL輸出時鐘之間的相差時向輸出控制電壓的濾波器發(fā)送UP或DOWN充電信號而保持鎖相環(huán)。
第二(副)延遲鏈工作在輸入時鐘頻率(f)，并且輸出(具有M個不同相位的)多相時鐘，以及接收第一(主)延遲鏈的控制電壓。


通過參照附圖詳細說明本發(fā)明的例證實施例，本領域的普通技術(shù)人員可以明白本發(fā)明，其中，由相同的附圖標號來表示相同的元件，所述例證實施例僅僅被提供來用于說明，因此不限制本發(fā)明的范圍圖1是圖解被用作多相時鐘發(fā)生器的傳統(tǒng)匱乏電流(壓控)反相器類型DLL的電路方框圖；圖2是由圖1的DLL產(chǎn)生的M個多相時鐘信號的時序圖；圖3是圖解按照本發(fā)明的一個實施例的包括匱乏電流(壓控)反相器類型DLL的多相時鐘發(fā)生器的電路方框圖；圖4是圖解由圖3的多相時鐘發(fā)生器產(chǎn)生的M個多相時鐘信號的時序圖；圖5是圖解當N＝3和M＝32時從圖3的多相時鐘發(fā)生器產(chǎn)生的M個時鐘信號的時序圖；圖6是圖解按照本發(fā)明的第二實施例的、包括圖3的多相時鐘發(fā)生器的多標準格式光(盤)驅(qū)動系統(tǒng)的電路方框圖；圖7是圖解圖6的多標準格式光(盤)驅(qū)動系統(tǒng)的輸入/輸出信號的時序圖；圖8是圖解在圖6中的脈沖發(fā)生器的詳細電路圖；圖9是圖解圖8的脈沖發(fā)生器的操作的時序圖；圖10是圖解在圖6中的數(shù)據(jù)同步器的詳細電路圖；圖11是圖解圖10的數(shù)據(jù)同步器的操作的時序圖；圖12是圖解在圖6中的串行化電路的詳細電路圖；圖13是圖解圖12中的串行化電路的操作的時序圖；圖14是圖解圖6的光驅(qū)動系統(tǒng)的操作的時序圖；圖15是在傳統(tǒng)光驅(qū)動系統(tǒng)中導致加寬數(shù)據(jù)凹槽的交流(alternating)激光功率電平的時序圖；圖16是圖解高分辨率混合寫入策略和在光盤上產(chǎn)生的標記和空白的圖案的時序圖；以及圖17是圖解按照本發(fā)明的一個實施例的、根據(jù)要寫入的標記的長度來調(diào)制通過激光二極管的寫入電流的一般方法的流程圖。
具體實施例方式
圖3是圖解按照本發(fā)明的一個實施例的DLL電路的電路方框圖。將結(jié)合圖4和圖5來說明圖3的DLL電路，圖4和圖5是說明由圖3的DLL電路產(chǎn)生的M個時鐘信號(例如當輸入時鐘信號CLKIN頻率是800MHz，N＝3和M＝32時)的時序圖。
基于圖3的DLL電路的多相時鐘發(fā)生器具有分頻器(31)、第一(主)延遲鏈(32)、第二(副)延遲鏈(33)和用于發(fā)送控制電壓(VCON)的控制電路(34)與線路。由第一(主)延遲鏈(32)形成的反饋環(huán)以及控制電路(34)和控制電壓(VCON)形成傳統(tǒng)的DLL，它被鎖定到由分頻器(31)輸出的被劃分的時鐘信號(CLKIN-NT，具有頻率f/N和周期N×T)。圖3的多相時鐘發(fā)生器(DLL電路)另外包括分頻器(31)(向主延遲鏈提供劃分的輸入時鐘信號CLKIN-NT)和第二(副)延遲鏈，第二(副)延遲鏈以運行方式連接到控制電壓(VCON)(發(fā)送控制電壓(VCON)的線路)，用于延遲未劃分的輸入時鐘信號CLKIN。
分頻器(31)將輸入時鐘信號(CLKIN，具有頻率f和周期T)(的頻率f)除以N(例如N是大于1的奇數(shù))以輸出被劃分的時鐘信號(CLKIN-NT，具有頻率f/N和周期N×T)。
主延遲鏈(32)包括M(M是整數(shù))個延遲單元(321至32M)。
主延遲鏈(32)工作在用于接收從分頻器(31)輸出的時鐘信號(CLKIN-NT)的頻率f/N(f是輸入時鐘信號CLKIN的頻率)，并且按照控制電壓(VCON)來延遲分頻器輸出的時鐘信號(CLKIN-NT)。
主延遲鏈(32)與在DLL反饋環(huán)中的控制電路(34)一起執(zhí)行鎖相操作。控制電路(34)具有相位檢測器(341)、電荷泵(342)和環(huán)路濾波器(343)，它們每個都象在圖1的傳統(tǒng)DLL中的對應部分那樣起作用。相位檢測器(341)產(chǎn)生UP/DOWN信號，UP/DOWN信號對應于在分頻器輸出的時鐘信號(CLKIN-NT)和主延遲鏈(32)的輸出時鐘信號之間的相差。電荷泵(342)按照UP/DOWN信號來向輸出單元提供/吸收規(guī)定的電流。環(huán)路濾波器(343)通過過濾電荷泵(342)的輸出而產(chǎn)生控制電壓(VCON)。
副延遲鏈(33)包括彼此串聯(lián)的M個延遲單元(非反相緩沖器331至33M)。副延遲鏈(33)接收(未劃分的)輸入時鐘信號(CLKIN)，并且通過按照控制電壓(VCON)延遲輸入的時鐘信號(CLKIN)而從其產(chǎn)生具有不同相位的M個時鐘信號(CLK<N>到CLK<MN>)。
按照本發(fā)明的、在主延遲鏈(32)中和在副延遲鏈(33)中的每個延遲單元(非反相緩沖器321至32M和331至33M)的“步長”延遲時間是N×Δ(其中，N是整數(shù)；Δ是“目標延遲時間”)，用于產(chǎn)生對應于在多個(M個)延遲時鐘信號之間的最小相差的目標延遲。所述目標延遲時間(Δ)是T/M(其中T是輸入的時鐘信號(CLKIN)的周期)，這是因為它對應于在M個時鐘信號(CLK<N>到CLK<MN>)之間的最小相差。因此，主延遲鏈(32)和副延遲鏈(33)的每個由多個延遲單元(分別是321至32M和331至33M)組成，每個延遲單元具有延遲時間N×△Δ(其中Δ＝T/M)。
下面的說明解釋為什么在按照本發(fā)明的實施例的基于DLL的多相時鐘發(fā)生器中優(yōu)選使用兩個延遲鏈(主延遲鏈(32)和副延遲鏈(33))而不是象在傳統(tǒng)DLL中那樣使用僅僅一個延遲鏈。
副延遲鏈(33)包括M個延遲單元，每個具有延遲時間N×Δ(＝N×T/M＝1步長延遲(step delay))。因此，副延遲鏈(33)的總延遲時間變?yōu)镹×T(它長于輸入的時鐘信號(CLKIN)的周期T)。
于是，難于通過僅僅使用副延遲鏈(33)來檢測在輸入的時鐘信號(CLKIN)和副延遲鏈(33)的最后輸出時鐘信號之間的相位誤差，這是由于其包括M個延遲單元，每個延遲單元具有延遲時間N×Δ。因此，主延遲鏈(32)被獨立地用于建立鎖相環(huán)(通過檢測在輸入的時鐘信號(CLKIN)和副延遲鏈(33)的最后輸出時鐘信號之間的相位誤差)。具有周期N×T的分頻器輸出時鐘信號(CLKIN-NT)被輸入到主延遲鏈(32)(的第一延遲單元321)。控制電路(34)響應于在分頻器輸出時鐘信號(CLKIN-NT)和(由最后一個延遲單元32M輸出的)主延遲鏈(32)的輸出時鐘信號之間的相差而產(chǎn)生控制電壓(VCON)。控制電壓(VCON)被反饋回主延遲鏈(32)(的第二輸入端)和副延遲鏈(33)(的第二輸入端)。
圖5是圖解當輸入的時鐘信號(CLKIN)頻率是800MHz并且N＝3和M＝32時分別從圖3的多相時鐘發(fā)生器(DLL電路)的延遲單元331至33M產(chǎn)生的多個(M＝32個)時鐘信號(例如CLK<3>、CLK<6>、...、CLK<32>)的時序圖。在這種情況下，分別通過每個延遲單元(321至32M；331至33M)的延遲時間(3Δ)是117.18微微秒(3×Δ＝3×(39.06×10-12)秒＝3×1/(800×106×32)秒)。
如圖3和圖5所示，在副延遲鏈(33)中的第一延遲單元(331)產(chǎn)生具有相對于CLKIN延遲3Δ的延遲時間的CLK<3>；并且在副延遲鏈(33)中的第二延遲單元(332)產(chǎn)生具有相對于CLK<3>延遲3Δ的延遲時間的CLK<6>。以這種方式，產(chǎn)生相對于每個在前的延遲單元的輸出具有3Δ的延遲時間的多個時鐘信號，它們不彼此重疊，一個接一個地通過延遲單元。在(CLKIN)通過副延遲鏈(33)的最后一個延遲單元<33M>后，從時鐘信號(CLKIN)產(chǎn)生最后的時鐘信號(例如CLK<32>，其中M＝32)。因此，產(chǎn)生具有M個(例如M＝32)不同相位的M個時鐘信號。當以實時發(fā)生的順序排列所述M個時鐘信號(例如，CLK<1>，然后CLK<2>，然后CLK<3>，...，然后CLK<M-1>，最后CLK<M>)時，在它們之間建立等于“目標延遲時間”Δ的延遲。因此，可以通過使用具有延遲時間N×Δ(例如3×Δ)的多個延遲單元來容易地產(chǎn)生其間具有目標延遲時間Δ的多相時鐘信號。
如上所述，傳統(tǒng)的多相時鐘發(fā)生器(由一個延遲鎖定環(huán)完全構(gòu)成)使用M個延遲單元來產(chǎn)生具有M個不同相位的M個時鐘信號(CLK<1>到CLK<M>)，每個延遲單元具有“步長”延遲時間Δ(Δ＝T/M，其中T是輸入時鐘信號周期)，所述M個不同相位相隔T/M，同步到輸入的時鐘信號(CLKIN)。相反，按照本發(fā)明的圖3的多相時鐘發(fā)生器使用M個(以運行方式連接到延遲鎖定環(huán)的)延遲單元來產(chǎn)生具有M個不同相位的M個時鐘信號(CLK<1>到CLK<M>)，每個延遲單元具有“步長”延遲時間N×Δ(＝N×T/M)，所述M個不同相位相隔T/M，同步到輸入的時鐘信號(CLKIN)。因此，按照本發(fā)明的圖3的多相時鐘發(fā)生器可以容易地被制造，并且具有低功耗(因為可以使用與圖1的傳統(tǒng)多相時鐘發(fā)生器(DLL)類型相比較具有較大的“步長”延遲時間余量的延遲單元來制造圖3中的DLL電路)。因此，在使用與圖1的傳統(tǒng)DLL相同的制造工藝的情況下，圖3的多相時鐘發(fā)生器可以工作在更高的頻率上。圖3的多相時鐘發(fā)生器也可以用于需要高頻操作(例如800MHz)的光(盤)驅(qū)動系統(tǒng)中。
圖6圖解了按照本發(fā)明的第二實施例的例證多標準格式光(盤)驅(qū)動系統(tǒng)。圖6的光驅(qū)動系統(tǒng)包括高頻多相時鐘發(fā)生器(例如圖3的)，并且實現(xiàn)寫入策略方法，用于向諸如CD、DVD、DVD-RW、DVD-RAM等的光盤寫入數(shù)據(jù)，而不重疊標記。
圖6的多標準格式光(盤)驅(qū)動系統(tǒng)包括寫入策略發(fā)生器(61)、DLL電路(62)、脈沖發(fā)生器(63)、四個數(shù)據(jù)同步器(在數(shù)據(jù)同步器單元64中的641至644)、四個串行化器(在串行化器單元65中的651至654)。在本發(fā)明的替代實施例中(例如其中系統(tǒng)使用多于四個偏置信道時)，所述多標準格式光(盤)驅(qū)動系統(tǒng)可以包括在數(shù)據(jù)同步器單元64中的G個數(shù)據(jù)同步器(641至64G)、在串行化器單元65中的G個串行化器(651至65G)，其中，G是指示信道數(shù)量和寫入策略數(shù)據(jù)線路的組的數(shù)量和(同步器和串行化器)電路的數(shù)量的整數(shù)。G等于要被施加于光存儲介質(zhì)的激光二極管功率(LDP)的偏置電平的數(shù)量。在此處示出例證實施例的圖(例如圖6和7)中，G等于4。
圖14圖解了圖6的光驅(qū)動系統(tǒng)的操作的時序圖。以四個偏置電平(峰值，Bias1，Bias2，Bias3)來控制激光二極管功率(LDP)電平，如圖6和7所示。因此，用于向光盤寫入調(diào)制數(shù)據(jù)(例如，用于CD的EFM調(diào)制數(shù)據(jù)和用于DVD的EFM+調(diào)制數(shù)據(jù))的圖6的例證光驅(qū)動系統(tǒng)需要四個(G＝4)激光功率輸出信道，每個信道具有一個二進制(通/斷)操作，用于控制LD功率(LDP)信號的四個偏置電平(峰值，Bias1，Bias2，Bias3)(見圖7)。因此，圖6的多標準格式光驅(qū)動系統(tǒng)提供了4個信道，用于提供激光二極管功率(LDP電流)。圖7是圖解圖6的多標準格式光(盤)驅(qū)動系統(tǒng)的輸入/輸出信號的時序圖。
所述4個激光控制信號是光驅(qū)動系統(tǒng)的最后輸出(串行化的DATAOUT1、串行化的DATAOUT2、串行化的DATAOUT3、串行化的DATAOUT4)。
在接收/解碼來自EFM編碼器(未示出)的串行調(diào)制(例如EFM，8到14調(diào)制)數(shù)據(jù)(SDATA)和比特時鐘(BITCLK)時，寫入策略發(fā)生器(61)在四個信道的每個中輸出比特時鐘(BITCLK)的每個周期T的M個(例如M＝32)比特的寫入策略數(shù)據(jù)(DATAIN1<32:1>、DATAIN2<32:1>、DATAIN3<32:1>、DATAIN4<32:1>)。寫入策略數(shù)據(jù)的四個信道對應于要通過激光二極管組合的激光二極管電流的四個信道。
寫入策略發(fā)生器(61)還包括傳統(tǒng)的調(diào)制數(shù)據(jù)解碼器(611)(例如現(xiàn)有技術(shù)的EFM解碼器)和四個信道解碼器(612至615)。調(diào)制數(shù)據(jù)(例如EFM)解碼器(611)在接收到串行(EFM)數(shù)據(jù)(SDATA)和比特時鐘信號(BITCLK)后，通過確定激光二極管功率信號(LDP)(例如見圖7)的標記長度和空白長度而按照操作模式來解碼串行(EFM)數(shù)據(jù)(SDATA)和比特時鐘信號(BITCLK)。(EFM)調(diào)制數(shù)據(jù)解碼器611在接收到來自編碼器(EFM，未示出)的串行EFM數(shù)據(jù)(SDATA)和BITCLOCK后，通過按照操作模式來檢測標記/空白長度而產(chǎn)生寫入策略信息。四個信道解碼器(612至615)可以使用在RAM或寄存器中存儲的、以標記/空白長度為索引的LUT(查找表)來將解碼的寫入策略信息轉(zhuǎn)換為四個信道的寫入策略數(shù)據(jù)。如果通過寄存器而提供第一/最后脈沖邊沿的標稱值，則可以對于在LUT中存儲的標稱值加上/或減去所述延遲時間。
在圖7中，激光二極管功率信號(LDP)包括峰值電平(PP)、偏置電平1(PB1)、偏置電平2(PB2)和偏置電平3(PB3)。需要4個偏置電平控制信號來通過偏置電平的通/斷來建立所要的LDP信號。從按照本發(fā)明的光驅(qū)動系統(tǒng)產(chǎn)生的輸出數(shù)據(jù)(串行化的DATAOUT1到串行化的DATAOUT4)對應于所述4個偏置電平控制信號。
可以在激光(二極管)驅(qū)動器LD的輸出處對由所述4個信道控制的四個激光功率電流求和。當使用激光二極管向光盤數(shù)據(jù)寫入EFM代碼標記時，如圖7所示，可以根據(jù)偏置電流的4個信道的組合(即串行化的數(shù)據(jù)輸出)來調(diào)制激光二極管功率信號(LDP)。因此，圖6的光(盤)驅(qū)動系統(tǒng)可以靈活地實現(xiàn)寫入策略，它對于不同的光盤格式(例如CD-R、DVD-R、DVD-RW)具有T/32的分辨率。
多相時鐘發(fā)生器(62)(例如圖3的多相時鐘發(fā)生器)接收輸入的時鐘信號(CLKIN)，并且從其產(chǎn)生具有M個(例如M＝32)不同相位的M個(例如M＝32)時鐘信號(CLK<32:1>，表示CLK<1>到CLK<32>)。
脈沖生成器(63)接收M個時鐘信號(CLK<32:1>)，并且從其分別產(chǎn)生M個脈沖信號(DLL_CLK<32:1>)，它們分別對應于32個時鐘信號(CLK<32:1>)的每個上升沿。參見圖9的脈沖信號的形狀和序列(例如DLL_CLK<1>、DLL_CLK<2>、...、DLL_CLK<32>)。
由四個數(shù)據(jù)同步器(641至644)組成的數(shù)據(jù)同步器單元64在接收32比特數(shù)據(jù)(DATAIN1<32:1>到DATAIN4<32:1>)后，通過依序同步到在32個脈沖信號中選擇的四個(相等地間隔)脈沖信號(例如DLL_CLK<20>、DLL_CLK<28>、DLL_CLK<4>、DLL_CLK<12>)而輸出同步的寫入策略數(shù)據(jù)。
由對應于所述四個信道的四個串行化器(651至654)組成的串行化器單元65在從對應于32個脈沖信號(DLL_CLK<32:1>)的四個同步器(641至644)采樣同步數(shù)據(jù)(SYNC DATA1<32:1>到DATAIN4<32:1>)后，輸出四個信道的串行化數(shù)據(jù)(串行化的DATAOUT1、串行化的DATAOUT2、串行化的DATAOUT3、串行化的DATAOUT4)。
圖8是圖解在圖6中的脈沖發(fā)生器(63)的詳細電路圖；圖9是圖解脈沖發(fā)生器(63)的操作的時序圖。
在圖8中，脈沖發(fā)生器(63)包括多個(例如M＝32)與門(例如A1至A6)和多個(例如M＝32)反相器(例如I1至I6)。由脈沖發(fā)生器(63)輸出的脈沖信號(DLL_CLK<32:1>)對應于所述M個多相時鐘信號(CLK<32:1>)的上升沿。每個與門通過將第一時鐘信號與反相的第二(隨后的)時鐘信號進行與操作來產(chǎn)生脈沖。所述M個反相器(例如I1至I6)輸出反相的第二(隨后的)時鐘信號。
例如，與門(A1)通過將第一時鐘信號(CLK<1>)和由反相器(I1)輸出的反相的第二時鐘信號(CLK<5>)兩者進行與操作來產(chǎn)生脈沖信號(DLL_CLK<1>)。反相器(I1)將第二時鐘信號(CLK<5>)反相。以這種方式，從與門(A1至A6)輸出預定數(shù)量的預定周期(脈沖長度)的脈沖信號(DLL_CLK<32:1>)。
圖10是圖解在圖6中的數(shù)據(jù)同步器單元(64)的詳細電路圖。圖11是圖解圖10的數(shù)據(jù)同步器單元64的操作的時序圖。
數(shù)據(jù)同步器單元64(包括同步器641至644)包括(2L-1)個觸發(fā)器塊(101至107)，并且每個觸發(fā)器塊包括M/L個(例如8個)觸發(fā)器。L表示要在每個信道并行輸出的比特組的數(shù)量。如圖11所示，寫入策略數(shù)據(jù)(DATAIN<32:1>)的(每個T)的32個比特被以每8個比特鎖存，并且并行輸出作為同步數(shù)據(jù)(SYNC_DATA1<8:1>、SYNC_DATA2<16:9>、SYNC_DATA3<24:17>、SYNC_DATA4<32:25>)，如圖11的時序圖中所示。
圖12是圖解在圖6中的串行化器電路(例如串行化器1)的詳細電路圖。圖13是圖解圖12中的串行化器電路的操作的時序圖。
所述串行化器電路包括M個與門(例如A11到A18)和多個以運行方式級聯(lián)的或門(例如O11到O16)。每個與門(例如A11)組合寫入策略數(shù)據(jù)(例如由數(shù)據(jù)同步器單元64輸出的SYNC_DATA1<1>)的一個(鎖存)比特和一個脈沖(例如由脈沖發(fā)生器63輸出的DLL_CLK<1>)。因此，在任何時間，在給定脈沖(例如DLL_CLK<1>)的有效周期期間，寫入策略數(shù)據(jù)的一個對應的比特被采樣，并且被級聯(lián)的或門輸出作為SERIALIZED DATAOUT(串行化的數(shù)據(jù)輸出)。因此，每個串行化器(例如651)的SERIALIZED DATAOUT輸出是表示寫入策略數(shù)據(jù)的一個(偏置)信道的二進制值的序列，用于控制激光二極管功率(LDP)。
如圖13所示，由數(shù)據(jù)同步器(641至644)輸出到串行化器(651至654)的同步數(shù)據(jù)(SYNC_DATA1<32:1>)在響應于脈沖信號(DLL_CLK<32:1>)而被依序采樣后被依次輸出作為串行化的輸出數(shù)據(jù)(串行化的DATAOUT)。
數(shù)據(jù)同步器(641至644)和串行化器(651至654)因此一起工作來作為可變延遲元件，用于同步寫入策略數(shù)據(jù)的四個信道。
圖17是圖解按照本發(fā)明的一個實施例、用于根據(jù)要寫入的標記的長度來調(diào)制通過激光二極管的寫入電流的例證方法的流程圖。在步驟S10開始——此時接收具有頻率f和周期T(f＝1/T)的BitClock(見圖6)以及要寫入的EFM代碼標記——后，然后，并行執(zhí)行兩個步驟(步驟S20和步驟S30)。
在步驟S20中，從具有周期T和頻率f(f＝1/T)的BitClock(與具有周期T和頻率f(f＝1/T)的BitClock同步地)產(chǎn)生具有M個不同相位的M個多相時鐘。M可以等于或大于2(例如M＝32，如圖3、6所示)。在并行步驟S30，測量(檢測，確定)要寫入到光(盤)介質(zhì)的標記的長度(以比特時鐘周期T為單位)。因而所檢測的標記長度基于在步驟S40用于將那個標記寫在光(盤)介質(zhì)上的寫入策略的選擇。
在步驟S50中，(例如并行)產(chǎn)生G個(例如G＝4，如圖6所示)信道的M比特/周期T的寫入策略數(shù)據(jù)。這個步驟可以由在圖6的解碼器塊61中的四個解碼器(612至615)執(zhí)行，其中G＝4。然后，在步驟S60，G個信道(例如G＝4，如圖6所示)的每個的寫入策略數(shù)據(jù)被(例如由在圖6和10中的同步器塊64中的每個同步器中的采樣和保持鎖存器101至107)同步為M比特/周期T的并行數(shù)據(jù)。接著，在步驟S70中，G個(例如G＝4，如圖6所示)信道的每個的并行(同步)寫入策略數(shù)據(jù)被串行化為M比特/周期T的串行數(shù)據(jù)(例如在脈沖頻率M×f＝M/T)。這個步驟可以由在圖6和12中的串行化器塊65中的時鐘(與)門執(zhí)行。
在步驟S80中，將G個信道的每個的寫入策略數(shù)據(jù)的串行化比特轉(zhuǎn)換為寫入電流(寫入電流波形)(例如以控制激光二極管的偏置電流)。最后，在步驟S90，所述G個寫入電流被組合(為一個脈沖寬度和電流幅度調(diào)制的寫入電流)并且流過激光二極管，激光二極管向光(盤)介質(zhì)上發(fā)出寫入策略調(diào)制光以燒灼標記。
雖然已經(jīng)說明了本發(fā)明的例證實施例，但是應當明白由所附的權(quán)利要求限定的本發(fā)明不被上述說明中給出的具體細節(jié)限制，因為在不脫離所附權(quán)利要求保護的精神和范圍的情況下，本發(fā)明的許多明顯的改變是可能的。在所附的權(quán)利要求中，G、L、M和N是整數(shù)。
權(quán)利要求
1.一種光驅(qū)動器電路，包括解碼器，用于將調(diào)制數(shù)據(jù)轉(zhuǎn)換為寫入策略數(shù)據(jù)的比特，所述寫入策略數(shù)據(jù)用于控制要施加到光學存儲介質(zhì)的激光功率，以及所述解碼器用于以每周期T有M個比特輸出寫入策略數(shù)據(jù)；多相時鐘發(fā)生器，用于接收具有周期T的輸入時鐘信號，并且由此產(chǎn)生具有M個不同相位的M個時鐘；數(shù)據(jù)同步器，用于同步所述寫入策略數(shù)據(jù)；以及串行化器，用于串行輸出被同步的寫入策略數(shù)據(jù)，以用于調(diào)制要被施加到所述光學存儲介質(zhì)的激光功率。
2.按照權(quán)利要求1的光驅(qū)動器電路，其中，多相時鐘發(fā)生器是延遲鎖定環(huán)(DLL)電路，所述延遲鎖定環(huán)電路具有在延遲鎖定環(huán)中的第一組M個延遲單元，每個延遲單元具有N×D的步長延遲；和第二組M個延遲單元，每個延遲單元具有N×D的步長延遲，所述第二組M個延遲單元以運行方式連接到所述延遲鎖定環(huán)，以及所述延遲鎖定環(huán)電路用于輸出具有M個相位的M個時鐘。
3.按照權(quán)利要求2的光驅(qū)動器電路，其中，第一組M個延遲單元位于所述延遲鎖定環(huán)的反饋環(huán)中。
4.按照權(quán)利要求2的光驅(qū)動器電路，其中，第二組M個延遲單元位于所述延遲鎖定環(huán)的反饋環(huán)之外。
5.按照權(quán)利要求2的光驅(qū)動器電路，其中，N是奇數(shù)，D是在M個時鐘之間的相位周期。
6.按照權(quán)利要求1的光驅(qū)動器電路，其中，所述解碼器輸出在G個分組中的解碼數(shù)據(jù)，G等于要施加到光學存儲介質(zhì)的功率的偏置電平的數(shù)量。
7.按照權(quán)利要求1的光驅(qū)動器電路，其中，所述同步器包括G個分組的鎖存器，G等于要施加到光學存儲介質(zhì)的功率的偏置電平的數(shù)量。
8.按照權(quán)利要求7的光驅(qū)動器電路，其中，每個鎖存器由所述M個時鐘的對應的一個來計時。
9.按照權(quán)利要求1的光驅(qū)動器電路，其中，所述串行化器包括用于接收M個同步的解碼數(shù)據(jù)的M個門，M個門的每個也接收M個時鐘的對應的一個以執(zhí)行邏輯操作。
10.按照權(quán)利要求9的光驅(qū)動器電路，其中，M個門被劃分為G個分組，每個分組具有多個邏輯門，G等于要施加到光學存儲介質(zhì)的功率的偏置電平的數(shù)量。
11.按照權(quán)利要求1的光驅(qū)動器電路，其中，所述串行化器包括G個輸入邏輯或門，用于組合所述G個分組的邏輯門的輸出。
12.一種延遲鎖定環(huán)(DLL)電路，包括第一系列的M個第一延遲單元，位于反饋環(huán)中，每個第一延遲單元提供N×D的延遲，其中，N是奇數(shù)，D由控制電壓控制；以及第二系列的M個第二延遲單元，每個具有N×D的延遲，用于根據(jù)輸入時鐘而產(chǎn)生分別具有M個不同相位的M個時鐘。
13.一種驅(qū)動器電路，包括多相時鐘發(fā)生器，用于輸出具有M個不同相位的M個時鐘；解碼器，用于解碼調(diào)制的數(shù)據(jù)，以及以M比特來輸出解碼數(shù)據(jù)，所述調(diào)制數(shù)據(jù)表示要施加到光學存儲介質(zhì)的功率的指定值；數(shù)據(jù)同步器，用于同步對應于具有M個不同相位的所述M個時鐘的以M比特的解碼數(shù)據(jù)；以及串行化器，用于串行組合所述同步的解碼數(shù)據(jù)，并且輸出驅(qū)動數(shù)據(jù)，所述驅(qū)動數(shù)據(jù)表示要施加到光學存儲介質(zhì)的功率的修改的指定值。
14.按照權(quán)利要求13的電路，其中，所述解碼器輸出G個分組中的解碼數(shù)據(jù)。
15.按照權(quán)利要求13的電路，其中，所述同步器包括G個分組的鎖存器，G等于要施加到光學存儲介質(zhì)的功率的偏置電平的數(shù)量。
16.按照權(quán)利要求15的光驅(qū)動器電路，其中，每個鎖存器由所述M個時鐘的對應的一個來計時。
17.按照權(quán)利要求13的光驅(qū)動器電路，其中，所述串行化器包括M個門，用于接收所述M個同步的解碼數(shù)據(jù)，所述M個門的每個也接收M個時鐘的對應的一個以執(zhí)行邏輯操作。
18.按照權(quán)利要求17的光驅(qū)動器電路，其中，所述M個門被劃分為G個分組，每個分組具有多個邏輯門，G等于要施加到光學存儲介質(zhì)的功率的偏置電平的數(shù)量。
19.按照權(quán)利要求1的光驅(qū)動器電路，其中，串行化器包括G個輸入邏輯或門，用于組合所述G個分組的邏輯門的輸出。
20.按照權(quán)利要求13的光驅(qū)動器電路，其中，所述多相時鐘發(fā)生器包括延遲鎖定環(huán)(DLL)，包括位于反饋環(huán)中的第一系列的M個第一延遲單元，每個第一延遲單元提供N×D的延遲；以及第二系列的M個第二延遲單元，每個具有N×D的延遲，用于根據(jù)輸入時鐘而輸出分別具有M個不同相位的M個時鐘。
21.按照權(quán)利要求20的光驅(qū)動器電路，其中，N是奇數(shù)，D由控制電壓控制。
22.按照權(quán)利要求21的光驅(qū)動器電路，其中，由在所述延遲鎖定環(huán)中的濾波器產(chǎn)生所述控制電壓。
23.一種電路，包括延遲鎖定環(huán)(DLL)電路，包括位于反饋環(huán)中的第一系列的M個第一延遲單元，每個第一延遲單元提供N×D的延遲，其中，N是奇數(shù)，D由控制電壓控制；以及第二系列的M個第二延遲單元，每個具有N×D的延遲，用于根據(jù)輸入時鐘而產(chǎn)生分別具有M個不同相位的M個時鐘。
24.一種多相時鐘發(fā)生器，包括第一M個壓控延遲元件，用于遞增地延遲被劃分的輸入基準時鐘信號；分頻器，用于將輸入基準時鐘信號的頻率除以N，并且向所述第一多個壓控延遲元件輸出所述被劃分的輸入基準時鐘信號；第二M個壓控延遲元件，用于遞增地延遲輸入基準時鐘信號，并且用于輸出M個多相時鐘；環(huán)路濾波器，用于產(chǎn)生控制信號電壓以調(diào)整所述第一和第二多個壓控延遲元件的每個壓控延遲元件的步長延遲。
25.一種光寫入策略產(chǎn)生方法，用于在光盤介質(zhì)上寫入具有多個離散長度的一系列標記，其中，所述標記在光盤介質(zhì)上彼此相隔多個空白，所述方法包括步驟檢測要寫入在光盤介質(zhì)上的第一標記的長度，其中，T是第一標記的長度的離散單位；和在寫入第一標記的同時，使用多個脈沖調(diào)制激光二極管電流的幅度，所述脈沖具有比T/2更細的分辨率。
26.按照權(quán)利要求25的方法，其中，用于調(diào)制激光二極管的幅度的脈沖的分辨率等于T/8或比T/8更細。
27.按照權(quán)利要求25的方法，其中，用于調(diào)制激光二極管的幅度的脈沖的分辨率等于T/32或比T/32更細。
28.按照權(quán)利要求25的方法，其中，所述在寫入第一標記的同時、使用多個具有比T/2更細的分辨率的脈沖調(diào)制激光二極管電流的幅度包括對第一電流脈沖序列和第二電流脈沖序列求和。
29.一種方法，用于在向光盤介質(zhì)上寫入一系列標記和空白的同時使用G個信道的寫入策略數(shù)據(jù)來調(diào)制激光二極管的功率，所述一系列標記和空白具有以周期T為單位測量的離散長度，其中，寫入策略數(shù)據(jù)的每個信道具有等于T/M的脈沖寬度分辨率，其中，M是大于2的整數(shù)。
30.按照權(quán)利要求29的方法，還包括從具有周期T的時鐘信號產(chǎn)生M個多相時鐘。
31.按照權(quán)利要求30的方法，其中，具有周期T的所述時鐘信號具有等于或大于800MHz的頻率，并且M是大于4的整數(shù)。
32.按照權(quán)利要求31的方法，其中，M是32。
33.按照權(quán)利要求30的方法，其中，從具有周期T的時鐘信號產(chǎn)生M個多相時鐘包括將具有周期T的時鐘信號的頻率除以N以輸出具有周期N×T的被劃分時鐘信號，其中，N是奇數(shù)。
34.按照權(quán)利要求33的方法，其中，從具有周期T的時鐘信號產(chǎn)生M個多相時鐘還包括在延遲鎖定環(huán)(DLL)中提供第一M個壓控延遲元件，用于遞增地延遲被劃分的時鐘信號；提供第二M個壓控延遲元件，用于遞增地延遲輸入的基準時鐘信號，以及用于輸出M個多相時鐘。
35.按照權(quán)利要求30的方法，還包括同步并且然后串行化在所述G個信道的每個中的寫入策略數(shù)據(jù)。
36.按照權(quán)利要求35的方法，其中，同步在所述G個信道的每個中的寫入策略數(shù)據(jù)包括鎖存在所述G個信道的每個中的每個周期T的M個比特的寫入策略數(shù)據(jù)。
37.按照權(quán)利要求35的方法，其中，同步在所述G個信道的每個中的寫入策略數(shù)據(jù)包括對于所述G個信道的每個，鎖存每個周期T的M個比特的寫入策略數(shù)據(jù)，并且依序并行輸出每個周期T的L個分組的M/L個鎖存比特的寫入策略數(shù)據(jù)。
38.按照權(quán)利要求37的方法，其中，串行化在所述G個信道的每個中的M個鎖存比特的寫入策略數(shù)據(jù)包括時分復用在周期T內(nèi)的所述M個鎖存比特。
39.按照權(quán)利要求37的方法，其中，串行化在所述G個信道的每個中的M個鎖存比特的寫入策略數(shù)據(jù)包括將M個鎖存比特的寫入策略數(shù)據(jù)的每個與由M個多相時鐘的對應的一個激活的M個脈沖的對應的一個進行與操作。
40.按照權(quán)利要求38的方法，其中，串行化在所述G個信道的每個中的M個鎖存比特的寫入策略數(shù)據(jù)包括將所有M個被進行與操作的鎖存比特的寫入策略數(shù)據(jù)進行或操作，以輸出包含每個周期T的M個比特的時分復用信號。
全文摘要
一種光(盤)驅(qū)動系統(tǒng)，包括基于DLL的多相時鐘發(fā)生器電路，能夠從具有800MHz或更高的頻率的輸入時鐘產(chǎn)生32個不同相位。所述多相時鐘發(fā)生器包括延遲鎖定環(huán)(DLL)，DLL具有分頻器，用于向在反饋環(huán)內(nèi)的第一組的M個壓控延遲單元輸出N分頻的時鐘，并且DLL還包括在反饋環(huán)的外部的相同的一組M個壓控延遲單元，用于延遲未劃分的時鐘，并且用于輸出M個多相時鐘。一種光驅(qū)動系統(tǒng)的光學驅(qū)動器電路，和一種用于實現(xiàn)寫入策略的方法，所述寫入策略用于防止在光盤上的相鄰凹槽上寫入的標記的“重疊”。所述電路和方法產(chǎn)生以在千兆頻率范圍內(nèi)的高分辨率(例如T/32)轉(zhuǎn)換的多個寫入策略波形(信道)。
文檔編號G11B7/125GK1755804SQ20051009232
公開日2006年4月5日 申請日期2005年8月26日 優(yōu)先權(quán)日2004年8月26日
發(fā)明者金好影, 金容燮 申請人:三星電子株式會社