專利名稱：非整數(shù)位系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及集成電子系統(tǒng)，更確切地說，涉及數(shù)據(jù)存儲和傳輸系統(tǒng)。
背景技術：
采用多層存儲元(multi-level cell)有利于提高存儲密度。一個多層存儲元(如N層快閃元)可以具有N(單位元狀態(tài)數(shù)，N＞2)種狀態(tài)，如N個Vt(閾值電壓)值。常規(guī)多層快閃元的b(單位元位)為一整數(shù)，故工業(yè)界在成功地將2位快閃元(b＝2)推向市場后，立刻開始了3位快閃元(b＝3)和4位快閃元(b＝4)的研發(fā)。雖然將b從1換代到2較為容易(N從2增加到4-增量為2)，從2到3再到4極為困難，這是因為在b＝2之后，每次b增加1會導致N極大的增加當b＝3，N成為23(＝8，比b＝2大4)；當b＝4，N成為24(＝16，比b＝3大8)。由于Vt窗口(total Vt window，即TVW)有限，N的極大增加會極大地減少每個Vt層的分布寬度及間隔當b＝2，Vt分布寬度為0.5V，Vt間隔可大到1.0V(圖1A)；當b＝3，Vt分布寬度為0.2V，Vt間隔僅為0.4V(圖1B)；當b＝4，Vt分布寬度僅為0.1V，Vt間隔僅為0.2V(圖1C)。要達到這些指標，需要投入大量研發(fā)費用并延誤市場切入時間。本發(fā)明提出一種非整數(shù)位存儲系統(tǒng)，它放棄了常規(guī)的、在產品換代時將b加1的方法，而只是將N加1(或更多)。這個概念可以很容易地推廣到其它數(shù)據(jù)存儲和傳輸系統(tǒng)。
本發(fā)明中縮寫的全稱
N-單位元狀態(tài)數(shù)(states-per-cell)，即一單位元具有的狀態(tài)數(shù)，為一正整數(shù)；m-字寬，即一字含有的單位元數(shù)，為一正整數(shù)；n-m個N進制單位元所代表的最多二進制位數(shù)，為一正整數(shù)；b-單位元位(bits-per-cell)，即平均每單位元所代表的最多二進制位數(shù)，可以是一非整數(shù)；β-N進制非整數(shù)位系統(tǒng)的效率。
發(fā)明目的本發(fā)明的主要目的是提高數(shù)據(jù)存儲系統(tǒng)的存儲密度。
本發(fā)明的另一目的是進一步優(yōu)化非整數(shù)位系統(tǒng)的存儲密度。
本發(fā)明的另一目的是提高數(shù)據(jù)傳輸系統(tǒng)的傳輸帶寬。
根據(jù)這些以及別的目的，本發(fā)明提供了多種非整數(shù)位系統(tǒng)。

發(fā)明內容
在N進制系統(tǒng)中，每個單位元可以具有N種狀態(tài)(N-單位元狀態(tài)數(shù)，為一正整數(shù))?？梢杂脕泶頎顟B(tài)的物理特征包括閾值電壓、電荷、電流、電壓、電阻、光學透射率或反射率、熱傳導率、電場、磁場等。常見的N進制系統(tǒng)包括N進制存儲器(包括半導體存儲器、碟片驅動器等)和N進制數(shù)據(jù)傳輸系統(tǒng)。N進制存儲器也被稱為多層存儲器(如多層快閃存儲器)或多值存儲器，其單位元也被稱為存儲元；在N進制數(shù)據(jù)傳輸系統(tǒng)中，單位元為一時鐘周期內的輸入信號。
本發(fā)明意識到在產品(如多層快閃存儲器)換代時，常規(guī)的將b(b-單位元位)加1的方法不再實用；只有讓b的增量小于1，才能使產品發(fā)展規(guī)劃更為現(xiàn)實，降低研發(fā)費用和縮短研發(fā)周期。相應地，本發(fā)明放棄在產品換代時將b加1，而只是將N加1(或更多)如在b＝2(N＝4)之后，下一代研發(fā)的產品不再是b＝3(N＝8)，而是N＝5、6、7...因為N不再是2的整數(shù)次方，b為一非整數(shù)，故該N進制景統(tǒng)被稱為非整數(shù)位系統(tǒng)。根據(jù)“背景技術”中的討論，非整數(shù)位系統(tǒng)在b＞2時優(yōu)勢特別明顯。
常規(guī)整數(shù)位系統(tǒng)以位為單位進行譯碼，即對每個單位元單獨進行譯碼。如采用這種譯碼方式，非整數(shù)位系統(tǒng)的效率較低(圖4A)。因此，非整數(shù)位系統(tǒng)以字為單位進行譯碼，每個字含有m個N進制單位元(m-字寬，m≥2且為一正整數(shù))。譯碼過程實際上就是將一N進制數(shù)轉換為二進制的過程。首先，單位元的讀出值被送至一單位元編碼器并轉換成一j位的二進制碼。由于該j位二進制碼代表的狀態(tài)數(shù)(2j)大于單位元的狀態(tài)數(shù)(N)，故它被稱為似二進制碼。似二進制碼包括溫度計碼(圖6A-6C、圖9AB)和準二進制碼(圖7A-7B、圖9BB)。然后，m個單位元的讀出值一起被一個N進制-二進制譯碼器轉換為i位二進制數(shù)，其中，i≤INT[log2(Nm)](INT[x]指小于x的最大整數(shù))，其最大值n為n＝imax＝INT[log2(Nm)](圖2C)。相應地，單位元位b，即平均每個單位元代表的二進制位數(shù)，b≡n/m＝INT[log2(Nm)]/m，是一非整數(shù)(圖3)。
因為一個N進制-二進制譯碼器須占有一定芯片面積，它最好能被多個字共享。這可以通過一地址解碼器(或多路選擇器)來實現(xiàn)。一個N進制-二進制譯碼器可以在同一單位陣列中被共享，也可以被多個單位陣列共享，還可以被多個芯片共享。它可以形成在芯片上、芯片外，或部分在芯片上，部分在芯片外。N進制-二進制譯碼器還可以具有可編程性。一種可編程N進制-二進制譯碼器含有一通用處理器和程序，它可以與系統(tǒng)的其它部件(如快閃存儲器或碟片驅動器的控制器)共享處理器，從而降低系統(tǒng)成本。
對于一給定的N，單位元位b隨字寬m變化如對于N＝6，當m＝1時，b＝2，即每2個單位元代表4位；當m＝2時，b＝2.5，即每2個單位元代表5位(圖3)。如以m＝2為字寬，存儲密度比m＝1大，故m＝2的效率更高。相應地，N進制系統(tǒng)的效率被定義為b及其理論極限blimit之比β≡b/blimit＝{INT[log2(Nm)]/m}/{log2(Nm)/m}＝INT[log2(Nm)]/log2(Nm)。
對于一非整數(shù)位系統(tǒng)，由于N不是2的整數(shù)次方，在N進制-二進制譯碼過程中并非所有的N進制狀態(tài)均被利用(如表3A中的最后4行)，故β不能達到100％(圖4A)。為了保證β≥90％，m需要滿足一定條件，如當N＝5，m≥4；當N＝6，m≥2；當N＝7，m≥3...(圖4A、圖4B)。另一方面，還可以選擇m值使β達到局部極大，如當N＝7，m最好取以下值之一5、10、15、20、25、31等(圖4A、圖4B)。
非整數(shù)位存儲器可以應用到不同存儲系統(tǒng)中，如半導體存儲器，包括快閃存儲器、EPROM、EEPROM、MRAM、FeRAM、DRAM、SRAM、可變電阻存儲器如變相存儲器和Ovonyx統(tǒng)一存儲器(OUM)、掩膜編程存儲器、二極管存儲器、反熔絲存儲器等；碟片驅動器(disc drive)，包括光碟驅動器(如CD、VCD和DVD)和磁盤驅動器(如HDD等)；等等。類似的概念還可以很容易地推廣到數(shù)據(jù)傳輸系統(tǒng)中。


圖1A-1C分別是4進制(b＝2)、8進制(b＝3)、16進制(b＝4)的Vt分布圖(以往技術)；圖2A表示一種N進制非整數(shù)位并行輸入系統(tǒng)；圖2B表示一種N進制非整數(shù)位串行輸入系統(tǒng)；圖2C列出m個N進制單位元所能代表的最多二進制位數(shù)n；圖3表示對于多個N值，單位元位b與字寬m的關系；圖4A表示對于多個N值，效率β與字寬m的關系；圖4B列出滿足以下條件的m值A)β≥90％；B)β達到局部極大；
圖5表示N進制非整數(shù)位并行輸入系統(tǒng)的一個具體實施例；圖6A是溫度計編碼器的一符號；圖6B是溫度計編碼器的第一實施例；圖6C是是溫度計編碼器的第二實施例；圖7A表示一種準二進制編碼器；圖7B表示一種溫度計碼-準二進制碼轉換器；圖8表示N進制非整數(shù)位串行輸入系統(tǒng)的一個具體實施例；圖9AA是6×2-2×5譯碼器的第一實施例；圖9AB為該實施例的真值表；圖9BA是6×2-2×5譯碼器的第二實施例；圖9BB為該實施例的真值表；圖9C表示一種可編程N進制-二進制譯碼器；圖10表示一種含有N進制非整數(shù)位單位元的單位陣列。
具體實施例方式
圖2A表示一種N進制非整數(shù)位并行輸入系統(tǒng)。在一并行輸入系統(tǒng)中，多個單位元被同時訪問。典型的并行輸入系統(tǒng)包括半導體存儲器，如快閃存儲器、EPROM、EEPROM、MRAM、FeRAM、DRAM、SRAM、可變電阻存儲器如變相存儲器和Ovonyx統(tǒng)一存儲器(OUM)、掩膜編程存儲器、二極管存儲器、反熔絲存儲器等。半導體存儲器一般基于存儲陣列，從而能夠提供并行訪問。圖2A中的N進制非整數(shù)位并行輸入系統(tǒng)含有一個字10和一N進制-二進制譯碼器100。字10含有m個N進制單位元10a、10b...10m，每個單位元具有N種狀態(tài)(表達式N×m表示m個N進制單位元或信號)?？梢杂脕泶頎顟B(tài)的物理特征包括閾值電壓、電荷、電流、電壓、電阻、光學透射率或反射率、熱傳導率、電場、磁場等。這些單位元的讀出值12a、12b...12m被并行送至N進制-二進制譯碼器100并轉換為一i(i為一正整數(shù))位的二進制輸出18(包括18a、18b...18i)。
圖2B表示一種N進制非整數(shù)位串行輸入系統(tǒng)。在一串行輸入系統(tǒng)中，單位元被依次訪問。典型的串行輸入系統(tǒng)包括碟片驅動器，如光盤驅動器(CD、VCD、DVD等)和磁盤驅動器(硬盤等)，以及數(shù)據(jù)傳輸系統(tǒng)。圖2B中的N進制非整數(shù)位串行輸入系統(tǒng)含有一串行-并行轉換器30和一N進制-二進制譯碼器100。每個時鐘周期內的輸入Vin31具有N種狀態(tài)。來自m個單位元的輸入Vin31被串行-并行轉換器30搜集起來并轉換成m個并行信號32a、32b...32m，這些信號組成一個字32，并被送到N進制-二進制譯碼器100以轉換成一i位的二進制輸出38(包括38a、38b...38i)。當然，一個含有并行和串行輸入的電子系統(tǒng)可以通過結合圖2A和圖2B的設計來實現(xiàn)。
N進制-二進制譯碼器的實際功能就是將一個N進制數(shù)轉換為二進制數(shù)?；贜進制邏輯，m個N進制單位元所代表的二進制位數(shù)i為，i≤INT[log2(Nm)](INT[x]指小于x的最大整數(shù))，其最大值n為n＝imax＝INT[log2(Nm)]。
在這種情形下，圖2A和圖2B中的N進制-二進制譯碼器100為一N×m-2×n譯碼器，它將m個N進制值轉換為n個二進制位。圖2C列出n與N、m的關系，如4個6進制單位元(即N＝6，m＝4)代表n＝10。與此比較，現(xiàn)有的2位快閃元(b＝2)中，4個4進制單位元(即N＝4，m＝4)代表n＝8，故6進制單位元的存儲密度要高25％。
在產品換代時，本發(fā)明放棄將b加1，而只是將N加1(或更多)如在b＝2(N＝4)之后，下一代研發(fā)的產品不是b＝3(N＝8)，而是N＝5、6、7...。這樣能使產品發(fā)展規(guī)劃更為現(xiàn)實，降低研發(fā)費用和縮短研發(fā)周期。該方法在b＞2時優(yōu)勢特別明顯。由于N不再是2的整數(shù)次方，單位元位b，即平均每個單位元代表的二進制位數(shù)，b≡n/m＝INT[log2(Nm)]/m，是一非整數(shù)。圖3表示對于多個N值，b與m的關系。
對于一給定的N，單位元位b隨字寬m變化。如對于N＝6，當m＝1時，b＝2，即每2個單位元代表4位；當m＝2時，b＝2.5，即每2個單位元代表5位(圖3)。故以m＝2為字寬單位，存儲密度比m＝1大，即m＝2的效率更高。相應地，一個N進制系統(tǒng)的效率被定義為b及其理論極限blimit之比β≡b/blimit＝{INT[log2(Nm)]/m}/{log2(Nm)/m}＝INT[log2(Nm)]/log2(Nm)。
圖4A表示對于多個N值，β與m的關系。從圖4A可以看出，對于m＝1，大多數(shù)N的β較低，故常規(guī)的、以位為單位(m＝1)的譯碼方式不適合非整數(shù)系統(tǒng)。對于一非整數(shù)位系統(tǒng)，由于N不是2的整數(shù)次方，在N進制-二進制譯碼過程中并非所有的N進制狀態(tài)均被利用(如圖9AB中的最后4行)，故β不能達到100％(圖4A)。為了保證β≥90％，m需要滿足一定條件，如當N＝5，m≥4；當N＝6，m≥2；當N＝7，m≥3...(圖4B)。另一方面，還可以選擇m值使β達到局部極大，如當N＝7，m最好取以下值之一5、10、15、20、25、31等(圖4B)。
圖5表示N進制非整數(shù)位并行輸入系統(tǒng)的一個具體實施例。每個N進制單位元(如10a)與一單位元編碼器(如14a)相連，該單位元編碼器14a的輸出含有j位二進制碼12a。由于該j位二進制碼12a代表的狀態(tài)數(shù)(2j)大于單位元10a的狀態(tài)數(shù)(N)，故它被稱為似二進制碼。似二進制碼包括溫度計碼(圖9AB)和準二進制碼(圖9BB)。溫度計碼和準二進制碼分別用j＝N-1和j＝k＝{INT[log2(N)]+1}位二進制碼來代表N種狀態(tài)。
圖6A是溫度計編碼器的一符號，其輸入11a是單位元10a的讀出值；輸出是溫度計碼12a。圖6B是溫度計編碼器14a的第一實施例，它含有一個讀出放大器13a和N-1個鎖存器16a1、16a2...16a(N-1)。在該實施例中，單位元10a為一具有N個Vt值(如Vt，1＜Vt，2＜Vt，3＜...＜Vt，N)的快閃元，其狀態(tài)可以在N-1個讀周期內讀出。在每個讀周期內，一個讀電壓VR被加在字線11x上如果它大于Vt，位線11a電勢被拉低，讀出放大器13a輸出為“0”；如果小于Vt，位線11a電勢繼續(xù)為高，讀出放大器13a輸出為“1”。VR以如下次序加在字線11x上VR，(N-1)...VR，2，VR，1(注意Vt，N＞VR，(N-1)＞Vt，N-1＞...＞Vt，3＞VR，2＞Vt，2＞VR，1＞Vt，1)。鎖存器16a1、16a2...16a(N-1)形成一移位寄存器，并由讀周期信號17控制。在N-1個讀周期后，這些鎖存器的輸出12a(包括12a1、12a2...12a(N-1))形成一溫度計碼。例如，當N＝5，如果單位元的Vt＝Vt，3，輸出12a則為0(12a4)、0(12a3)、1(12a2)、1(12a1)；如果Vt＝Vt，5，輸出12a則為1(12a4)、1(12a3)、1(12a2)、1(12a1)(圖9AB)。因為這些輸出12a看起來象溫度計中的水銀柱，即水銀柱只上升到適當?shù)臏囟龋谠摐囟纫陨蠜]有水銀，故它被稱為溫度計碼。
圖6C是是溫度計編碼器14a的第二實施例。它沿用快閃模擬-數(shù)碼轉換(flash ADC)的構架，即由N-1個比較器15a1、15a2...15a(N-1)組成。在該實施例中，單位元10a在讀時被視為一個電阻元件，該電阻具有N個電阻值，故其位線電壓19可以有N個值(如Vb，1＜Vb，2＜Vb，3＜...＜Vb，N)。比較器的參考電壓Vref，1，Vref，2...Vref，(N-1)滿足以下關系Vb，1＜Vref，1＜Vb，2＜Vref，2＜Vb，3，...＜Vb，(N-1)＜Vref，(N-1)＜Vb，N。在讀時，位線電壓19與所有參考電壓Vref，1，Vref，2...Vref，(N-1)比較，所得輸出12a也是溫度計碼。
除了溫度計碼外，單位元編碼器14a也可以使用準二進制碼。對同一N進制數(shù)，準二進制碼的值和常規(guī)二進制碼相同(圖9BB)。與溫度計碼相比，它需要的位較少。圖7A表示一種準二進制編碼器14a。它含有一溫度計編碼器21(圖6A-6C)和一溫度計碼-準二進制碼轉換器23。該轉換器23將溫度計碼25a(N-1位)轉換成準二進制碼12a(k位)。圖7B表示它的一個實施例，它是一2k-k優(yōu)先編碼器25(priority encoder)。這種優(yōu)先編碼器在快閃ADC中應用廣泛。由于2k＞N，只有一部分優(yōu)先編碼器25的輸入25a(2k)與溫度計編碼器21的輸出(N-1)相連。
圖8表示N進制非整數(shù)位串行輸入系統(tǒng)的一個具體實施例。與圖2B比較，在輸入31和串行-并行轉換器30之間還含有一單位元編碼器34。該單位元編碼器14a將輸入Vin31的N種狀態(tài)轉化為一j位的似二進制碼33。對于溫度計碼，j＝N-1；對于準二進制碼，j＝k＝{INT[log2(N)]+1}。另外，串行-并行轉換器30可以采用串行-并行移位寄存器。
圖9AA-圖9C表示幾種N進制-二進制譯碼器的實施例。圖9AA是6×2-2×5譯碼器的第一實施例，它將2個6進制輸入12a(即A)、12b(即B)轉換成一個5位的二進制碼18(即C)。其輸入A、B采用溫度計碼，即用5(＝6-1)個信號(12a1、12a2...12a5，即A1、A2...A5；或12b1、12b2...12b5，即B1、B2...B5)來表示一個6進制數(shù)。圖9AB為該實施例的真值表，如對于A＝1、B＝4，其溫度計碼為“00001”和“01111”；輸出C＝146＝10＝010102(下標“6”表示一6進制數(shù)；如未標，則為10進制)。注意到，由于2個6進制數(shù)可以代表62(＝36)種狀態(tài)，而5位二進制數(shù)只能代表25(＝32)種狀態(tài)，該譯碼器有4個未用狀態(tài)(圖9AB的最后4行)。
圖9BA是6×2-2×5譯碼器的第二實施例，其輸入A、B采用準二進制碼，即用3(＝INT[log2(6)]+1)個信號(12a1、12a2、12a3，即A1、A2、A3；或12b1、12b2、12b3，即B1、B2、B3)來表示一個6進制數(shù)。圖9BB為該實施例的真值表如對于A＝1、B＝4，準二進制碼為“001”和“100”；輸出C＝146＝10＝010102。
圖9AA和圖9BA的N進制-二進制譯碼器為定制譯碼器，它一般適用于固定的N，這種方法被稱為硬譯碼。另一方面，軟譯碼使用軟件的方法來實現(xiàn)譯碼。為實現(xiàn)軟譯碼，本發(fā)明提出一種可編程N進制-二進制譯碼器102，它含有一通用處理器104和一程序106(圖9C)。在該程序106(可以為軟件或固件)控制下，該處理器104能實現(xiàn)圖9AB(或圖9BB)中的真值表。對于不同的N值，不同程序106被上載到處理器104中，以現(xiàn)實不同的N進制-二進制譯碼。可編程N進制-二進制譯碼器102可位于芯片上或芯片外(即譯碼在系統(tǒng)層次實現(xiàn))；它可以和系統(tǒng)的其它部件(如快閃存儲器或碟片驅動器的控制器)共享處理器，從而降低系統(tǒng)成本。
圖10表示一種含有N進制單位元的單位陣列50。其位線被分為多個字52A、52B...52X(每個字含有m條位線)，列地址解碼器51通過列地址53從這些字中選擇所需的字54S。該被選中的字54S先被送至單位元編碼器14a、14b...14m，然后被送至N進制-二進制譯碼器100以被轉換成二進制輸出18(n位)。因為N進制-二進制譯碼器100位于列地址解碼器51之后，它可以被該單位陣列50中的多個字共享，從而幫助減少芯片面積。實際上，N進制-二進制譯碼器100還可以被不同單位陣列共享、或不同芯片共享。它可以位于芯片上、芯片外或一部分在芯片上，一部分在芯片外。
雖然以上說明書具體描述了本發(fā)明的一些實例，熟悉本專業(yè)的技術人員應該了解，在不遠離本發(fā)明的精神和范圍的前提下，可以對本發(fā)明的形式和細節(jié)進行改動，這并不妨礙它們應用本發(fā)明的精神。因此，除了根據(jù)附加的權利要求書的精神，本發(fā)明不應受到任何限制。
權利要求
1.一種非整數(shù)位系統(tǒng)，其特征在于含有一含有m個N進制單位元的字，每個單位元具有N種狀態(tài)并代表b位二進制數(shù)；以及一N進制-二進制譯碼器，其輸入的一個來源為所述字，其輸出為i位二進制碼；其中，i的最大值為n＝INT[log2(Nm)]，b＝n/m，m≥2，b＞2，N、m、i和n為正整數(shù)，b為一非整數(shù)。
2.根據(jù)權利要求1所述的非整數(shù)位系統(tǒng)，其特征在于還含有m個單位元編碼器，每個單位元編碼器將一個單位元的讀出值轉換成一似二進制碼，該N進制-二進制譯碼器的輸入包含m個似二進制碼。
3.根據(jù)權利要求2所述的非整數(shù)位系統(tǒng)，其特征還在于所述似二進制碼為溫度計碼或準二進制碼。
4.根據(jù)權利要求1所述的非整數(shù)位系統(tǒng)，其特征在于還含有另一含有m個N進制單位元的字，該字為所述譯碼器輸入的另一來源；以及一選擇方法，該選擇方法從所述二字中選擇一字并送至該譯碼器。
5.根據(jù)權利要求4所述的非整數(shù)位系統(tǒng)，其特征還在于所述二字位于同一單位陣列內、或不同單位陣列內、或不同芯片內。
6.根據(jù)權利要求1-5所述的非整數(shù)位系統(tǒng)，其特征還在于可選擇m使效率β＝INT[log2(Nm)]/log2(Nm)≥90％。
7.根據(jù)權利要求6所述的非整數(shù)位系統(tǒng)，其特征還在于A)當N＝5時，m≥4；B)當N＝7，11，15時，m≥3；C)當N＝6，12，13，14時，m≥2；或D)當N＝9，10時，m≥1。
8.根據(jù)權利要求1-5所述的非整數(shù)位系統(tǒng)，其特征還在于可選擇m使效率β＝INT[log2(Nm)]/log2(Nm)達到局部極大。
9.根據(jù)權利要求8所述的非整數(shù)位系統(tǒng)，其特征還在于A)當N＝5時，m＝4，7，10，13，16，19，22，25，28或32；B)當N＝6時，m＝2，4，7，9，12，14，16，19，21，24，26，28或31；C)當N＝7時，m＝5，10，15，20，25或31；D)當N＝9時，m＝6，12，18，24或30；E)當N＝10時，m＝4，7，10，13，16，19，22，25或28；F)當N＝11時，m＝3，5，7，9，11，14，16，18，20，22，24，27，29或31；G)當N＝12時，m＝2，4，7，9，12，14，16，19，21，24，26，28或31；H)當N＝13時，m＝3，6，10，13，16，20，23，26或30；I)當N＝14時，m＝5，10，15，20，25或31；或J)當N＝15時，m＝10，21或32。
10.根據(jù)權利要求15所述的非整數(shù)位系統(tǒng)，其特征還在于所述非整數(shù)位系統(tǒng)為一并行輸入系統(tǒng)、一串行輸入系統(tǒng)、一半導體存儲器、一碟片驅動器或一數(shù)據(jù)傳輸系統(tǒng)。
全文摘要
本發(fā)明放棄在產品換代時將b(單位元位)加1，而這是將N(單位元狀態(tài)數(shù))加1(或更多)。因為N不再是2的整數(shù)次方，b為一非整數(shù)，故該N進制系統(tǒng)被稱為非整數(shù)位系統(tǒng)。非整數(shù)位系統(tǒng)以字為單位進行譯碼。通過調節(jié)字寬，可以提高非整數(shù)位系統(tǒng)的效率。
文檔編號G11C16/04GK1841555SQ20051005991
公開日2006年10月4日 申請日期2005年4月1日 優(yōu)先權日2004年4月4日
發(fā)明者張國飆 申請人:張國飆