專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法。
背景技術(shù)：
層間介電膜的干法蝕刻工藝可使用CxHyFz (x、 y、 z為非負(fù)整數(shù))作為 基本蝕刻氣體，并有時使用氧氣(例如02)調(diào)整基本蝕刻氣體的C與F的 比率(即C/F)。也使用氮?dú)?N2)形成比氧氣揮發(fā)性弱的蝕刻副產(chǎn)品，使用 氬氣(Ar)有助于提供等離子體的稀釋、均勻度的改善和經(jīng)離子化的各向異 性干法刻蝕。
然而，導(dǎo)通孔的密度通常小于整個晶片面積的1%。在這種情況下，可 以將由光致抗蝕劑膜產(chǎn)生的碳化合物與在部分具有相對較低導(dǎo)通孔數(shù)量的 區(qū)段和部分具有相對較高導(dǎo)通孔數(shù)量的區(qū)段之間的不同蝕刻副產(chǎn)品進(jìn)行混 合。因此，具有相對較高導(dǎo)通孔密度的部分可提高蝕刻速度，而在具有相對 較高導(dǎo)通孔密度的部分的邊緣(在鄰近光致抗蝕劑膜覆蓋部分的部分中)可 降低蝕刻速度。
上述情況的發(fā)生是由于在不同的區(qū)段，基本蝕刻氣體的C與F的比率會 因?yàn)樽⑷霘怏w而不同。換句話說，如果存在少量待蝕刻介電膜和存在光致抗 蝕劑膜的小分段(sectionally)區(qū)，則C與F的比率降低，以提高蝕刻速度。 然而，如果存在光致抗蝕劑膜的大分段區(qū)，則在該區(qū)域上的蝕刻速度降低， 以停止蝕刻。
結(jié)果，在金屬線中常常出現(xiàn)開口，并可導(dǎo)致器件中的操作誤差。特別地， 當(dāng)使用C與F的高比率氣體(其常用于對底層實(shí)現(xiàn)高選擇性)時，經(jīng)常會出
現(xiàn)這種現(xiàn)象。例如，使用C4Fs、 CsF8和C6F8的蝕刻常常會在金屬線中出現(xiàn) (exhibit)開口
發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供半導(dǎo)體器件的制造方法，能夠降低因?qū)椎膱D案 密度而產(chǎn)生的蝕刻速度的差異。
在一實(shí)施例中， 一種半導(dǎo)體器件的制造方法可包括如下步驟在半導(dǎo)體 襯底上形成第一層間介電膜；在第一層間介電膜上形成金屬線；在包括金屬 線的第一層間介電膜上形成第二層間介電膜；在第二層間介電膜上形成光致 抗蝕劑圖案；以及使用光致抗蝕劑圖案作為掩模，蝕刻第二層間介電膜，以 形成導(dǎo)通孔和虛設(shè)導(dǎo)通孔，導(dǎo)通孔對應(yīng)高圖案密度區(qū)和低圖案密度區(qū)，虛設(shè) 導(dǎo)通孔對應(yīng)虛設(shè)圖案區(qū)。光致抗蝕劑圖案可包括具有第一組多個開口的高圖 案密度區(qū)，具有第二組多個開口的低圖案密度區(qū)，以及具有第三組多個開口 的虛設(shè)圖案區(qū)；其中，虛設(shè)圖案區(qū)在高圖案密度區(qū)和低圖案密度區(qū)之間，并 且，其中第一組多個開口的開口數(shù)多于第二組多個開口的開口數(shù)。
本發(fā)明可降低在半導(dǎo)體制造過程中蝕刻速度的差異。


圖1至圖4是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的剖視圖。
具體實(shí)施例方式
在下文中，將參照附圖詳細(xì)描述根據(jù)實(shí)施例的半導(dǎo)體器件的制造方法。 當(dāng)此處使用術(shù)語"上"或"上方"或"其上"時，如涉及層、區(qū)域、圖 案或者結(jié)構(gòu)，應(yīng)理解為所述的層、區(qū)域、圖案或者結(jié)構(gòu)可以直接位于另一層 或結(jié)構(gòu)上，或者也可以存在中間的層、區(qū)域、圖案、或者結(jié)構(gòu)。當(dāng)此處使用 術(shù)語"下方"或"之下"時，如涉及層、區(qū)域、圖案或者結(jié)構(gòu)，應(yīng)理解為所 述的層、區(qū)域、圖案或者結(jié)構(gòu)可以直接位于另一層或結(jié)構(gòu)下方，或者也可以 存在中間的層、區(qū)域，圖案，或結(jié)構(gòu)。
圖1至圖4是示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的剖視圖。
參見圖l，可在半導(dǎo)體襯底(未示出)上形成第一層間介電膜IO。該半 導(dǎo)體襯底可包括多種結(jié)構(gòu)，例如晶體管(未示出)、存儲單元(未示出)、 和/或電容(未示出)。在第一層間介電膜10上可形成金屬線11。在一實(shí)施例中，可通過例如鑲嵌工藝(damascene process)或光刻和蝕刻工藝,形成金 屬線11。
第一層間介電膜IO可由本領(lǐng)域公知的任意合適的材料來形成.。例如， 可由以下材料形成第一層間介電膜10:硼磷硅玻璃(BPSG)、磷硅玻璃 (PSG)、等離子體增強(qiáng)正硅酸乙酯(PETEOS)、無摻雜硅玻璃(USG)、 氟硅玻璃(FSG)、旋涂玻璃(SOG)或其任意組合。
金屬線11可由本領(lǐng)域公知的任意合適的材料來形成，例如銅(Cu)或 鋁(Al)。 '
可在包括金屬線11的第一層間介電膜10上依次形成擴(kuò)散阻擋膜20和 第二層間介電膜30。
擴(kuò)散阻擋膜20可由本領(lǐng)域公知的任意合適的材料來形成。例如，可由 Ta、 Tan、 TaAlN、 TaSiN、 TaSi2、 Ti、 TiN、 TiSiN、 WN、 Co和CoSi2或其 任意組合來形成20擴(kuò)散阻擋膜。擴(kuò)散阻擋膜20可通過堆疊至少兩層來形成。 在一實(shí)施例中，可形成厚度約為100 A到1500 A的擴(kuò)散阻擋膜20。在一實(shí) 施例中，可省略擴(kuò)散阻擋膜20。
第二層間介電膜30可由本領(lǐng)域公知的任意合適的材料來形成，例如， BPSG、 PSG、 PETEOS、 USG、 FSG、 SOG，或其任意組合。
在一實(shí)施例中，可由Si02基質(zhì)形成第二層間介電膜30。 Si02基質(zhì)可具 有約為1.5到4.5的介電常數(shù)。此外，H、 F、 C和/或CH3可部分耦合至Si02 基質(zhì)材料，還可包括基于C-H鍵的有機(jī)材料(例如，SiLKTM和Flare )。
其后，在某些實(shí)施例中，在第二層間介電膜30上可形成覆蓋層(未示 出)。覆蓋層可由本領(lǐng)域公知的任意合適的材料來形成，例如，Si02，SiC、 SiN、 Si3N4、 SiOC、 SiOCH、 SiON，或其任意組合。覆蓋層可用作抗反射膜、 后續(xù)CMP工藝中的化學(xué)機(jī)械拋光(CMP)停止層和/或在離子注入中的緩沖件 (buffer)。
參見圖2，在第二層間介電膜30上可形成光致抗蝕劑膜，并且通過選擇 性地曝光和蝕刻光致抗蝕劑膜，可形成光致抗蝕劑圖案40。在一實(shí)施例中， 在形成光致抗蝕劑膜之前，可應(yīng)用抗反射膜，在形成覆蓋層時，不需要分隔 的(seperate)抗反射膜。
用于在第二層間介電膜30中形成導(dǎo)通孔的圖案的光致抗蝕劑圖案40，
6可分為高圖案密度區(qū)53和低圖案密度區(qū)51 。高圖案密度區(qū)53可具有第一組 多個開口43，并且低圖案密度區(qū)51可具有第二組多個開口41，其中第二組 開口41的數(shù)量少于第一組開口43的數(shù)量。根據(jù)半導(dǎo)體器件的設(shè)計，可形成 第一組多個開口 43和第二組多個開口 41。
在一實(shí)施例中，可在部分具有相應(yīng)的金屬線11的第一層間介電膜10上 方分別形成高圖案密度區(qū)53和低圖案密度區(qū)51。即，可以提供用于連接高 圖案密度區(qū)53處的金屬線11和低圖案密度區(qū)51處金屬線11的通路(該通 路在后續(xù)步驟中形成)。
此外，可在高圖案密度區(qū)53和低圖案密度51之間形成虛設(shè)圖案區(qū)52。 虛設(shè)圖案區(qū)52可具有第三組多個開口 42，并且可在部分不包括金屬線11的 第一層間介電膜10上方形成虛設(shè)圖案52。虛設(shè)圖案區(qū)52可有助于抑制因?qū)?通孔的圖案密度而產(chǎn)生的層間介電膜的蝕刻速度的差異。
也就是說，虛設(shè)圖案區(qū)52形成為鄰近具有第二組多個開口 41的低圖案 密度區(qū)51，低圖案密度區(qū)51的開口數(shù)相對較少，以有助于蝕刻介電膜和降 低減少光致抗蝕劑膜的分段(sectionally) (area)區(qū)，從而解決由于層間介 電膜的蝕刻速度的差異所引起的技術(shù)問題。
參見圖3，使用光致抗蝕劑圖案40作為掩模，蝕刻第二層間介電膜30。 在一實(shí)施例中，可同時蝕刻擴(kuò)散阻擋膜20。同樣，在具有覆蓋層(未示出) 的實(shí)施例中，可同時蝕刻該覆蓋層。
在一實(shí)施例中，第二層間介電膜30的蝕刻工藝可使用CxHyFz (x、 y、 z 為非負(fù)整數(shù))作為基本蝕刻氣體。也可使用包括氧氣(02)、氮?dú)?N2)、 氬氣(Ar)、或其任意組合的蝕刻氣體，其中氧氣(02)用于調(diào)整基本蝕刻 氣體的C與F的比率，氮?dú)?N2)用于形成比氧氣揮發(fā)性低的蝕刻副產(chǎn)品。
通過第二層間介電膜30的蝕刻工藝，可分別在低圖案密度區(qū)51和高圖 案密度區(qū)53中形成導(dǎo)通孔31和33。同樣，在虛設(shè)圖案區(qū)52中可形成虛設(shè) 導(dǎo)通孔32。
根據(jù)本發(fā)明的實(shí)施例，虛設(shè)導(dǎo)通孔32可形成在鄰近低圖案密度區(qū)51的 虛設(shè)圖案區(qū)52中，從而，可抑制在低圖案密度區(qū)51的導(dǎo)通孔31中發(fā)生的 蝕刻停止或金屬開口問題的發(fā)生。
參見圖4，可用金屬材料填充導(dǎo)通孔31， 32和33以形成通路60。通過
7例如CMP工藝，可使通路60的頂端平坦化。
說明書中所涉及的"一實(shí)施例"、"實(shí)施例"、"示例性實(shí)施例"等， 其含義是結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)、或特性均包括在本發(fā)明的至少 一個實(shí)施例中。說明書中出現(xiàn)于各處的這些短語并不一定都涉及同一個實(shí)施 例。此外，當(dāng)結(jié)合任何實(shí)施例描述特定特征、結(jié)構(gòu)或特性時，都認(rèn)為其落在 本領(lǐng)域技術(shù)人員結(jié)合其它實(shí)施例就可以實(shí)現(xiàn)這些特征、結(jié)構(gòu)或特性的范圍 內(nèi)。
盡管對實(shí)施例的描述中結(jié)合了其中多個示例性實(shí)施例，但可以理解的是 本領(lǐng)域技術(shù)人員完全可以推導(dǎo)出許多其它變化和實(shí)施例，并落入本公開內(nèi)容 的原理的精神和范圍之內(nèi)。尤其是，可以在該公開、附圖和所附權(quán)利要求的 范圍內(nèi)對組件和/或附件組合設(shè)置中的設(shè)置進(jìn)行多種變化和改進(jìn)。除組件和/ 或設(shè)置的變化和改進(jìn)之外，其它可選擇的應(yīng)用對于本領(lǐng)域技術(shù)人員而言也是 顯而易見的。
權(quán)利要求
1. 一種半導(dǎo)體器件的制造方法，包括如下步驟形成包括金屬線的第一層間介電膜；在包括所述金屬線的所述第一層間介電膜上形成第二層間介電膜；在所述第二層間介電膜上形成光致抗蝕劑圖案，其中所述光致抗蝕劑圖案包括具有第一組多個開口的高圖案密度區(qū)、具有第二組多個開口的低圖案密度區(qū)、以及具有第三組多個開口的虛設(shè)圖案區(qū)；其中所述虛設(shè)圖案區(qū)位于所述高圖案密度區(qū)和所述低圖案密度區(qū)之間；其中具有所述第一組多個開口的開口數(shù)多于所述第二組多個開口的開口數(shù)；以及，使用所述光致抗蝕劑圖案作為掩模，蝕刻所述第二層間介電膜，以形成導(dǎo)通孔和虛設(shè)導(dǎo)通孔，所述導(dǎo)通孔對應(yīng)所述高圖案密度區(qū)和所述低圖案密度區(qū)，所述虛設(shè)導(dǎo)通孔對應(yīng)所述虛設(shè)圖案區(qū)。
2. 如權(quán)利要求1所述的方法，其中所述導(dǎo)通孔設(shè)置為對應(yīng)所述第一層間 介電膜的金屬線區(qū)，并且其中所述虛設(shè)導(dǎo)通孔設(shè)置為對應(yīng)所述第一層間介電 膜。
3. 如權(quán)利要求2所述的方法，其中所述金屬線通過與所述高圖案密度區(qū) 和所述低圖案密度區(qū)對應(yīng)的所述導(dǎo)通孔而曝露，并且所述第一層間介電膜通 過與所述虛設(shè)圖案區(qū)對應(yīng)的所述虛設(shè)導(dǎo)通孔而曝露。
4. 如權(quán)利要求l所述的方法，還包括如下步驟 通過在所述導(dǎo)通孔和所述虛設(shè)導(dǎo)通孔中掩埋金屬材料，形成通路。
5. 如權(quán)利要求1所述的方法，還包括如下步驟在形成所述第二層間介電膜之前，在包括所述金屬線的所述第一層間介 電膜上形成擴(kuò)散阻擋膜。
6. 如權(quán)利要求5所述的方法，還包括如下步驟 使用所述光致抗蝕劑圖案作為掩模，蝕刻所述擴(kuò)散阻擋膜。
7. 如權(quán)利要求5所述的方法，其中所述擴(kuò)散阻擋膜包括Ta、Tan、TaAlN、 TaSiN、 TaSi2、 Ti、 TiN、 TiSiN、 WN、 Co、 CoSi2、或其任意組合。
8. 如權(quán)利要求5所述的方法，其中所述擴(kuò)散阻擋膜包括至少兩層的堆疊。
9. 如權(quán)利要求1所述的方法，其中所述第一層間介電膜包括硼磷硅玻璃、磷硅玻璃、等離子體增強(qiáng)正硅酸乙酯、無摻雜硅玻璃、氟硅玻璃、旋涂 玻璃、或者其任意組合。
10. 如權(quán)利要求l所述的方法，其中所述第二層間介電膜包括BPSG、 PSG、 PETEOS、 USG、 FSG、 SOG、或其任意組合。
11. 如權(quán)利要求l所述的方法，其中所述第二層間介電膜包括Si02基質(zhì)材料。
12. 如權(quán)利要求11所述的方法，其中所述Si02基質(zhì)材料的介電常數(shù)約 為1.5到4.5。
13. 如權(quán)利要求12所述的方法，其中所述Si02基質(zhì)材料部分耦合至包 含下述材料的組中至少之一H、 F、 C、和CH3。
14. 如權(quán)利要求1所述的方法，還包括如下步驟在形成所述光致抗蝕 劑圖案之前，在所述第二層間介電膜上形成覆蓋層。
15. 如權(quán)利要求14所述的方法，其中所述覆蓋層包括Si02、 SiC、 SiN、 Si3N4、 SiOC、 SiOCH、 SiON、或其任意組合。
16. 如權(quán)利要求1所述的方法，其中所述使用光致抗蝕劑圖案作為掩模 蝕刻所述第二層間介電膜的步驟包括使用CxHyFj乍為基本蝕刻氣體，其中x、 y、 z為非負(fù)整數(shù)；以及， 使用氧氣、氮?dú)?、氬氣、或其任意組合。
17. 如權(quán)利要求1所述的方法，其中所述高圖案密度區(qū)位于包括所述金 屬線的部分所述第一層間介電膜上方；其中所述虛設(shè)圖案區(qū)位于不包括所述 金屬線的部分所述第一層間介電膜上方。
18. 如權(quán)利要求1所述的方法，其中所述第三組多個開口的開口數(shù)多于 所述第二組多個開口的開口數(shù)。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的制造方法。在半導(dǎo)體襯底上方可形成第一層間介電膜，并且在第一層間介電膜上可形成金屬線。在包括金屬線的第一層間介電膜上方可形成第二層間介電膜。在第二層間介電膜上可形成光致抗蝕劑圖案。光致抗蝕劑圖案可包括具有第一組多個開口的高圖案密度區(qū)，具有第二組多個開口的低圖案密度區(qū)以及具有第三組多個開口的虛設(shè)圖案區(qū)。使用光致抗蝕劑圖案作為掩模，蝕刻第二層間介電膜，可以形成導(dǎo)通孔。本發(fā)明可降低在半導(dǎo)體制造過程中蝕刻速度的差異。
文檔編號H01L21/70GK101465316SQ200810181939
公開日2009年6月24日 申請日期2008年11月28日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者柳尚旭 申請人:東部高科股份有限公司