專利名稱：設定集成內存測試模式電壓供應之電路裝置的制作方法
技術領域：
本發(fā)明系相關于一種設定用于一集成內存之一測試模式的一電壓供應的電路裝置。
背景技術：
為了最小化集成芯片在制造完成之后的失敗率，一預燒測試(burn-in test)(亦稱之為應力測試)系加以實行，以實現(xiàn)一人工加速的預燒，而如此的一預燒，當個別之集成電路尚未被切開(singulated)并以與該晶圓結合之方式呈現(xiàn)時，其系可以在晶圓等級實行，或者是，在切開程序之后，可以被實施于已經分開并且可能也已經封裝完成之芯片之上。以挑出那些在一短暫操作時間之后可能已經失敗的集成芯片，因此，使用者僅是盡可能的取得達到一已定義壽命(defined service life)的芯片。而本發(fā)明系可以特別較具優(yōu)勢地于晶圓等級實施預燒測試，也就是說，當該等集成構件尚未被切開時。
為了人工預燒一集成芯片，一相對而言較高的電壓，特別是，系于該預燒測試時被實施于該集成芯片之上，而該電壓系會造成該芯片相對而言較快速地人工預燒，因此，該預燒程序系會于一相當短暫消逝的測試時間中獲得加速，或者，作為另一個選擇，一芯片系會暴露于一提高的周遭溫度之下，而如此的結果是，對于該預燒程序的加速系同樣的可以達成。再者，致力于加速預燒程序的一預燒測試系會施加壓力于待測試的半導體記憶電路，舉例而言，藉由在該集成內存之一字符線以及一位線之間的一最大可能電壓差異，因此，為了這個目的，舉例而言，一較大的字符線電壓以及一最低的可能位線電壓系會同時加以實施。
本發(fā)明之技術趨勢系導向于更加微小的特征尺寸，而如此的結果是，晶體管的尺寸系會變得更小，然而，較小的晶體管卻會更容易受到崩潰以及寄生效應的影響，原則上，所謂的驟回崩潰(snapbackbreakdown)系會在此連接中顯得特別突出。而一驟回崩潰的特征系在于，一場效晶體管之源極與汲極之活化區(qū)域的空間電荷區(qū)(spacecharge zones)會超越一特殊電壓限制而彼此接觸，并且，晶體管信道系會由于高電流而故障，然后，該晶體管信道則會不可挽回地受到損害。但此問題卻僅能藉由限制操作時，以及因此在一測試方法中，所施加的供應電壓而加以避免，以期能夠不超過可允許電壓限制。不過，在此例子中必須要考慮的是，該等可允許電壓限制之減少系不僅止于與特征尺寸的減少成比例。
換句話說，達成一集成電路品質的需要系仍然維持相同或者更為增加。此系會導致沖突，原則上，系為相關于上述在一短暫的操作時間之后，即試圖要挑出那些已經無法滿足品質需求之芯片的預燒測試的沖突，而這是因為，試圖要造成該芯片能較快速地進行人工預燒之較高電壓的實施系會由于連接至如此之一已增加電壓之晶體管的較小特征尺寸的關系，進而導致與一可允許電壓限制之間的沖突。舉例而言，對一集成內存而言，在對一特征尺寸為，舉例而言，110nm之一額定字符線電壓的預燒測試模式中，一字符線的一測試電壓比例系位在1.5至1.6之間的范圍，相較之下，若特征尺寸為90nm時，則該電壓比例系會由于在晶體管降低之尺寸中所降低的可允許電壓限制，而相比之下顯著地被降低，這表示，在一預燒測試模式之中，由于必須要考慮到具有該驟回崩潰效應之該電壓限制的關系，該最大字符線電壓系因此顯著地小于在較早技術之例子中的情形。所以，在預燒測試模式中，由于在該預燒測試模式中之一測試電壓的強度系必須相關于待達成之該預燒程序而進行指數地考慮，因此，如此的一已降低最大測試電壓系會不僅止于成比例地達成預燒效應。

發(fā)明內容
本發(fā)明系以載明一種設定用于一集成內存之一測試模式的一電壓供應的電路裝置的目的作為基礎，而其系有助于可靠地滿足達成該集成內存之品質需求。
此目的系藉由依照權利要求第1項所述之一種設定用于一集成內存之一測試模式的一電壓供應的電路裝置而加以達成。
根據本發(fā)明的該電路裝置系包括一電壓產生器電路，以用于產生一供應電壓，而施加至該集成內存的位線，以及亦包括連接至該電壓產生器電路的一控制電路，該控制電路系藉由用于辨識該集成內存之一測試模式的一測試模式信號而加以驅動，而且，該控制電路系使得該供應電壓能夠在該測試模式中被施加至該等位線的至少其中之一，另外，該電壓產生器電路系會于該測試模式中產生一負供應電壓數值。如此的結果是，一負電壓系于該測試模式中被施加至該等位線，再者，字符線系于該集成內存的該測試模式中被連接至一正供應電壓。
一負位線電壓系使得在一正充電字符線以及一負充電位線之間的該電壓差異可能會急遽地增加，而此系于使用用于加速該集成內存之一預燒程序的一預燒測試模式時特別地具有優(yōu)勢。該負供應電壓數值系為，舉例而言，-0.5V，因此，若相較于先前該等位線被連接至該內存之該參考電壓的測試方法，則系有可能增加該電壓差異0.5V，相較之下，轉變之后的結果系會相關于該集成內存之一預燒程序的加速而為增加30倍的加速因子。因此，本發(fā)明系有可能在不產生，特別是，驟回崩潰(snapback breakdown)的情形下，利用一字符線以及一位線之間的一足夠高電壓差異來實行一預燒測試模式，即使是較小的特征尺寸，以及因此較小的晶體管尺寸的狀況，所以，其系有可能滿足達成一內存品質的需求以及同時間遵守相關一驟回崩潰之該等電壓限制。原則上，一記憶胞元數組周圍的晶體管并不會受字符線以及位線之間的該已增加電壓差異的影響，因此，在遵守一較低額定字符線電壓的同時，該驟回崩潰系可以加以避免，而實際上，該驟回崩潰系一般而言不會發(fā)生在該記憶胞元數組之中。
依照本發(fā)明的一較具優(yōu)勢實施例，提供一負電壓以用于關掉在關閉狀態(tài)(closed state)之胞元數組晶體管的一電壓產生器，其系被使用作為電壓產生器電路，以提供該負供應電壓，如此的一電壓產生器系可以被連接至該集成內存的等字符線，以將一負電壓施加至從在該測試模式外之該內存之一正常模式中的該等字符線所選擇出來的字符線，以改善在該記憶胞元數組中之選擇晶體管的阻礙效應(blockingeffect)。此系使得使用已經出現(xiàn)在最近之記憶芯片中、且正如根據本發(fā)明之電壓產生器電路的一電壓產生器電路成為可能，并且，此系于該測試模式中需要根據本發(fā)明的一功能。
為了于該測試模式中將該負供應電壓施加至該等位線的至少其中之一，該控制電路系較具優(yōu)勢地被連接至用于預充電該內存之該等位線的一預充電電壓網絡，較佳地是，該控制電路系更進一步地被連接至用于產生該內存之該等位線之一預充電電壓的一預充電電壓產生器，在此狀況下，該控制電路系使得該電壓產生器電路、或該預充電電壓產生器能夠以可切換的方式，且經由該預充電電壓網絡，而被連接至該等位線的其中之一。
一種用于設定一集成內存之一測試模式的一電壓供應的方法系于之后加以敘述，而該方法系提供一負供應電壓以及一正供應電壓的產生，該集成內存的一控制電路系藉由用于活化該集成內存之一測試模式的一測試模式信號而加以驅動，之后，該集成內存的位線系利用在該測試模式中的該負供應電壓而進行驅動，反之，字符線則是利用在該測試模式中的該正供應電壓而加以驅動。
本發(fā)明更進一步之具有優(yōu)勢的設計以及發(fā)展系載明于附屬權利要求之中。


本發(fā)明系以在圖式中所舉例說明的圖表作為參考，而于之后有更詳盡的解釋。
具體實施例方式
該圖式系顯示根據本發(fā)明的一種電路裝置，其系用于設定一集成內存之一測試模式的一電壓供應。一集成內存1之一示范性記憶胞元數組10系在此例子中加以顯示，且該數組系具有復數個字符線WL1，WL2以及位線BL1，BL2，而該圖式所顯示的乃是配置于該記憶胞元數組10之部分范圍內之示范數量的字符線以及位線，但實際上，舉例而言，一DRAM形式的一內存系具有配置于兩所謂的該出放大器條片(senseamplifier strips)之間的多重字符線以及位線，并且，該等條片系位在藉其所限定之記憶胞元數組的一部分區(qū)域之中，再者，如此的一內存系具有復數個如此區(qū)分的部分區(qū)域，以及通常一些藉由分別記憶數組而相同地進行架構的內存庫。
沿著該等字符線以及位線而加以配置成為矩陣形式的一些記憶胞元系依照圖式而設置于該記憶胞元數組10之中，而該等所顯示的記憶胞元MC1，MC2系被配置于該等字符線以及該等位線的交叉點上，并且，在每一個例子中，系亦包括以慣用方式連接的一儲存電容器以及一選擇晶體管。一儲存電容的一第一終端系經由該相對應選擇晶體管的控制路徑，而被連接至該等位線的其中之一，以及該儲存電容的一第二終端系被連接至參考電位GND。接著，為了選擇該等記憶胞元的其中之一，該分別的選擇晶體管系藉由一已活化的字符線而啟加以動，如此的結果是，對于沿著該字符線之該等已選擇記憶胞元之資料信號的一評估以及放大系會接續(xù)地藉由一讀出放大器而加以完成，此系于圖式中以該讀出放大器6作為基礎而進行圖例說明。在根據該圖式的實施例中，該等位線BL1，BL2系組織成為位線對，而其系有可能使得該等位線被連接至該共同的讀出放大器6，一行譯碼器(row decoder)系被提供用于該等字符線WL1，WL2的選擇，并且，該等位線BL1，BL2系分別經由藉由一多任務控制信號所驅動之一隔離開關81以及82而被連接至該讀出放大器6。
依照該圖式的該內存系更進一步地包括具有可以被連接至該等位線BL1，BL2之一預充電網絡7的一預充電電路(precharge circuit)，而藉由一預充電電壓產生器2，系使得具有預充電網絡的該預充電電路能夠用于將該等位線BL1，BL2預充電至一預充電電壓VBLEQ，再者，該預充電電路系具有預充電晶體管71，72，且該預充電晶體管之控制路徑系，一方面，為了該預充電電壓VBLEQ而被連接至該預充電電壓網絡7的一終端，以及，另一方面，被連接至該等位線BL1，BL2的其中之一，此外，一晶體管73(所謂的均衡晶體管，equalizedtransistor)系額外地加以提供，而藉由該晶體管73，該等位線BL1，BL2系可以被連接至彼此(所謂的“均衡”)，該等預充電晶體管71，72以及該均衡晶體管73系藉由該控制信號EQ而加以驅動。
再者，一控制電路4系加以提供，其系被連接至一電壓產生器電路3，以及亦被連接至已經提及的該預充電電壓產生器2。一負供應電壓VNWLL系藉由該電壓產生器電路3而加以產生，在該內存的正常模式中，該負供應電壓VNWLL系用以改進該等記憶胞元之該等選擇晶體管的阻礙效應(blocking effect)，因此，為了這個目的，該電壓產生器電路3系經由該行譯碼器5而被連接至該等字符線WL1，WL2，以能夠將該負電壓VNWLL施加至從該內存之正常模式中的該等字符線所選擇出來的字符線。
該控制電路4系藉由用以辨識該集成內存之一測試模式，特別是一預燒測試模式，的一測試模式信號TM而加以驅動，而該控制電路在該測試模式信號TM的控制之下，系會使得該電壓產生器電路3、或是該預充電電壓產生器2，能夠以一可切換的方式，經由該預充電電壓網絡7而被連接至該等位線路BL1，BL2。在正常的狀況下，處于該參考電壓以及該最大可能位線電壓之間、用于提供該預充電電壓VBLEQ的該預充電電壓產生器2，系被連接至該預充電電壓網絡7，相較之下，在預燒測試模式中，用于產生該負供應電壓VNWLL的該電壓產生器電路3系會經由該控制電路而被連接至該預充電電壓網絡7，以將該等位線BL1，BL2引導至一負供應電壓數值，而在該預燒測試模式中，該等字符線WL1，WL2則會被連接至用于產生一正供應電壓VPP的該電壓源9。
若是該負供應電壓VNWLL系出現(xiàn)在該預充電網絡7時，則該預充電晶體管71與72，以及該均衡晶體管73系會被打開，因此，該電壓VNWLL即會出現(xiàn)在該等位線BL1，BL2之上，所以，其系有可能在，舉例而言，該行譯碼器5中之晶體管不受到影響的情形下，于預燒測試模式中增加在該等字符線WL1，WL2以及該等位線BL1，BL2之間的該電壓差異，此系使得有可能利用因降低之特征尺寸所造成的一預設電壓限制未超出的方式而選擇該電壓VPP，然而，一預燒測試的品質系于此例子中會不利地受到影響。
參考符號列表1 集成內存2 預充電電壓產生器3 電壓產生器電路4 控制電路5 行譯碼器6 讀出放大器7 預充電電壓網絡9 電壓源10 記憶胞元數組81，82 隔離開關71，72 預充電晶體管73 均衡晶體管M 控制信號EQ 控制信號TM 測試模式信號VBLEQ 預充電電壓VNWLL 負供應電壓VPP 供應電壓BL1，BL2位線WL1，WL2字符線MC1，MC2記憶胞元GND 參考電位
權利要求
1.一種設定用于一集成內存之一測試模式的一供應電壓的電路裝置，其中，字符線(WL1，WL2)系被連接至該集成內存之該測試模式中的一正供應電壓(VPP)，該電路裝置系包括-一電壓產生器電路(3)，以用于產生一供應電壓(VNWLL)，而施加至該集成內存的位線(BL1，BL2)；以及-一控制電路(4)，其系藉由用于辨識該集成內存之一測試模式的一測試模式信號(TM)而加以驅動，并且，其系被連接至該電壓產生器電路(3)，而該控制電路系使得該供應電壓(VNWLL)能夠在該測試模式中被施加至該等位線(BL1，BL2)的至少其中之一，-其中，該電壓產生器電路(3)系會于該測試模式中產生一負供應電壓數值(VNWLL)。
2.根據權利要求1所述之電路裝置，其中，該電壓產生器電路(3)系可以被連接至該集成內存的該等字符線(WL1，WL2)，以將一負電壓(VNWLL)施加至從該測試模式外的該等字符線所選擇出來的字符線。
3.根據權利要求2所述之電路裝置，其中，該測試模式信號(TM)系會辯識一預燒測試模式，以及該電壓產生器電路系會于該預燒測試模式中產生一負供應電壓數值(VNWLL)。
4.根據權利要求1所述之電路裝置，其中，該測試模式信號(TM)系會辨識一預燒測試模式，以及該電壓產生器電路系會于該預燒測試模式中產生一負供應電壓數值(VNWLL)。
5.根據權利要求1至4其中之一所述之電路裝置，其中，該內存的字符線(WL1，WL2)系被連接至在該測試模式中具有一正供應電壓(VPP)的一電壓源(9)。
6.根據權利要求5所述之電路裝置，其中，-一行譯碼器(row decoder)(5)系加以提供，以用于選擇該等字符線(WL1，WL2)；以及-該等字符線(WL1，WL2)系經由在該測試模式中的該行譯碼器(5)，而被連接至用于產生該負供應電壓數值(VNWLL)的該電壓產生器電路(3)。
7.根據權利要求5所述之電路裝置，其中，-用于產生該內存之該等位線之一預充電電壓(VBLEQ)的一預充電電壓產生器(2)系加以提供，并且，其系被連接至該控制電路(4)；以及-該控制電路(4)系使得該電壓產生器電路(3)、或該預充電電壓產生器(2)能夠以可切換的方式，而被連接至該等位線(BL1，BL2)的其中之一。
8.根據權利要求7所述之電路裝置，其中，-該預充電電壓網絡(7)系包括切換晶體管(71，72)；以及-該等位線(BL1，BL2)系于該測試模式中經由該預充電電壓網絡(7)的該等切換晶體管(71，72)，而被連接至該控制電路(4)。
9.根據權利要求7所述之電路裝置，其中，-一行譯碼器(row decoder)(5)系加以提供，以用于選擇該等字符線(WL1，WL2)；以及-該等字符線(WL1，WL2)系經由在該測試模式中的該行譯碼器(5)，而被連接至用于產生該負供應電壓數值(VNWLL)的該電壓產生器電路(3)。
10.根據權利要求1所述之電路裝置，其中，該控制電路(4)系被連接至用于預充電該內存之該等位線(BL1，BL2)的一預充電電壓網絡(7)。
11.根據權利要求10所述之電路裝置，其中，-該預充電電壓網絡(7)系包括切換晶體管(71，72)；以及-該等位線(BL1，BL2)系于該測試模式中經由該預充電電壓網絡(7)的該等切換晶體管(71，72)，而被連接至該控制電路(4)。
12.根據權利要求1-4及10其中之一所述之電路裝置，其中，-用于產生該內存之該等位線之一預充電電壓(VBLEQ)的一預充電電壓產生器(2)系加以提供，并且，其系被連接至該控制電路(4)；以及-該控制電路(4)系使得該電壓產生器電路(3)、或該預充電電壓產生器(2)能夠以可切換的方式，而被連接至該等位線(BL1，BL2)的其中之一。
13.根據權利要求12所述之電路裝置，其中，-該預充電電壓網絡(7)系包括切換晶體管(71，72)；以及-該等位線(BL1，BL2)系于該測試模式中經由該預充電電壓網絡(7)的該等切換晶體管(71，72)，而被連接至該控制電路(4)。
14.根據權利要求12所述之電路裝置，其中，-一行譯碼器(row decoder)(5)系加以提供，以用于選擇該等字符線(WL1，WL2)；以及-該等字符線(WL1，WL2)系經由在該測試模式中的該行譯碼器(5)，而被連接至用于產生該負供應電壓數值(VNWLL)的該電壓產生器電路(3)。
15.根據權利要求1-4及10其中之一所述之電路裝置，其中，-一行譯碼器(row decoder)(5)系加以提供，以用于選擇該等字符線(WL1，WL2)；以及-該等字符線(WL1，WL2)系經由在該測試模式中的該行譯碼器(5)，而被連接至用于產生該負供應電壓數值(VNWLL)的該電壓產生器電路(3)。
16.一種用于設定一集成內存之一測試模式的一電壓供應的方法，其系包括下列步驟-產生一負供應電壓(VNWLL)以及一正供應電壓(VPP)；-利用活化該集成內存之一測試模式的一測試模式信號而驅動一控制電路(4)；-在該測試模式中，利用該負供應電壓(VNWLL)而驅動該等位線(BL1，BL2)；以及-在該測試模式中，利用該正供應電壓(VPP)而驅動該等字符線(WL1，WL2)。
17.根據權利要求16所述之用于設定一集成內存之一測試模式的一電壓供應的方法，其更包括下列步驟-利用在記憶胞元(MC1，MC2)之兩存取之間的該負供應電壓(VNWLL)而驅動連接至該等記憶胞元(MC1，MC2)的該等字符線(WL1，WL2)；以及-在該測試模式中，將該等字符線(WL1，WL2)自該負供應電壓中隔離。
全文摘要
一種設定用于一集成內存之一測試模式的一供應電壓的電路裝置系包括一電壓產生器電路(3)，以用于產生一供應電壓(VNWLL)，而施加至該內存的位線(BL1，BL2)，接著，一控制電路(4)系藉由用于辨識一測試模式的一測試模式信號(TM)而加以驅動，且其系被連接至該電壓產生器電路(3)，而該控制電路系使得該供應電壓(VNWLL)能夠在該測試模式中被施加至該等位線(BL1，BL2)的至少其中之一。該電壓產生器電路(3)系會于該測試模式中產生一負供應電壓數值(VNWLL)。此裝置系使得藉由在字符線以及位線間的一足夠高電壓差異，即使是在小特征尺寸的例子中，而實行一預燒測試模式，并且同時符合相關于一驟回崩潰(snapback breakdown)的電壓限制成為可能。
文檔編號G11C29/12GK1607666SQ20041008519
公開日2005年4月20日 申請日期2004年9月30日 優(yōu)先權日2003年9月30日
發(fā)明者R·林德斯特德特 申請人:因芬尼昂技術股份公司