專利名稱：用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路。
背景技術(shù)：
現(xiàn)有的用于低壓工作的存儲(chǔ)器字線電壓控制電路結(jié)構(gòu)如圖1所示。類似這樣的電路結(jié)構(gòu)控制起來(lái)都比較復(fù)雜，需要BGR(帶隙基準(zhǔn)源)產(chǎn)生精確的基準(zhǔn)電壓或電流，這樣電路相對(duì)復(fù)雜，版圖面積也會(huì)增加很多。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路，它結(jié)構(gòu)簡(jiǎn)單、可以減少產(chǎn)品中的電路版圖面積、功耗小。
為解決上述技術(shù)問題，本發(fā)明的用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路，包括一升壓電路，一PMOS管MP2與電流源Ic串接在電源VDD與地線之間，一PMOS管MP3與一NMOS管MN3串接在電源VDD與地線之間，一NMOS管MN4與一PMOS管MP5、NMOS管MN6、MN7串接在電源VDD與地線之間，PMOS管MP2的柵極與其漏極、PMOS管MP3的柵極連接，NMOS管MN3的柵極與NMOS管MN7的柵極、漏極連接，PMOS管MP5的柵極、漏極與NMOS管MN6的柵極、源極相連接，NMOS管MN4的柵極與電源VDD連接，反相器F1、F2串聯(lián)后，反相器F1的輸入端與PMOS管MP3漏極、NMOS管MN3漏極的接點(diǎn)A連接，反相器F2的輸出端作為升壓電路控制信號(hào)輸入升壓電路，升壓電路輸出的字線電壓Vcp連接至NMOS管MN4的源極與PMOS管MP5的源極的接點(diǎn)；當(dāng)電源VDD大于NMOS管MN4、PMOS管MP5、NMOS管MN6、MN7的VT(閾值電壓)值之和時(shí)，A點(diǎn)電壓比較低，升壓控制信號(hào)輸出為低，升壓電路不工作，當(dāng)電源VDD小于上述四個(gè)管子的VT值之和時(shí)，A點(diǎn)電壓比較高，升壓控制信號(hào)輸出為高，升壓電路開始工作，使字線電壓Vcp升壓。當(dāng)Vcp電壓升高到PMOS管MP5、NMOS管MN6、MN7的VT值之和時(shí)，A點(diǎn)電壓下降，升壓控制信號(hào)輸出升高，升壓電路停止工作，字線電壓Vcp升壓停止。
采用本發(fā)明的電路，當(dāng)電源電壓比較低時(shí)，字線電壓Vcp不能滿足要求，需要提升字線電壓Vcp到一定的值。當(dāng)電源電壓足夠高時(shí)，就不需要提高字線電壓Vcp，以節(jié)省功耗。而且本發(fā)明的電路結(jié)構(gòu)簡(jiǎn)單，可以減少產(chǎn)品中的電路版圖面積。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是現(xiàn)有的用于低壓工作的存儲(chǔ)器字線電壓控制電路結(jié)構(gòu)圖；圖2是本發(fā)明用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路原理圖；圖3是本發(fā)明的電路進(jìn)行仿真的結(jié)果圖。
具體實(shí)施例方式
如圖2所示，本發(fā)明的用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路，左邊由PMOS管MP2與電流源Ic、PMOS管MP3、NMOS管MN3構(gòu)成一個(gè)電流源。當(dāng)電源VDD大于右邊NMOS管MN4、PMOS管MP5、NMOS管MN6、MN7四個(gè)管子的VT值之和時(shí)，右邊電流大于左邊電流，A點(diǎn)電壓比較低，升壓控制信號(hào)輸出為低，升壓電路不工作。當(dāng)電源VDD小于如上所述右邊四個(gè)管子的VT值之和時(shí)，右邊電流小于左邊電流，A點(diǎn)電壓比較高，升壓控制信號(hào)輸出為高，升壓電路開始工作，使字線電壓Vcp升壓。當(dāng)字線電壓Vcp電壓升高到右邊PMOS管MP5、NMOS管MN6、MN7，3個(gè)管子VT值之和時(shí)，A點(diǎn)電壓下降，升壓控制信號(hào)輸出升高，升壓電路停止工作，即字線電壓Vcp升壓停止。用Vcp作為字線電壓，可以達(dá)到滿意的效果。在本發(fā)明的電路中，電流源Ic應(yīng)比較精準(zhǔn)，以達(dá)到精確的控制。
本發(fā)明可以應(yīng)用于低壓工作的存儲(chǔ)器字線電壓的控制，使整個(gè)電路在電壓比較低的時(shí)候還可以正常工作，讀出正確的數(shù)據(jù)。由于對(duì)電壓值有比較準(zhǔn)確的判斷和反饋控制，可以節(jié)省功耗。
在實(shí)際應(yīng)用當(dāng)中，低電壓工作的電路可以消耗較少的能源，減小產(chǎn)品中電路的面積，使產(chǎn)品更有競(jìng)爭(zhēng)力。
如圖3所示，從仿真結(jié)果可以看出，當(dāng)字線電壓Vcp比較低時(shí)，升壓控制信號(hào)就輸出高電平，使升壓電路工作，讓字線電壓Vcp升上去。這樣實(shí)時(shí)控制，使字線電壓Vcp穩(wěn)定在一定的電壓。
權(quán)利要求
1.一種用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路，包括一升壓電路，其特征在于一PMOS管MP2與電流源Ic串接在電源VDD與地線之間，一PMOS管MP3與一NMOS管MN3串接在電源VDD與地線之間，一NMOS管MN4與一PMOS管MP5、NMOS管MN6、MN7串接在電源VDD與地線之間，PMOS管MP2的柵極與其漏極、PMOS管MP3的柵極連接，NMOS管MN3的柵極與NMOS管MN7的柵極、漏極連接，PMOS管MP5的柵極、漏極與NMOS管MN6的柵極、源極相連接，NMOS管MN4的柵極與電源VDD連接，反相器F1、F2串聯(lián)后，反相器F1的輸入端與PMOS管MP3漏極、NMOS管MN3漏極的接點(diǎn)A連接，反相器F2的輸出端作為升壓控制信號(hào)輸入升壓電路，升壓電路輸出的字線電壓Vcp連接至NMOS管MN4的源極與PMOS管MP5的源極的接點(diǎn)；當(dāng)電源VDD大于NMOS管MN4、PMOS管MP5、NMOS管MN6、MN7的VT值之和時(shí)，A點(diǎn)電壓比較低，升壓控制信號(hào)輸出為低，升壓電路不工作，當(dāng)電源VDD小于上述四個(gè)管子的VT值之和時(shí)，A點(diǎn)電壓比較高，升壓控制信號(hào)輸出為高，升壓電路開始工作，使字線電壓Vcp升壓，當(dāng)字線電壓Vcp電壓升高到PMOS管MP5、NMOS管MN6、MN7的VT值之和時(shí)，A點(diǎn)電壓下降，升壓控制信號(hào)輸出升高，升壓電路停止工作，字線電壓Vcp升壓停止。
全文摘要
本發(fā)明公開了一種用于低壓非揮發(fā)存儲(chǔ)器的字線升壓電路，利用VT值作為判斷的電壓，使電源電壓VDD和字線電壓Vcp在同一路判斷，并且反饋控制升壓電路，當(dāng)電源電壓比較低時(shí)，把字線電壓Vcp升到一定值，當(dāng)電源電壓足夠高時(shí)，就不需要提高字線電壓Vcp，使整個(gè)系統(tǒng)達(dá)到穩(wěn)定狀態(tài)，得到需要的字線電壓Vcp。本發(fā)明電路結(jié)構(gòu)簡(jiǎn)單、可以減少產(chǎn)品中的電路版圖面積、功耗小。
文檔編號(hào)G11C16/08GK1779861SQ200410084518
公開日2006年5月31日 申請(qǐng)日期2004年11月24日 優(yōu)先權(quán)日2004年11月24日
發(fā)明者朱瑤華 申請(qǐng)人:上海華虹Nec電子有限公司