專利名稱：測(cè)試存儲(chǔ)模塊的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系相關(guān)于一種用于測(cè)試一存儲(chǔ)模塊的裝置。
背景技術(shù)：
存儲(chǔ)模塊系被用于，舉例而言，提供用于一處理器為基礎(chǔ)數(shù)據(jù)處理架構(gòu)的主要存儲(chǔ)器。
第3圖系顯示可以利用根據(jù)本發(fā)明的裝置而進(jìn)行測(cè)試的一示范性存儲(chǔ)模塊2的一平面圖，此型態(tài)的一存儲(chǔ)模塊2系包括一電路板28，以及亦包括至少兩個(gè)位于該電路板28的上的存儲(chǔ)芯片29a-26m，復(fù)數(shù)個(gè)存儲(chǔ)芯片26a-26m，舉例而言，8、10、18、或36，系通常被施加于一電路板、或是此型態(tài)的印刷電路板28的上，而且，其系有可能是位于該電路板的前端以及后端兩者的上。存儲(chǔ)芯片26的例子系包括SDRAM、或DDR SDRAM(“Double Data Rate Synchronous DynamicRandom Access，雙倍數(shù)據(jù)傳輸率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器”)存儲(chǔ)晶體，以及模塊的例子系包括DIMM SDRAM、或DIMM(“Dual Inline MemoryModule，雙直列存儲(chǔ)器模塊”)DDR SDRAM模塊。
在所顯示的例子中，于該電路板的一側(cè)，該電路板的前端以及后端系被提供以接觸27a至27n，舉例而言，總共168個(gè)或184個(gè)、或一任意數(shù)量的接觸27系可以加以提供，而透過(guò)此等接觸的提供，則信號(hào)即可以與母板的間進(jìn)行交換，再者，關(guān)于該存儲(chǔ)模塊2的該等個(gè)別接觸系為數(shù)據(jù)、地址、或指令線的分配則可以收集自相關(guān)于該等存儲(chǔ)模塊而為可利用的數(shù)據(jù)表(data sheets)。
第3圖系顯示相關(guān)于每一存儲(chǔ)芯片以及該等分別的模式寄存器(mode registers)29a-29m的電連接30。
在操作期間，該存儲(chǔ)模塊系被插入一專用母板插槽19的中，并且，系可以在構(gòu)型已經(jīng)藉由該母板而加以達(dá)成后，如預(yù)期的被用作為主要存儲(chǔ)構(gòu)件。
在半導(dǎo)體構(gòu)件，例如，舉例而言，DRAMs，的生產(chǎn)期間，個(gè)別的集成電路系通常在仍然藉由測(cè)量尖端的放置而維持在晶片等級(jí)(waferlevel)的同時(shí)進(jìn)行測(cè)試，該等晶片系單一地分割成為(sigulatedinto)芯片，并且，運(yùn)作芯片(functioning chips)系會(huì)加以架設(shè)、接觸連接以及封裝于適當(dāng)?shù)臍んw的內(nèi)，的后，復(fù)數(shù)個(gè)芯片系藉由被施加至一共同印刷電路板的上而進(jìn)行結(jié)合，以形成模塊，而為了處于芯片等級(jí)的功能測(cè)試，通常系具有用以實(shí)行所設(shè)想的功能性測(cè)試的特殊測(cè)試電路。
特別的重要性系符合于接續(xù)的應(yīng)用測(cè)試、或所謂的應(yīng)用分析。在一計(jì)算機(jī)的住基板以及模塊的間的互相影響系會(huì)于該應(yīng)用分析期間進(jìn)行測(cè)試，在此例子中，在該應(yīng)用中的該等模塊系通常具有不同于所預(yù)期的該構(gòu)件分析的行為，特別地是，不論如何，在絕緣狀態(tài)中的該等個(gè)別芯片并不會(huì)顯露出明顯的事情，而在此同時(shí)，該等模塊系于該應(yīng)用分析期間僅在特定的、而不在其它的母板中運(yùn)作。
由于一般而言，在母板以及模塊的間的相互影響并無(wú)法在不干擾該母板的基本功能的情形下進(jìn)行檢測(cè)，因此，對(duì)于缺陷的起因的檢測(cè)系為有問題的，藉此，該測(cè)量結(jié)果系會(huì)依次被毀壞。
再者，由于該模塊系被并入該系統(tǒng)的中，因此，一缺陷的成因的檢測(cè)系會(huì)由于該模塊的該等個(gè)別次組件系僅可以在非常大的困難度下進(jìn)行存取的事實(shí)而變得更為困難。
至此，連接在信號(hào)線路上的電阻以及電容中，該分析系已經(jīng)受限于在該母板上的調(diào)整參考電壓、或是受限于調(diào)整BIOS(基本輸入輸出系統(tǒng))，然而，由于該母板系可以僅在一已良好定義以及已規(guī)定的操作模式中進(jìn)行操作，因此，其系不可能實(shí)行將該等存儲(chǔ)模塊置入一極端狀態(tài)的測(cè)試，再者，舉例而言，由于該母板并不是設(shè)計(jì)來(lái)在如此極端的狀態(tài)下操作，以及因此并沒有真正地允許該等極端狀態(tài)，所以，系沒有改變?cè)O(shè)置于該模塊上的該等芯片的時(shí)序、施加特別高的電壓或其它的，舉例而言，在存儲(chǔ)模塊的例子中、實(shí)行用于決定該儲(chǔ)存時(shí)間的測(cè)試的可能。
在該系統(tǒng)起始的后，被焊接在該母板上、并且允許該模塊獨(dú)立地進(jìn)行操作的一分析插座(analysis socket)系于商業(yè)上為可獲得。由于大部分的缺陷系會(huì)發(fā)生在該系統(tǒng)的起始期間，因此，該分析插座系僅能受限地使用，而且，將進(jìn)行測(cè)試的該模塊并無(wú)法直接地從已知的分析插座進(jìn)行存取，該模塊僅可以經(jīng)由該母板而進(jìn)行存取。
一更進(jìn)一步地問題系在于，在大部分應(yīng)用問題通常會(huì)發(fā)生的開機(jī)階段中，一模式暫存設(shè)定系會(huì)將藉由載明該等個(gè)別芯片的操作狀態(tài)的位加以設(shè)定為預(yù)定數(shù)值的方式而加以執(zhí)行，所以，該等個(gè)別芯片，以及因此該模塊，系會(huì)記此而被置入一正常應(yīng)用狀態(tài)，據(jù)此，其系沒有可能在處于一測(cè)試模式中的該計(jì)算機(jī)的該起始期間測(cè)試一模塊，然而，對(duì)應(yīng)用工程師而言，其較有興趣地是，在該開機(jī)階段執(zhí)行的前，精確地將該等芯片置入一測(cè)試模式的中，以檢測(cè)該等測(cè)試模式對(duì)該開機(jī)程序的影響，而此系使得應(yīng)用測(cè)試可以執(zhí)行地特別快速以及具有效率。

發(fā)明內(nèi)容
本發(fā)明系以提供一種讓存儲(chǔ)器模塊可以特別具有效率且徹底地進(jìn)行測(cè)試的裝置的目的作為基礎(chǔ)。
根據(jù)本發(fā)明，該目的的達(dá)成系藉由一種用于測(cè)試一存儲(chǔ)模塊的裝置，而該存儲(chǔ)模塊系具有一可插拔的電路板以及施加于該電路板的上的至少二半導(dǎo)體芯片，每一半導(dǎo)體芯片的操作狀態(tài)系會(huì)被儲(chǔ)存于該分別的半導(dǎo)體芯片的上，并且，該存儲(chǔ)模塊系適合于與具有一處理器為基礎(chǔ)數(shù)據(jù)處理裝置的一電路板配置進(jìn)行電信號(hào)交換，其中，該處理器為基礎(chǔ)數(shù)據(jù)處理裝置系包括一處理器，一存儲(chǔ)裝置，一時(shí)鐘產(chǎn)生器與一信號(hào)總線，以及一芯片組，且該電信號(hào)交換系經(jīng)由該信號(hào)總線以及該芯片組而加以執(zhí)行，該裝置系包括，一適用于檢測(cè)至少一半導(dǎo)體芯片的該操作狀態(tài)的裝置，而此裝置系包括一第一組信號(hào)線路，一微處理器，系具有一存儲(chǔ)裝置以用于儲(chǔ)存該操作狀態(tài)，而該微控制器系電連接至該第一組信號(hào)線路，一時(shí)鐘產(chǎn)生器，系適用于產(chǎn)生一操作時(shí)鐘，而該時(shí)鐘產(chǎn)生器系電連接至該微控制器，以及一信號(hào)連接，系適用于將一用于控制存取的信號(hào)傳達(dá)至在該電路板配置以及該微控制器的間的該存儲(chǔ)模塊，并且，系適用于將一用于啟始一檢測(cè)該操作狀態(tài)的程序的信號(hào)傳達(dá)至該微控制器。
因此，本發(fā)明系提供一種測(cè)試一存儲(chǔ)模塊的裝置，而藉由此裝置，該待測(cè)試模塊的該操作狀態(tài)系可以在任何所需的時(shí)間點(diǎn)進(jìn)行檢測(cè)，但特別是在該母板的該起始期間，結(jié)果，其系有可能在該起始期間檢查該模塊是否有可能被啟始，或是其系是否被置入一不想要的操作狀態(tài)中，舉例而言。
通常，該待測(cè)試模塊的該操作狀態(tài)系會(huì)被儲(chǔ)存于該等個(gè)別芯片的寄存器的中，舉例而言，在一存儲(chǔ)模塊的例子中，儲(chǔ)存在該等存儲(chǔ)芯片的該等模式寄存器的中。而為了檢測(cè)該操作狀態(tài)，該等個(gè)別的寄存器位系會(huì)藉由接續(xù)地于每一例子中與該時(shí)鐘產(chǎn)生器所產(chǎn)生的系統(tǒng)時(shí)鐘同步的微控制器而加以讀出，并且，被儲(chǔ)存在一內(nèi)部的存儲(chǔ)裝置的中。
由于額外提供有適用于將一用于控制存取的信號(hào)傳達(dá)至在該電路板配置以及該微控制器的間的該存儲(chǔ)模塊，并且適用于將一用于啟始一檢測(cè)該操作狀態(tài)的程序的信號(hào)傳達(dá)至該微控制器的一信號(hào)連接的事實(shí)，其系有可能在任何所需的時(shí)間點(diǎn)檢測(cè)該操作狀態(tài)。
通常會(huì)在該微控制器以及該母板的該芯片組的間的一觸發(fā)線路調(diào)節(jié)是否位于一特殊時(shí)間點(diǎn)時(shí)加以執(zhí)行的此信號(hào)連接、或該母板、或該用于檢測(cè)一操作狀態(tài)的裝置系被允許以存取該模塊，而其系確保直到該待測(cè)試模塊的該操作狀態(tài)已經(jīng)被檢測(cè)為止，來(lái)自該母板的通常藉由該母板的一芯片組所傳輸?shù)南鄬?duì)應(yīng)指令而加以啟始的寫入/讀取程序系皆加以中斷。
較佳地是，一用于輸出該操作狀態(tài)的輸出裝置系加以提供，而此系特別地為一顯示裝置，特別是一液晶顯示裝置，或一屏幕，或者，二者擇一地，是連接至一另一存儲(chǔ)裝置的一數(shù)據(jù)線路，據(jù)此，該寄存器的內(nèi)容系皆著可以被呈現(xiàn)于一屏幕或顯示器的上。
根據(jù)本發(fā)明，特別地是，根據(jù)本發(fā)明的該裝置系較佳地額外包括一電壓供給裝置，其系電連接至該時(shí)鐘產(chǎn)生器與該微控制器，以及該待測(cè)試存儲(chǔ)模塊，并且，其系適用于供給電壓至該存儲(chǔ)模塊，其中，被提供用于該存儲(chǔ)模塊的該電壓供給的該電路板配置的該信號(hào)總線的該等線路并不會(huì)被連接至該存儲(chǔ)模塊，據(jù)此，被提供用于該存儲(chǔ)模塊的該電壓供給的該存儲(chǔ)模塊的該等連接系被連接至根據(jù)本發(fā)明的該裝置的該電壓供給裝置。
此系使得該待測(cè)試模塊能夠獨(dú)立于該母板的該操作的外而進(jìn)行操作以及測(cè)試，因此，該模塊系可以在該母板實(shí)際上被開啟或起始的前，進(jìn)行啟始以及測(cè)試，而在該母板的該接續(xù)的起始的前、期間、以及的后，該待測(cè)試模塊的該操作狀態(tài)系可以接著就不規(guī)則而進(jìn)行檢測(cè)以及檢測(cè)。
特別地是，此實(shí)施例較具優(yōu)勢(shì)地具有因?yàn)樵撃K乃獨(dú)立于該母板而加以操作，因此其系可能產(chǎn)生在與一母板一起的操作期間所不允許的極端測(cè)試條件的效果，再者，特別地是，其系有可能設(shè)定被設(shè)置在該模塊上的該等芯片的時(shí)序，特別是該等設(shè)定以及維持參數(shù)，或是，二者擇一地，將單芯片(on-chip)電壓設(shè)定為過(guò)電壓(overvoltage)、或電壓過(guò)低(undervolatge)，舉例而言，因此，一特別高的測(cè)試深度以及效率系可以藉此而加以達(dá)成。
現(xiàn)在，因?yàn)閼?yīng)用工程師系具有直接存取該等測(cè)試模式的可能性，因此，該測(cè)試方法系可以被加速至一極端的程度。
再者，在此實(shí)施例的例子中，在該母板的該起始的前，該等個(gè)別芯片的該等模式寄存器系可以被置入特殊的測(cè)試模式的中，并且，該等測(cè)試模式對(duì)于該母板的該開機(jī)程序的影響系可以加以檢測(cè)，舉例而言，在該起始的前，以一指定方式所選擇的位系會(huì)于模式寄存器中被設(shè)定為特殊數(shù)值，并且，影響該開機(jī)程序的方法系會(huì)受到檢測(cè)，藉此，在該等存儲(chǔ)模塊的應(yīng)用中的缺陷來(lái)源系可以特別有效率地加以決定。
根據(jù)本發(fā)明的該裝置系可以更進(jìn)一步地包括一存儲(chǔ)裝置，例如，一EEPROM，舉例而言，其系會(huì)被電連接至該微控制器以及該時(shí)鐘產(chǎn)生器，以用于儲(chǔ)存適于執(zhí)行該存儲(chǔ)模塊的功能性測(cè)試的至少一測(cè)試程序，而在此例子中，一或復(fù)數(shù)個(gè)測(cè)試程序系可以加以儲(chǔ)存。
根據(jù)本發(fā)明的該裝置系可以更進(jìn)一步地包括一輸入裝置，其系被電連接至該微控制器，以用于輸入接著可以被儲(chǔ)存在一EEPROM的中的一測(cè)試程序，舉例而言，以及用于啟始一測(cè)試程序。如此的一輸入裝置系可以為一鍵盤，舉例而言。該測(cè)試程序系亦可以僅藉由改變一開關(guān)而進(jìn)行啟始。
若是在微控制器以及待測(cè)試模決的間的不同信號(hào)線路系于每一例子中驅(qū)動(dòng)不同的半導(dǎo)體存儲(chǔ)芯片，以及配置于一信號(hào)線路的至少一可程序化開關(guān)系加以提供，且其系適合于依照一測(cè)試程序而中斷該信號(hào)線路時(shí)，則即可顯露出更進(jìn)一步的優(yōu)點(diǎn)。
由于在習(xí)慣上的存儲(chǔ)模塊例子中，當(dāng)指令或地址線路并沒有不同的同時(shí)，不同的數(shù)據(jù)線路系會(huì)于每一例子中被提供以用于不同的芯片，因此，在此例子中的該等開關(guān)系會(huì)被配置于該等數(shù)據(jù)線。
在此較佳實(shí)施例中，其系有可能以僅該待測(cè)試模塊的特殊區(qū)域，也就是說(shuō)，特殊存儲(chǔ)芯片，是藉由該測(cè)試程序而進(jìn)行尋址的方式來(lái)控制用于不同信號(hào)路徑的該等開關(guān)，藉此，一特殊區(qū)域系可以利用一指定的方式進(jìn)行測(cè)試，據(jù)此，該測(cè)試系可以更有效率地進(jìn)行加速以及執(zhí)行。
根據(jù)本發(fā)明的該裝置系較佳地被具體實(shí)施為一具有用于接收該待測(cè)試模塊的一插頭連接的一可插拔電路板，而該裝置系適用于被插入該電路板配置提供予該待測(cè)試模塊的該插槽，以及系適用于接收在該裝置的該插頭連接中的該待測(cè)試模塊。因此，根據(jù)本發(fā)明的該裝置系可以特別地被實(shí)現(xiàn)為一適配卡，而其系像一正常模塊一樣，會(huì)被插入提供在該母板中且為該待測(cè)試模塊所用的一插座的中，接著，該待測(cè)試模塊可以插入的一插座系會(huì)依次被設(shè)置于該適配卡本身的上，則在此例子中，用于該等應(yīng)用測(cè)試的執(zhí)行的該裝置系可以以一特別簡(jiǎn)單的方式而被連接該母板以及連接至該待測(cè)試模塊，然而，對(duì)于熟習(xí)此存儲(chǔ)的人而言，顯而易見地，根據(jù)本發(fā)明的該裝置系亦可以不同地加以實(shí)現(xiàn)，因此，舉例而言，至少一該等連接系可以為一電纜連接(cable connection)。
更進(jìn)一步地，本發(fā)明系提供一配置，其系包括一電路板配置，而該電路板配置系具有包括一處理器，一存儲(chǔ)裝置，一時(shí)鐘產(chǎn)生器與一信號(hào)總線，以及一芯片組的一處理器為基礎(chǔ)數(shù)據(jù)處理裝置，系具有一種如上述的用于測(cè)試一存儲(chǔ)模塊的裝置，而該裝置系經(jīng)由該信號(hào)總線與一信號(hào)連接而被連接至該電路板配置，以及系具有經(jīng)由該第一組信號(hào)線路而連接至該裝置、以及經(jīng)由該第二組信號(hào)線路而連接至該電路板配置的一存儲(chǔ)模塊，其中，該裝置系適合于執(zhí)行儲(chǔ)存在該存儲(chǔ)裝置中的該等測(cè)試程序。


本發(fā)明將以所附附圖做為參考而于的后有更詳盡地解釋，其中第1A圖其系顯示具有根據(jù)本發(fā)明的一裝置，以及具有一待測(cè)試模塊的一母板的示意圖；第1B圖系顯示根據(jù)本發(fā)明的該裝置的一示意圖例說(shuō)明；第2A圖其系顯示依照一較佳實(shí)施例的一信號(hào)路徑的一放大圖；第2B圖其系顯示在該待測(cè)試模塊的一已選擇芯片以及根據(jù)本發(fā)明的該裝置的間的數(shù)據(jù)線的一示意圖例說(shuō)明；以及第3圖其系顯示一示范性存儲(chǔ)模塊的一平面圖。
具體實(shí)施例方式
在第1A圖的下半部中，其系顯示一計(jì)算機(jī)的一母板的示意圖。
一母板10系實(shí)質(zhì)上為具有一處理器為基礎(chǔ)數(shù)據(jù)處理裝置(processor-aided data processing device)的一電路板裝置，而該處理器為基礎(chǔ)數(shù)據(jù)處理裝置系尤其包括一處理器17，一存儲(chǔ)裝置18，一時(shí)鐘產(chǎn)生器20，以及用于系統(tǒng)構(gòu)件間的信號(hào)交換的一總線，并且，數(shù)據(jù)、地址、操作指令、以及控制信號(hào)系經(jīng)由該總線而進(jìn)行傳遞，再者，對(duì)在該處理器17以及一主存儲(chǔ)器的間的信號(hào)交換而言，該處理器17系會(huì)驅(qū)動(dòng)芯片組11，而該芯片組11則會(huì)將已指定的存儲(chǔ)地址轉(zhuǎn)換成為一存儲(chǔ)模塊地址，并且，系會(huì)經(jīng)由該數(shù)據(jù)總線25而將相對(duì)應(yīng)的指令傳輸至相對(duì)應(yīng)的存儲(chǔ)模塊2，其中，該存儲(chǔ)模塊2系為該母板10的主存儲(chǔ)器的部分，因此，在存儲(chǔ)模塊2以及處理器17進(jìn)行溝通的期間，該等信號(hào)系會(huì)在存儲(chǔ)模塊2以及芯片組11的間進(jìn)行交換。
正如第1A圖所示，在一母板的一電路板31上系提供有，該處理器17，該存儲(chǔ)裝置18(ROM)，以用于非揮發(fā)性地儲(chǔ)存系統(tǒng)程序，一電壓供給裝置21，一時(shí)鐘產(chǎn)生器20，以用于產(chǎn)生一系統(tǒng)時(shí)鐘，一接口22，以用于溝通輸入以及輸出裝置，例如，舉例而言，一鍵盤以及一屏幕，連接24a、24b、24c，以用于內(nèi)部?jī)?chǔ)存磁盤以及外部?jī)?chǔ)存裝置，例如，舉例而言，軟磁盤片(floppy disk)以及CD驅(qū)動(dòng)器(CD drive)，的連接，以及更進(jìn)一步的卡插槽23a-23k，而其系可以，如使用者所需，與卡一起加以設(shè)置，以用于自外部輸入信號(hào)。
該等插槽19a至19h系加以提供，以用于主存儲(chǔ)器，更精確地說(shuō)，上述的該DRAM存儲(chǔ)器模塊，的組件的連接。
信號(hào)，特別是指令、地址、以及數(shù)據(jù)，系會(huì)經(jīng)由該信號(hào)總線25而在個(gè)別的構(gòu)件的間進(jìn)行交換。
第1A圖系顯示根據(jù)本發(fā)明的該測(cè)試裝置被實(shí)現(xiàn)成為一適配卡1的一實(shí)施例。該適配卡1就像一正常模塊一樣地被插入一插座19中，而該插座19乃是被提供在該母板中以作為待測(cè)試模塊的用，該待測(cè)試模塊2則會(huì)依次地被插入在該適配卡1上的一插座14的中。
該適配卡1的構(gòu)成部分以及其與該母板的間的互相影響系概略地圖例說(shuō)明于第1B圖的中，而所圖例說(shuō)明的尺寸比例系未必然地相對(duì)應(yīng)于真實(shí)的尺寸比例。
所有需要用于程序化該等測(cè)試模塊的邏輯系皆被設(shè)置在該適配卡1的上，而此系包括一時(shí)鐘產(chǎn)生器5，其中，藉由該時(shí)鐘產(chǎn)生器5，相對(duì)應(yīng)于該模塊的一時(shí)鐘頻率系可以加以產(chǎn)生，再者，亦同樣設(shè)置有一微控制器3，以用于負(fù)責(zé)相對(duì)應(yīng)的啟始序列的執(zhí)行以及該測(cè)試模式的啟始以及控制，通常，該微控制器3系會(huì)包含一寄存器32，而在該寄存器的中，所檢測(cè)的操作狀態(tài)系可以于稍后進(jìn)行儲(chǔ)存，此外，一用于儲(chǔ)存該測(cè)試模塊序列的存儲(chǔ)裝置4，舉例而言，一EEPROM，系亦可以額外地加以提供。
再者，該適配卡1系包括一電壓源6，其系被提供用于該模塊的相對(duì)應(yīng)電壓供給線路的連接，因此，該模塊系可以被供給以獨(dú)立于該母板的外的操作供給電壓，而所得的結(jié)果則是，其系有可能，舉例而言，在該母板10本身尚未被起始的前即可對(duì)該模塊2進(jìn)行啟始以及測(cè)試。
更甚者，該適配卡1系包括一第一組線路7a至7n，其系會(huì)在該母板10的一芯片組11以及該待測(cè)試模塊的間進(jìn)行電信號(hào)的交換，以及亦包括一第二組線路8a至8k，而其則會(huì)在該微控制器以及該待測(cè)試模塊2的間進(jìn)行電信號(hào)交換。在此例子中，該第二組線路8a至8k的數(shù)量并不需要對(duì)應(yīng)于該第一組線路7a至7n的數(shù)量，而是依照該適配卡1的功能運(yùn)作而加以選擇。
根據(jù)本發(fā)明，較佳地是，僅有用于傳遞數(shù)據(jù)、地址、以及指令的線路會(huì)經(jīng)由該適配卡1而按照路線發(fā)送。此后，在沒有依照該已傳遞信息的一區(qū)別的情形下，這些線路系被稱的為信號(hào)線路。
依照所敘述的實(shí)施例，另一方面，用于母板10以及待測(cè)試模塊2的間的電壓供給的該等線路并不會(huì)按照路線發(fā)送而通過(guò)該適配卡1，藉此，系可以確保待測(cè)試模塊2以及母板10的一獨(dú)立操作。
在所顯示的該適配卡1的例子中，該微控制器3系亦可以包括一RISC處理器(“reduced instruction set controller，精簡(jiǎn)指令集控制器”)。
一應(yīng)用工程師系可以經(jīng)由一鍵盤15，舉例而言，而操作、或程序化該微控制器3，并且，察看在一顯示裝置16，舉例而言，一LCD顯示器，上所產(chǎn)生的結(jié)果。
藉由在第1B圖中所圖例說(shuō)明的該適配卡1，現(xiàn)在，其系有可能在該待測(cè)試模塊2處執(zhí)行，尤其是，下列的測(cè)試方法。
I.在該母板起始的前的模塊測(cè)試為了這個(gè)目的，首先，該模塊2系藉由根據(jù)一預(yù)設(shè)方法的預(yù)設(shè)信號(hào)的施加而進(jìn)行啟始，正如，舉例而言，在該等模塊、或該等相關(guān)芯片的該等數(shù)據(jù)表中所述的一樣，而為了能夠以一已定義的方式尋址該模塊2、并且接續(xù)地能夠傳輸該測(cè)試模式，則需要該啟始序列。
接著，在該啟始程序的后，該等測(cè)試模式系進(jìn)行傳輸。在此例子中，一般而言，該測(cè)試模式序列系被儲(chǔ)存于該EEPROM 4的中，且于需要時(shí)，藉由該微控制器3而加以讀取，并被傳送至該模塊2，然而，該測(cè)試模式序列系亦可以直接經(jīng)由該鍵盤13并藉由相對(duì)應(yīng)的指令而進(jìn)行輸入。
特別地是，為了該構(gòu)件分析而加以執(zhí)行的該等測(cè)試模式系亦可以在此例子中加以利用，然而，其系亦有可能提供處于該芯片等級(jí)的額外電路。
而可以加以執(zhí)行的測(cè)試模塊的例子系包括，單芯片電壓(on-chipvoltages)的修整、或設(shè)定以及維持參數(shù)的改變。在此獨(dú)立于該母板而實(shí)行的模塊測(cè)試期間，該待測(cè)試模塊系可以，特別地，被置入極端狀態(tài)的中，而該等極端狀態(tài)系處于與一母板10一起的習(xí)慣性操作的規(guī)格的外，并且因此為不允許的，但是，另一方面，卻能致能該模塊2的一特別有效率且節(jié)省時(shí)間的測(cè)試。
依照本發(fā)明的一較佳實(shí)施例，透過(guò)開關(guān)的并入以及該微控制器3的相對(duì)應(yīng)程序化，其系有可能不僅尋址該整個(gè)模塊2，亦有可能僅尋址該模塊2的一特殊的區(qū)域、或一特殊的個(gè)別組件。此系圖例說(shuō)明于第2A圖的中。
第3圖系顯示舉例說(shuō)明一存儲(chǔ)模塊。該存儲(chǔ)模塊2系包括一電路板28，而在該電路板28的上系配置有一些個(gè)別集成的存儲(chǔ)芯片26a，26b，...，26m，再者，該存儲(chǔ)模塊系具有外部連接27a，...，27n，而透過(guò)該等外部連接，數(shù)據(jù)、控制、尋址信號(hào)系會(huì)被傳遞至該存儲(chǔ)模塊2，并且被分配至在該模塊2上的該等個(gè)別半導(dǎo)體芯片26a，...，26m，每一在該模塊上的該等存儲(chǔ)芯片系具有一模式寄存器29a，...，29m，而在該模式寄存器中則可以儲(chǔ)存該存儲(chǔ)芯片的分別操作狀態(tài)。
第2A圖系顯示微控制器3以及該第二接口14的間的該等信號(hào)線路8a，8b，8c的一示意圖。在此例子中，一分別的信號(hào)線路8系加以提供，以用于說(shuō)明一較佳實(shí)施例的個(gè)別次組件。正如在第2A圖中所示，開關(guān)9系亦可以加以提供，而其系可以根據(jù)該微控制器3的程序化而選擇性地被關(guān)閉、或不被關(guān)閉，所得到的結(jié)果是，其系有可能在執(zhí)行所敘述的該等測(cè)試方法時(shí)，一方面，該整個(gè)模塊2，也就是說(shuō)，設(shè)置于其上的所有該等個(gè)別芯片，皆進(jìn)行尋址，或是，另一方面，一特殊的芯片系以一指定的方法而進(jìn)行尋址，據(jù)此，當(dāng)一測(cè)試方法加以執(zhí)行時(shí)，該等未尋址的芯片系會(huì)維持在其正常的狀態(tài)，因此，一設(shè)想的芯片即可以以一指定的方法進(jìn)行分析。
第2B圖系顯示在該待測(cè)試模塊2的一已選擇芯片26以及根據(jù)本發(fā)明的該裝置1的間的該等數(shù)據(jù)線路8a至8h的一示意圖例。
在第2B圖中，該半導(dǎo)體芯片26a系以數(shù)據(jù)會(huì)經(jīng)由8個(gè)數(shù)據(jù)線路而進(jìn)行交換的方式進(jìn)行組織，此時(shí)，經(jīng)由4個(gè)或16個(gè)數(shù)據(jù)線路的數(shù)據(jù)交換系在商業(yè)可獲得的半導(dǎo)體芯片的例子中亦為可能，而在所顯示的例子中，該8個(gè)數(shù)據(jù)線路系被連接至位于該電路板的前端上的第二、第四、第六、以及第八個(gè)接觸27a-27n，以及位于該電路板的后端上的第二、第三、第六、以及第七個(gè)接觸，在一相對(duì)應(yīng)的方式中，該等數(shù)據(jù)線8a至8h系分布于根據(jù)本發(fā)明的該適配卡的上，以使得它們可以被連接至位于該信號(hào)接口14的相關(guān)連接觸。而為了能夠有較佳地清晰度，因此，位在另外的接觸，舉例而言，可以是用于其它半導(dǎo)體芯片的指令、地址、或數(shù)據(jù)線路，的該等信號(hào)線路，并未圖例說(shuō)明。
該等數(shù)據(jù)線8a至8h系分別地被提供以開關(guān)9a至9h。而由于在該等半導(dǎo)體芯片的此構(gòu)型的例子中，所有相關(guān)于一芯片的開關(guān)系必須于每一例子中加以改變，一所謂的8倍快速轉(zhuǎn)換(8-fold quick-switch)系較佳地在所有8個(gè)開關(guān)皆藉由一單一驅(qū)動(dòng)指令而被置入該所需狀態(tài)的中的例子中加以使用，因此，所有8個(gè)線路系皆會(huì)藉由一指令而加以中斷、或是被切換至導(dǎo)通。
另外，所敘述的該模塊測(cè)試系亦可以藉由不具有對(duì)一母板的連接的一裝置而加以執(zhí)行，更精確地說(shuō)，其系可以藉由僅具有一微控制器、一時(shí)鐘產(chǎn)生器、一電壓源與一組信號(hào)線路、以及在該等信號(hào)線路以及該待測(cè)試模塊的間的一相對(duì)應(yīng)信號(hào)接口，以及，若適當(dāng)?shù)脑?，用于?chǔ)存一測(cè)試模式序列的一EEPROM的一裝置而加以執(zhí)行。
而在剛剛所敘述的該模式測(cè)試的后，該母板的該電壓供給系會(huì)被開啟，并且，該母板系被起始。
II.該操作狀態(tài)的檢測(cè)可以與根據(jù)本發(fā)明的該裝置一起執(zhí)行的一新穎測(cè)試方法，其系相關(guān)于該操作狀態(tài)的檢測(cè)，也就是說(shuō)，在一存儲(chǔ)模塊的例子中，該模塊寄存器29a至29m的讀取。該測(cè)試方法系可以在任何所需的時(shí)間點(diǎn)加以執(zhí)行，也就是說(shuō)，特別是在該母板10的起始以及該待測(cè)試模塊2的建構(gòu)期間，而此測(cè)試方法乃是以相似于芯片ID讀取(chip IDreading)的一方式進(jìn)行運(yùn)作。藉由此測(cè)試方法，應(yīng)用工程師系可以看出該分別模式寄存器29a，...，29m的什么位被設(shè)定成什么數(shù)值，因此，其系有可能辨識(shí)，舉例而言，測(cè)試模式是否已于該母板10的該起始期間不慎地被活化，而如此的結(jié)果是，一應(yīng)用缺陷的起因系可以加以查明。
此測(cè)試方法系必須以對(duì)于該母板10的該芯片組11的寫入存取、或讀取存取不會(huì)發(fā)生在該操作狀態(tài)期間的方式而加以執(zhí)行，不過(guò)，由于此測(cè)試方法最終會(huì)造成在該母板10的程序中的相互影響，因此，權(quán)宜地是自該母板10對(duì)該測(cè)試方法的暫時(shí)狀況(temporal profile)進(jìn)行啟始以及控制。
在該母板10上所執(zhí)行的該測(cè)試程序系會(huì)避免該芯片組11對(duì)于該待測(cè)試模塊的寫入/讀取存取，并且，同時(shí)也會(huì)驅(qū)動(dòng)一觸發(fā)線路13，藉此，該適配卡1的該微控制器3即會(huì)接收啟始該讀出程序的一信號(hào)，而該讀出程序系一般而言藉由該適配卡1的該微控制器3會(huì)經(jīng)由一相對(duì)應(yīng)指令線路而傳輸一模式寄存器讀出指令、并且會(huì)將該芯片選擇指令、或該等芯片選擇指令設(shè)定為所有該等芯片皆會(huì)進(jìn)行尋址的一數(shù)值而進(jìn)行啟始，接著，該等模式寄存器的內(nèi)容系會(huì)經(jīng)由該等相對(duì)應(yīng)的數(shù)據(jù)線路而加以輸出，并且，由于不同數(shù)據(jù)線路系會(huì)于每一例子中被提供予在該等存儲(chǔ)模塊2中經(jīng)常使用的不同芯片的事實(shí)，因此，其系有可能將所讀取出來(lái)的該等模式寄存器的內(nèi)容分配至該等個(gè)別的芯片。
在該讀出程序期間，寄存器位系根據(jù)一般已知的方法并藉由該微控制器3，而接續(xù)地于每一例子中，與該時(shí)鐘產(chǎn)生器5所產(chǎn)生的該系統(tǒng)時(shí)鐘同步地進(jìn)行讀出，因此，在該操作狀態(tài)的讀出程序的后，藉由該適配卡的該微控制器3所進(jìn)行傳輸?shù)囊豢刂菩盘?hào)，或者是在一預(yù)定的時(shí)間持續(xù)期間的后，其系會(huì)是該芯片組11再次地被置入允許對(duì)該待測(cè)試模塊的該存儲(chǔ)芯片進(jìn)行一寫入/讀取存取的狀態(tài)的中的狀況。
所敘述的該測(cè)試方法系亦可以藉由不具有一專用電壓源6的一適配卡1而加以執(zhí)行。
III.在該母板的起始期間的模塊測(cè)試一更進(jìn)一步的測(cè)試方法系會(huì)避免自具有一模式寄存器設(shè)定指令的執(zhí)行的所有該等測(cè)試模式中跳出。
因此，該模塊系可以在其于該母板10的該起始期間的啟始的后，于一測(cè)試模式中進(jìn)行操作，而在此的前，由于在一存儲(chǔ)模塊的例子中，舉例而言，該模式寄存器的所有位系皆會(huì)藉由一模式寄存器設(shè)定指令而被設(shè)定為預(yù)定的數(shù)值，因此，此系為不可能，更精確地說(shuō)，只要一芯片一辨識(shí)出該模式寄存器設(shè)定指令，則一重設(shè)程序即會(huì)立即地藉由顯露出不同于該正常應(yīng)用狀態(tài)的一操作狀態(tài)的所有寄存器被設(shè)定為“0”而進(jìn)行啟始。
此測(cè)試方法系可以，舉例而言，藉由抑制如此的一重設(shè)信號(hào)的一電路的提供而在該芯片處加以執(zhí)行。
結(jié)果是，該模塊可以于該母板的該開機(jī)期間，在一測(cè)試模式中進(jìn)行操作，并且，其系有可能避免對(duì)應(yīng)于該測(cè)試模式的該等位在開機(jī)期間不會(huì)被如標(biāo)準(zhǔn)一樣執(zhí)行的指令“模式寄存器設(shè)定(Mode RegisterSet)”所抹除。
因此，其系有可能檢測(cè)，特別是，該模式寄存器的一特殊分配對(duì)于該母板開機(jī)程序的影響范圍。
此測(cè)試方法系必須被提供以一增加的保護(hù)措施，以使得一暖開機(jī)，舉例而言，無(wú)法任意地被改變進(jìn)入此測(cè)試方法，而此系可以確保，舉例而言，此方法僅在已經(jīng)事先精確規(guī)定的一指令順序已經(jīng)進(jìn)行傳輸時(shí)，才會(huì)進(jìn)行啟始。
較具優(yōu)勢(shì)地是，若是上述以第2圖做為參考的該等開關(guān)9a至9h系加以提供時(shí)，則此測(cè)試方法系可以加以操作，這是因?yàn)樵谠撃赴宓脑撈鹗嫉那埃煌臏y(cè)試模式系可以藉此在該模塊的不同芯片中加以活化。
藉由使用上述的該適配卡1，的前所呈現(xiàn)的該等測(cè)試方法系亦可以于有需要時(shí)彼此結(jié)合，舉例而言，首先，一待測(cè)試模塊系可以獨(dú)立于該母板而進(jìn)行啟始以及測(cè)試，接著，該母板進(jìn)行起始，并且，該模塊的該操作狀態(tài)進(jìn)行檢測(cè)，接續(xù)地，模塊以及母板系再次地自該電壓源被中斷、或是關(guān)閉電源，然后，該模塊系在此地獨(dú)立于該母板的外進(jìn)行啟始以及測(cè)試，的后，該母板系加以起始，該等芯片則于開機(jī)期間在一或復(fù)數(shù)個(gè)測(cè)試模式中進(jìn)行操作，而該模塊的該操作狀態(tài)則于任何所需的時(shí)間點(diǎn)額外地進(jìn)行檢測(cè)。
參考符號(hào)列表1 Interface card適配卡2 Module to be tested待測(cè)試模塊3 Microcontroller of the interface card適配卡的微控制器4 EEPROM of the interface card適配卡的EEPROM5 Clock generator of the interface card適配卡的時(shí)鐘產(chǎn)生器6 Vol tage source of the interface card適配卡的電壓源7a to 7n First set of signal lines第一組信號(hào)線路8a to 8k Second set of signal lines第二組信號(hào)線路9a to 9h Switch開關(guān)10 Motherboard母板11 Chip set芯片組12 Current line電流線路13 Trigger line觸發(fā)線路14 Signal interface信號(hào)接口15 Input device輸入裝置
16 Output device輸出裝置17 Processor of the motherboard母板的處理器18 Memory device(ROM)of the motherboard母板的存儲(chǔ)裝置(ROM)19a-19h RAM slotRAM插槽20 Clock generator of the motherboard母板的時(shí)鐘產(chǎn)生器21 Vol tage source of the motherboard母板的電壓源22 Input/output interface of the motherboard母板的輸入/輸出接口23 Card slots卡插槽24a-24c Connections for drives驅(qū)動(dòng)器連接25 Signal bus信號(hào)總線26a-26m Memory chips存儲(chǔ)芯片27a-27n Contacts接觸28 Circuit board of the memory module存儲(chǔ)模塊的電路板29a-29m Mode registers of the memory chips存儲(chǔ)模塊的模式寄存器30 Connections of the memory chip存儲(chǔ)模塊的連接31 Main circuit board of the motherboard母板的主電路板
32 Register of the microcontroller微控制器的寄存器
權(quán)利要求
1.一種用于測(cè)試一存儲(chǔ)模塊(2)的裝置，而該存儲(chǔ)模塊(2)系具有一可插拔電路板(28)以及施加于該電路板的上的至少二半導(dǎo)體芯片(26a-26m)，每一半導(dǎo)體芯片(26a-26m)的操作狀態(tài)系被儲(chǔ)存于該分別的半導(dǎo)體芯片的上，并且，該存儲(chǔ)模塊(2)系適合于與具有一處理器為基礎(chǔ)數(shù)據(jù)處理裝置的一電路板配置(10)經(jīng)由該信號(hào)總線(25)以及該芯片組(11)進(jìn)行電信號(hào)交換，其中，該處理器為基礎(chǔ)數(shù)據(jù)處理裝置系包括一處理器(17)，一存儲(chǔ)裝置(18)，一時(shí)鐘產(chǎn)生器(20)與一信號(hào)總線(25)，以及一芯片組(11)，該裝置系包括-一適用于檢測(cè)至少一半導(dǎo)體芯片(26a-26m)的該操作狀態(tài)的裝置(8a-8k)，且該裝置(8a-8k)系包括一第一組信號(hào)線路(8a-8k)；-一微處理器(3)，其系具有一存儲(chǔ)裝置(32)，以用于儲(chǔ)存該操作狀態(tài)，而該微控制器(3)系電連接至該第一組信號(hào)線路(8a-8k)；-一時(shí)鐘產(chǎn)生器(5)，其系適用于產(chǎn)生一操作時(shí)鐘，而該時(shí)鐘產(chǎn)生器系電連接至該微控制器(3)；以及-一信號(hào)連接(13)，其系適用于將一用于控制存取的信號(hào)傳達(dá)至在該電路板配置(10)以及該微控制器(3)的間的該存儲(chǔ)模塊(2)，以及系適用于將一用于啟始檢測(cè)該操作狀態(tài)的一程序的信號(hào)傳達(dá)至該微控制器(3)。
2.根據(jù)權(quán)利要求1所述的該裝置，其特征在于，一輸出裝置(16)，其系電連接至該微控制器(3)，以用于輸出該操作狀態(tài)。
3.根據(jù)權(quán)利要求2所述的該裝置，其特征在于，該輸出裝置(16)系為一顯示器。
4.根據(jù)權(quán)利要求1以及2其中的一所述的該裝置，其特征在于，一電壓供給裝置(16)，其系電連接至該時(shí)鐘產(chǎn)生器(5)與該微控制器(3)，以及該待測(cè)試存儲(chǔ)模塊(2)，并且，其系適用于供給電壓至該存儲(chǔ)模塊(2)，其中，被提供用于該存儲(chǔ)模塊(2)的該電壓供給的該電路板配置的該信號(hào)總線(25)的那些線路(12)系不會(huì)被連接至該存儲(chǔ)模塊(2)。
5.根據(jù)權(quán)利要求4所述的該裝置，其特征在于，一存儲(chǔ)裝置(4)，其系電連接至該微控制器(3)以及該時(shí)鐘產(chǎn)生器(5)，并且，適合于該存儲(chǔ)模塊(2)的功能性測(cè)試的執(zhí)行的至少一測(cè)試程序系儲(chǔ)存于其中。
6.根據(jù)權(quán)利要求4或5所述的該裝置，其特征在于，一輸入裝置(15)，其系連接至該微控制器(3)，以用于輸入及/或啟始一測(cè)試程序。
7.根據(jù)權(quán)利要求5所述的該裝置，其特征在于，不同的信號(hào)線路(8a-8k)系加以提供，以驅(qū)動(dòng)在每一例子中不同的半導(dǎo)體存儲(chǔ)芯片，以及連接至該等信號(hào)線路(8a-8k)其中的一的至少一可程序化開關(guān)(9a-9h)系加以提供，而其系可以藉由根據(jù)該測(cè)試程序的一方式而進(jìn)行控制，以中斷該信號(hào)線路。
8.根據(jù)前述權(quán)利要求其中的一所述的該裝置，其特征在于，該裝置(1)系具體實(shí)施為具有用于接收該待測(cè)試模塊的一插頭連接的一可插拔電路板，而該裝置(1)系具有一插頭連接，以適用于被插入該電路板配置提供予該待測(cè)試模塊的該插槽(19)。
9.一種裝置，其系包括一電路板配置(10)，而該電路板配置(10)系具有包括一處理器(17)，一存儲(chǔ)裝置(18)，一時(shí)鐘產(chǎn)生器(20)與一信號(hào)總線(25)，以及一芯片組(11)的一處理器為基礎(chǔ)數(shù)據(jù)處理裝置，具有一種如權(quán)利要求1至8其中的一所述的用于測(cè)試一存儲(chǔ)模塊的裝置(1)，且該裝置(1)系經(jīng)由該信號(hào)總線(25)以及一信號(hào)連接(13)而被連接至該電路板配置，以及亦具有經(jīng)由一第一組信號(hào)線路(a8)而連接至該裝置(1)、以及經(jīng)由一第二組信號(hào)線路(7a-7n)而連接至該電路板配置的一存儲(chǔ)模塊(2)，其中，本裝置系適合于執(zhí)行儲(chǔ)存在該存儲(chǔ)裝置(4)中的該等測(cè)試程序。
全文摘要
用于測(cè)試適合與母板(10)進(jìn)行電信號(hào)交換的存儲(chǔ)模塊(2)的裝置(1)，包括適用于檢測(cè)該模塊至少一半導(dǎo)體芯片(26a－26m)該操作狀態(tài)的裝置(8a－8k)，且該裝置包括第一組信號(hào)線路(8a－8k)，具有存儲(chǔ)裝置(32)的微處理器(3)，以用于儲(chǔ)存該操作狀態(tài)，且該微控制器(3)系電連接至該信號(hào)線路，一時(shí)鐘產(chǎn)生器適用于產(chǎn)生操作時(shí)鐘，而該時(shí)鐘產(chǎn)生器系電連接至該微控制器，以及信號(hào)連接(13)適用于將用于控制存取的信號(hào)傳達(dá)至在該電路板配置以及該微控制器的間的該存儲(chǔ)模塊(2)，并且適用于將一用于啟始檢測(cè)該操作狀態(tài)的程序的信號(hào)傳達(dá)至該微控制器。
文檔編號(hào)G11C29/56GK1601480SQ20041001198
公開日2005年3月30日 申請(qǐng)日期2004年9月27日 優(yōu)先權(quán)日2003年9月26日
發(fā)明者C·斯托肯, M·B·索姆梅 申請(qǐng)人:因芬尼昂技術(shù)股份公司