專利名稱：負(fù)電壓譯碼電路的制作方法
技術(shù)領(lǐng)域：
負(fù)電壓譯碼電路涉及到混合信號處理集成電路和不揮發(fā)存儲器電路設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
目前，在不揮發(fā)性存儲器中，快閃存儲器(Flash Memory)以其高編程速度、高集成度和優(yōu)越的性能迅速得到發(fā)展。1984年Masuoka等首次提出快閃存儲器的概念，即通過按塊(sector)擦除按位寫編程來實(shí)現(xiàn)了快閃擦除的高速度，并消除了EEPROM(ErasableProgrammable Read-only memory可擦可編程只讀存儲器)中必需的選擇管。
圖1表示了一種存儲器陣列的布局。當(dāng)存儲器對選中塊進(jìn)行擦除操作時(shí)，需要把所選塊中的所有存儲單元的控制柵加相應(yīng)的擦除電壓(一般是負(fù)電壓)。而對非選擇塊中的所有存儲單元的控制柵來說，應(yīng)該與擦除負(fù)電壓隔離，并且接地，從而防止誤擦除。在存儲器進(jìn)行正常讀寫時(shí)，行負(fù)電壓譯碼器需要一地電平0伏，才能夠正常工作。因此在不揮發(fā)性存儲器中，就需要一個(gè)能夠輸出電壓能夠在擦除負(fù)高壓VNH和地電平0伏轉(zhuǎn)換的負(fù)電壓譯碼電路103。
圖2所示是傳統(tǒng)的負(fù)電壓譯碼電路中的一種，它分為三級，第一級負(fù)電壓電平轉(zhuǎn)換電路220首先把輸入的正電壓電平VDD和零電平轉(zhuǎn)換為一個(gè)負(fù)低電壓電平VNL和正電壓電平VDD，并輸出給第二級負(fù)電壓電平移動(dòng)電路；第二級電平移動(dòng)電路將輸入的負(fù)低電壓電平VNL和正電壓電平VDD轉(zhuǎn)換為零電平和負(fù)低電壓電平VNL，并輸出給第三級負(fù)高壓電平轉(zhuǎn)換電路；第三級負(fù)高壓電平轉(zhuǎn)換電路將輸入的零電平和負(fù)低電壓電平VHL轉(zhuǎn)換為負(fù)高壓電平VNH和零電平輸出。見圖3中的各節(jié)點(diǎn)電壓電平。
在圖2所示的電路中，第一級負(fù)電壓電平轉(zhuǎn)換電路的工作原理如下當(dāng)輸入端B為高電平VDD的時(shí)候，高壓PMOS晶體管201截止，CMOS反相器205的輸出端Bb為0V，所以高壓PMOS晶體管202導(dǎo)通，輸出端C被上拉為VDD。由于高壓NMOS晶體管203的柵極C為VDD，此時(shí)高壓NMOS晶體管203導(dǎo)通，所以節(jié)點(diǎn)Cb就被下拉為負(fù)低壓VNL。對于高壓NMOS晶體管204，由于其柵極被下拉為VNL，所以高壓NMOS晶體管204關(guān)斷。當(dāng)輸入端B為低電平0V的時(shí)候，高壓PMOS晶體管201導(dǎo)通，Cb被上拉為VDD，此時(shí)高壓NMOS晶體管204導(dǎo)通，同時(shí)CMOS反相器205的輸出端Bb為VDD，所以高壓PMOS晶體管202截止，輸出端C就被下拉為負(fù)低壓VNL。高壓NMOS晶體管203的柵極C由于被下拉為VNL，所以高壓NMOS晶體管203關(guān)斷。因此，當(dāng)輸入端B在低電平0V和高電平VDD變化時(shí)，輸出端C相應(yīng)的在負(fù)低壓VNL和電源VDD之間切換，從而完成了對輸入電平的轉(zhuǎn)換。
對于圖2所示的傳統(tǒng)負(fù)電壓電平轉(zhuǎn)換電路來說，輸出端C為高電平VDD的時(shí)候，由于高壓PMOS晶體管202的柵極Bb為0V，所以對于高壓PMOS晶體管202來說，Vgs202-Vt202＝VDD-|VtMP202|。當(dāng)電源電壓VDD降低時(shí)，高壓PMOS晶體管202的導(dǎo)通能力也將相應(yīng)的降低，因而輸出高電平驅(qū)動(dòng)能力也會下降，最終將影響該電路的電平轉(zhuǎn)換速度。因此對于傳統(tǒng)的負(fù)電壓電平轉(zhuǎn)換電路，當(dāng)電源電壓下降后，將會出現(xiàn)較大的轉(zhuǎn)換功耗。進(jìn)一步試驗(yàn)說明對于傳統(tǒng)的負(fù)電壓電平轉(zhuǎn)換電路，只有在電源電壓不降低的情況下，才能保證電路正常能夠工作，這也就限制了高壓晶體管尺寸的縮小能力，增加了制造工藝的復(fù)雜性。
另外，當(dāng)快閃存儲器在正常讀取時(shí)，行譯碼器需要0伏電壓，而負(fù)電壓譯碼電路的輸入電壓和負(fù)電壓VNL和VNH都被瀉放為0伏，輸出電壓為不定態(tài)，由其中第三級負(fù)高壓電平轉(zhuǎn)換電路中的PMOS晶體管213傳輸?shù)仉娖?V會有大的損失。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提出了一種負(fù)電壓譯碼電路，該譯碼電路的第一級負(fù)電壓電平轉(zhuǎn)換電路采用了正反饋設(shè)計(jì)，能夠提高電平轉(zhuǎn)換的速度。還采用了CMOS反相器使兩條支路的電源不對稱，使負(fù)高壓電平轉(zhuǎn)換電路在轉(zhuǎn)換時(shí)所需要的驅(qū)動(dòng)電流大大減少，進(jìn)而克服了傳統(tǒng)負(fù)高壓電平轉(zhuǎn)換電路由于輸入電壓降低而造成的電路不能正常工作的缺陷。本發(fā)明還設(shè)計(jì)了第四級讀取放電通路，由一個(gè)柵極接正高壓的NMOS管來傳輸?shù)仉娖?V，能夠避免高壓PMOS晶體管傳輸?shù)仉娖?V時(shí)大的損失。
本發(fā)明含有，第一級負(fù)電壓電平轉(zhuǎn)換電路把輸入的正電壓電平和零電平轉(zhuǎn)換為一個(gè)負(fù)低電壓電平和正電壓電平，并輸出給所述第二級電平移動(dòng)電路；第二級電平移動(dòng)電路把輸入的負(fù)低電壓電平和正電壓電平轉(zhuǎn)換為零電平和負(fù)低電壓電平，并輸出給所述第三級負(fù)電壓電平轉(zhuǎn)換電路；第三級負(fù)高壓電平轉(zhuǎn)換電路將輸入的零電平和負(fù)低電壓電平轉(zhuǎn)換為負(fù)高壓電平和零電平輸出；其特征在于，所述第一級負(fù)電壓電平轉(zhuǎn)換電路含有CMOS反相器(407)其輸入端連接輸入電壓；第一個(gè)反相器由PMOS管(404)和NMOS管(401)構(gòu)成，連接在CMOS反相器(407)的輸入端和負(fù)高壓輸入端之間；第二個(gè)反相器由PMOS管(403)和NMOS管(402)構(gòu)成，連接在CMOS反相器(407)的輸出端和負(fù)高壓輸入端之間，其輸出端是所述第一級負(fù)電壓電平轉(zhuǎn)換電路的輸出端；該輸出端輸出的高電平是由PMOS管(403)傳輸?shù)?，該輸出端輸出的低電平是由NMOS管(402)傳輸?shù)?；所述第一個(gè)反相器的輸入端連接第二個(gè)反相器的輸出端，第一個(gè)反相器的輸出端連接第二個(gè)反相器的輸入端，使第一個(gè)反相器和第二個(gè)反相器成為輸出電壓的正反饋通道；
在CMOS反相器(407)的輸入端和第二個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(405)，以提供第二個(gè)反相器的初始電壓；在CMOS反相器(407)的輸出端和第一個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(406)，以提供第一個(gè)反相器的初始電壓。
其特征在于，所述第三級負(fù)高壓電平轉(zhuǎn)換電路的輸出端還連接一個(gè)讀取放電通路，所述讀取放電通路是通過一個(gè)柵極接正高壓的NMOS管(416)來傳輸?shù)仉娖?V。
其特征在于，所述讀取放電通路含有NMOS管(416)其漏極接第三級負(fù)高壓電平轉(zhuǎn)換電路的輸出端，源極接地，柵極連接另一個(gè)NMOS管(415)的源極；NMOS管(415)其漏極接第三級負(fù)高壓電平轉(zhuǎn)換電路的輸出端，源極連接NMOS管(416)的柵極，源極還同時(shí)連接一個(gè)柵極接地的PMOS管(417)的漏極；CMOS反相器(418)輸入端連接控制信號，同時(shí)連接NMOS管(415)的柵極，輸出端連接PMOS管(417)的源極；PMOS管(417)單獨(dú)放在一個(gè)深N阱中，襯底和源極連接CMOS反相器(418)的輸出端，漏極連接NMOS管(416)的柵極，柵極接地；當(dāng)正常讀取時(shí)，控制信號為0電平，CMOS反相器(418)的輸出端為高電平，使得NMOS管(415)截止，NMOS管(416)導(dǎo)通以傳輸?shù)仉娖?V。
其特征在于，從電荷泵使能信號有效到輸入的負(fù)低壓和正高壓建立好期間，所述讀取放電通路的控制信號一直接低電平0伏，第一級負(fù)電壓電平轉(zhuǎn)換電路的輸入信號A一直為高電平，使輸出端電壓確定為地電平0伏。
實(shí)驗(yàn)證明，本發(fā)明所提出的負(fù)電壓譯碼電路，電平轉(zhuǎn)換速度快，輸出電平的驅(qū)動(dòng)能力強(qiáng)，對于第一級負(fù)電壓電平轉(zhuǎn)換電路來說，其轉(zhuǎn)換功耗小，當(dāng)輸入電壓降低時(shí)，該電路仍然能夠正常工作，從而減低了晶體管承受的最大電壓，增加了減小晶體管的尺寸的能力。另外由于加入了第四級讀取放電通路，使正常讀取時(shí)傳輸?shù)仉娖經(jīng)]有大的損失，達(dá)到了預(yù)期的目的。


圖1，是快閃存儲器的系統(tǒng)結(jié)構(gòu)框圖。
圖2，是傳統(tǒng)的負(fù)電壓譯碼電路。
圖3，是傳統(tǒng)負(fù)電壓譯碼電路的各節(jié)點(diǎn)電壓電平。
圖4，是本發(fā)明提出的負(fù)電壓譯碼電路。
圖5，本發(fā)明的負(fù)電壓譯碼電路的工作時(shí)序圖。
圖6，本發(fā)明的第一級負(fù)電壓電平轉(zhuǎn)換電路中晶體管的剖視圖。
具體實(shí)施例方式
結(jié)合

本發(fā)明的具體實(shí)施方式
。
圖4是本發(fā)明提出的負(fù)電壓譯碼電路，其中第一級負(fù)電壓電平轉(zhuǎn)換電路由高壓PMOS晶體管403～406，高壓NMOS晶體管401，402和一個(gè)工作于VDD電壓下的CMOS反相器407組成。
高壓PMOS晶體管404的漏極接節(jié)點(diǎn)E(NMOS管401的漏極)，柵極接在輸出節(jié)點(diǎn)C上(NMOS管的漏極)，源極接在輸入端A上。高壓PMOS晶體管405的漏極接節(jié)點(diǎn)E，柵極固定接地，源極接在輸入端A上。高壓PMOS晶體管403的漏極接輸出節(jié)點(diǎn)C，柵極接在節(jié)點(diǎn)E上，源極接在CMOS反相器407的輸出端B上。高壓PMOS晶體管406的漏極接輸出端C，柵極固定接地，源極接在CMOS反相器407的輸出端B上。高壓NMOS晶體管401的漏極接節(jié)點(diǎn)E，柵極接輸出節(jié)點(diǎn)C，源極接負(fù)電壓VNL。高壓NMOS晶體管402的漏極接輸出端C，柵極接節(jié)點(diǎn)E，源極接負(fù)低壓VNL。
高壓NMOS晶體管401和高壓PMOS晶體管404的漏極相連，柵極相連，構(gòu)成一個(gè)反相器(第一反相器)，這個(gè)反相器的輸入接節(jié)點(diǎn)C，輸出是E，節(jié)點(diǎn)E輸出的高電平是A點(diǎn)電平，低電平是VNL。高壓NMOS晶體管402和高壓PMOS晶體管403構(gòu)成另外一個(gè)反相器(第二反相器)，其輸入接節(jié)點(diǎn)E，輸出是C，節(jié)點(diǎn)C輸出的高電平是B點(diǎn)電平，低電平是VNL。由于A和B是互反的信號，所以這兩個(gè)反相器并沒有構(gòu)成鎖存器。
本發(fā)明所提出負(fù)電壓電平轉(zhuǎn)換電路具有以下特點(diǎn)兩個(gè)反相器輸入端的初始態(tài)是通過柵極接地的高壓PMOS晶體管(405，406)來確定；由高壓NMOS晶體管401和高壓PMOS晶體管404，以及高壓NMOS晶體管402和高壓PMOS晶體管403所構(gòu)成的兩個(gè)反相器，形成了一個(gè)正反饋通道，使得負(fù)高壓電平轉(zhuǎn)換電路經(jīng)過一系列的正反饋，最終輸出的高電平VDD是通過柵極接負(fù)電壓VNL的高壓PMOS晶體管403來傳輸?shù)模龃罅素?fù)電壓電平轉(zhuǎn)換電路在輸出高電平VDD時(shí)的驅(qū)動(dòng)負(fù)載能力，從而提高了轉(zhuǎn)換速度；在本負(fù)電壓電平轉(zhuǎn)換電路中CMOS反相器407連接在PMOS管403和404的源極之間，使左右兩條支路的電源不對稱，當(dāng)一邊為高電平時(shí)，另一邊為低電平，低電平的一邊所需要的驅(qū)動(dòng)電流較小，從而使整個(gè)負(fù)高壓電平轉(zhuǎn)換電路在電平轉(zhuǎn)換時(shí)所需要的驅(qū)動(dòng)電流大大減小，因此在輸入電壓降低的時(shí)候，電路仍然能正常工作，增加了縮小晶體管尺寸的能力。
下面介紹第一級負(fù)電壓電平轉(zhuǎn)換電路的工作方式。
當(dāng)輸入端A為高電平(VDD)時(shí)，CMOS反相器407的輸出端B就變?yōu)榈碗娖?伏。起初始化作用的高壓PMOS晶體管405的柵極接地，由于Vgs405-Vtp405＝VDD-|Vtp405|較低，所以高壓PMOS晶體管405弱導(dǎo)通，當(dāng)節(jié)點(diǎn)E被上拉到高于VNL+Vtn402時(shí)，由于CMOS反相器407的輸出端B為0V，所以輸出端C一定低于0伏。這時(shí)高壓PMOS晶體管404，由于其柵極C低于0伏，所以導(dǎo)通能力加大，節(jié)點(diǎn)E將再被上拉。通過這一系列的正反饋，當(dāng)E被上拉為0伏時(shí)，由于高壓NMOS晶體管402的柵極為0伏，所以高壓NMOS晶體管402完全導(dǎo)通，而高壓PMOS晶體管403由于其源端B為0伏，柵極E等于0伏，所以高壓PMOS晶體管403關(guān)斷，因此負(fù)電壓VNL通過高壓NMOS晶體管402傳到輸出端C。這時(shí)，對于高壓PMOS晶體管404來說，源極A為VDD，柵極C為負(fù)電壓VNL，此時(shí)Vgs404-Vtp404＝VDD+|VNL|-|Vtp404|很大，所以高壓PMOS晶體管404完全導(dǎo)通，而由于高壓NMOS晶體管401的柵極C為VNL，所以高壓NMOS晶體管401關(guān)斷，所以節(jié)點(diǎn)E將被快速上拉為VDD，進(jìn)一步減小了高壓NMOS晶體管402的導(dǎo)通電阻，加快了輸出端C下降到負(fù)電壓VNL的速度。
當(dāng)輸入端A為低電平(0伏)時(shí)，CMOS反相器407的輸出端B就變?yōu)閂DD。起初始化作用的高壓PMOS晶體管406的柵極接地，由于Vgs406-Vtp406＝VDD-|Vtp406|較低，所以高壓PMOS晶體管406弱導(dǎo)通，當(dāng)輸出端C被上拉到高于VNL+Vtn401時(shí)，由于輸入端A為0V，所以節(jié)點(diǎn)E一定低于0伏。這時(shí)高壓PMOS晶體管403，由于其柵極E低于0伏，所以導(dǎo)通能力加大，節(jié)點(diǎn)C將通過高壓PMOS晶體管403再被上拉。通過這一系列的正反饋，當(dāng)輸出端C被上拉為0伏時(shí)，由于高壓NMOS晶體管401的柵極為0伏且源極為一個(gè)負(fù)高壓VNL，所以高壓NMOS晶體管401完全導(dǎo)通，而高壓PMOS晶體管404由于其源端A為0伏，柵極C等于0伏，所以高壓PMOS晶體管404關(guān)斷，因此負(fù)電壓VNL通過高壓NMOS晶體管401傳到節(jié)點(diǎn)E。這時(shí)，對于高壓PMOS晶體管403來說，源極B為VDD，柵極E為負(fù)電壓VNL，此時(shí)Vgs403-Vtp403＝VDD+|VNL|-|Vtp403|很大，所以高壓PMOS晶體管403完全導(dǎo)通，而由于高壓NMOS晶體管403的柵極E為VNL，所以高壓NMOS晶體管402關(guān)斷，所以輸出端C將被快速上拉為VDD，加快了輸出端C上升到正電壓VDD的速度。
當(dāng)輸入端A由低電平0伏變?yōu)楦唠娖絍DD時(shí)，CMOS反相器407的輸出端B從高電平VDD變?yōu)?伏。此時(shí)柵極和源極都接地0伏，漏極C為VDD的高壓PMOS晶體管406開啟；由于柵極為負(fù)電壓VNL，源極B為地0伏，所以高壓PMOS晶體管403強(qiáng)導(dǎo)通；高壓NMOS晶體管402的柵極E由原來的VNL被上拉到VNL+Vtn402，所以高壓NMOS晶體管402弱開啟。這三個(gè)晶體管(402，403，406)將輸出端C由原來的VDD快速泄放到低電平0V。
節(jié)點(diǎn)E將由柵極都接地0伏，源極都接高電平VDD的高壓PMOS晶體管404，405同時(shí)上拉。節(jié)點(diǎn)E只需被上拉到負(fù)電壓1/2VNL時(shí)，由高壓PMOS晶體管403和高壓NMOS晶體管402組成的反相器就會翻轉(zhuǎn)。加在由高壓PMOS晶體管403和高壓NMOS晶體管402組成的反相器兩端的電壓是|VNL|，所以瞬態(tài)轉(zhuǎn)換電流較小，轉(zhuǎn)換的功耗也較小。
當(dāng)輸出端C變?yōu)樨?fù)電壓時(shí)，高壓PMOS晶體管404導(dǎo)通電阻變小，節(jié)點(diǎn)E將被快速上拉，由于高壓NMOS晶體管402，輸出端C將會再次被下拉。從而形成一個(gè)正反饋過程。節(jié)點(diǎn)E只需被上拉到-|Vt403|時(shí)，高壓PMOS晶體管403就會截止。從而減小了轉(zhuǎn)換所需時(shí)間。
當(dāng)輸入端A由高電平VDD變?yōu)榈碗娖?伏時(shí)，過程則剛好相反。
如圖6所示，由于引入了負(fù)電壓VNL，對于P型襯底600來說，就需要加入深N阱601來隔離負(fù)壓。所以高壓NMOS晶體管401、402需要放于被深N阱隔離的P阱602中。高壓PMOS晶體管403～406放于深N阱601中。
如上所述，本發(fā)明提供的負(fù)電壓電平轉(zhuǎn)換電路電平轉(zhuǎn)換速度快，轉(zhuǎn)換功耗小，具有在低電壓條件下的工作能力，能夠大大減小高壓晶體管需要承受的電壓，從而提高了高壓晶體管的縮小能力，增大了芯片的集成度，簡化了工藝的復(fù)雜性。
第二級電平移動(dòng)電路仍然采用了分別由PMOS晶體管409、NMOS管408，以及PMOS管419和NMOS管410構(gòu)成的兩個(gè)反相器，使輸入的正高壓和負(fù)低壓電平轉(zhuǎn)換為0電平和負(fù)低壓電平。
第三級負(fù)高壓電平轉(zhuǎn)換電路仍采用傳統(tǒng)的第三級負(fù)高壓電平轉(zhuǎn)換電路。
此外，當(dāng)快閃存儲器在正常讀取時(shí)，系統(tǒng)不產(chǎn)生負(fù)電壓，由于柵極接0伏的高壓PMOS晶體管傳輸?shù)仉娖?伏有較大的損失，為了使負(fù)電壓譯碼電路依然能夠輸出地電平0伏，加入了讀取放電通路423，該讀取放電通路由CMOS反相器418、NMOS管415、416，以及PMOS管417構(gòu)成。存儲器在正常讀取時(shí)，讀取控制信號RC接低電平0伏，最終輸出端out將被高壓NMOS晶體管416下拉為地電平0伏。這樣就避免了高壓PMOS晶體管傳輸?shù)仉娖?伏的損失。從而使行譯碼器在讀取時(shí)正常工作。
本發(fā)明提出的快閃存儲器負(fù)電壓譯碼器的詳細(xì)工作過程如下對存儲單元進(jìn)行擦除操作時(shí)，輸入信號A為高電平VDD，節(jié)點(diǎn)E最終將被高壓PMOS晶體管404，405上拉為高電平VDD，從而負(fù)電壓電平轉(zhuǎn)換電路420輸出C就變?yōu)樨?fù)低壓VNL，由于高壓PMOS晶體管409導(dǎo)通，所以節(jié)點(diǎn)D變?yōu)榈仉娖?伏，而節(jié)點(diǎn)DB變?yōu)樨?fù)電壓VNL，這樣傳統(tǒng)的負(fù)高壓電平轉(zhuǎn)換電路422中的節(jié)點(diǎn)N將被高壓PMOS晶體管413上拉為地電平0伏，從而高壓NMOS晶體管412導(dǎo)通，所以輸出端out被下拉為負(fù)高壓VNH。這時(shí)，為了防止加在高壓PMOS晶體管417承受VDD+|VNH|的高壓，控制信號RC接高電平VDD，輸出端IR就變?yōu)榈仉娖?伏，由于高壓PMOS晶體管417單獨(dú)放在一個(gè)深N阱中，這是高壓PMOS晶體管417的深N阱也就相應(yīng)的變?yōu)榈仉娖?伏。從而使高壓PMOS晶體管417承受的高壓最大為|VNH|。由于高壓NMOS晶體管415柵極RC為VDD，所以節(jié)點(diǎn)NR被下拉為負(fù)高壓VNH，由于高壓NMOS晶體管416柵極為負(fù)高壓VNH，所以高壓NMOS晶體管416關(guān)斷。由于高壓PMOS晶體管417的柵極為地電平0伏，源級IR為0伏，所以高壓PMOS晶體管417也截止。
對存儲單元進(jìn)行寫操作時(shí)，輸入信號A為低電平0伏時(shí)，節(jié)點(diǎn)C最終將被高壓PMOS晶體管403，406上拉為高電平VDD，從而負(fù)電壓電平轉(zhuǎn)換電路420輸出C就變?yōu)楦唠娖絍DD，由于高壓PMOS晶體管409截止，所以節(jié)點(diǎn)D變?yōu)樨?fù)電壓電平VNL，而節(jié)點(diǎn)DB變?yōu)榈仉娖?伏，這時(shí)通過傳統(tǒng)的負(fù)電壓電平轉(zhuǎn)換電路422，輸出端out將被高壓PMOS晶體管414上拉為地電平0伏。這時(shí)，控制信號RC接高電平VDD。由于高壓NMOS晶體管415柵極RC為VDD，所以節(jié)點(diǎn)NR被下拉為地電平0伏，由于高壓NMOS晶體管416柵極為地電平0伏，所以高壓NMOS晶體管416關(guān)斷。由于高壓PMOS晶體管417的柵極為地電平0伏，源級IR為0伏，所以高壓PMOS晶體管417也截止，從而使地電平0伏得到隔離。
當(dāng)正常讀取時(shí)，所有負(fù)電壓VNL，VNH都被泄放為0伏，而第三級輸出端則處于不定狀態(tài)。為了把輸出端下拉為地電平0伏，讀取控制信號RC接低電平0伏，輸出端IR就變?yōu)楦唠娖絍DD。由于高壓PMOS晶體管417的柵極接地0伏，源極和深N阱都接高電平VDD，所以高壓PMOS晶體管417導(dǎo)通，節(jié)點(diǎn)NR被上拉為VDD，由于高壓NMOS晶體管415柵極RC為0伏，所以高壓NMOS晶體管415截止；由于高壓NMOS晶體管416柵極NR為高電平VDD，所以高壓NMOS晶體管416導(dǎo)通，最終輸出端out將被高壓NMOS晶體管416下拉為地電平0伏。
一般系統(tǒng)采用單電源供電方式，高壓通過內(nèi)部電荷泵產(chǎn)生需要一段建立時(shí)間，本發(fā)明快閃存儲器負(fù)電壓譯碼器中的兩個(gè)負(fù)電壓VNL，VNH在產(chǎn)生建立時(shí)間tr中，要產(chǎn)生一個(gè)過渡狀態(tài)。為了防止輸出端out在過渡態(tài)的不確定性，從電荷泵使能信號Erase有效到負(fù)電壓VNL，VNH建立好期間，控制信號RC一直接低電平0伏，塊地址信號A一直為高電平VDD。這樣就使輸出端out狀態(tài)確定為地電平0伏。時(shí)序如圖5所示。
在本發(fā)明中，負(fù)低壓VNL應(yīng)滿足條件|Vtp|＜|VNL|＜|VNH|-VDD。當(dāng)負(fù)高壓VNH＝-8伏時(shí)，負(fù)低壓一般選擇在-2伏～-6伏之間。
權(quán)利要求
1.負(fù)電壓譯碼電路，含有第一級負(fù)電壓電平轉(zhuǎn)換電路把輸入的正電壓電平和零電平轉(zhuǎn)換為一個(gè)負(fù)低電壓電平和正電壓電平，并輸出給所述第二級電平移動(dòng)電路；第二級電平移動(dòng)電路把輸入的負(fù)低電壓電平和正電壓電平轉(zhuǎn)換為零電平和負(fù)低電壓電平，并輸出給所述第三級負(fù)電壓電平轉(zhuǎn)換電路；第三級負(fù)高壓電平轉(zhuǎn)換電路將輸入的零電平和負(fù)低電壓電平轉(zhuǎn)換為負(fù)高壓電平和零電平輸出；其特征在于，所述第一級負(fù)電壓電平轉(zhuǎn)換電路含有CMOS反相器(407)其輸入端連接輸入電壓；第一個(gè)反相器由PMOS管(404)和NMOS管(401)構(gòu)成，連接在CMOS反相器(407)的輸入端和負(fù)高壓輸入端之間；第二個(gè)反相器由PMOS管(403)和NMOS管(402)構(gòu)成，連接在CMOS反相器(407)的輸出端和負(fù)高壓輸入端之間，其輸出端是所述第一級負(fù)電壓電平轉(zhuǎn)換電路的輸出端；該輸出端輸出的高電平是由PMOS管(403)傳輸?shù)?，該輸出端輸出的低電平是由NMOS管(402)傳輸?shù)?；所述第一個(gè)反相器的輸入端連接第二個(gè)反相器的輸出端，第一個(gè)反相器的輸出端連接第二個(gè)反相器的輸入端，使第一個(gè)反相器和第二個(gè)反相器成為輸出電壓的正反饋通道；在CMOS反相器(407)的輸入端和第二個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(405)，以提供第二個(gè)反相器的初始電壓；在CMOS反相器(407)的輸出端和第一個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(406)，以提供第一個(gè)反相器的初始電壓。
2.如權(quán)利要求1所述的負(fù)電壓譯碼電路，其特征在于，所述第三級負(fù)高壓電平轉(zhuǎn)換電路的輸出端還連接一個(gè)讀取放電通路，所述讀取放電通路是通過一個(gè)柵極接正高壓的NMOS管(416)來傳輸?shù)仉娖?V。
3.如權(quán)利要求1或2所述的負(fù)電壓譯碼電路，其特征在于，所述讀取放電通路含有NMOS管(416)其漏極接第三級負(fù)高壓電平轉(zhuǎn)換電路的輸出端，源極接地，柵極連接另一個(gè)NMOS管(415)的源極；NMOS管(415)其漏極接第三級負(fù)高壓電平轉(zhuǎn)換電路的輸出端，源極連接NMOS管(416)的柵極，源極還同時(shí)連接一個(gè)柵極接地的PMOS管(417)的漏極；CMOS反相器(418)輸入端連接控制信號，同時(shí)連接NMOS管(415)的柵極，輸出端連接PMOS管(417)的源極；PMOS管(417)單獨(dú)放在一個(gè)深N阱中，襯底和源極連接CMOS反相器(418)的輸出端，漏極連接NMOS管(416)的柵極，柵極接地；當(dāng)正常讀取時(shí)，控制信號為0電平，CMOS反相器(418)的輸出端為高電平，使得NMOS管(415)截止，NMOS管(416)導(dǎo)通以傳輸?shù)仉娖?V。
4.如權(quán)利要求3所述的負(fù)電壓譯碼電路，其特征在于，從電荷泵使能信號有效到輸入的負(fù)低壓和正高壓建立好期間，所述讀取放電通路的控制信號一直接低電平0伏，第一級負(fù)電壓電平轉(zhuǎn)換電路的輸入信號A一直為高電平，使輸出端電壓確定為地電平0伏。
全文摘要
負(fù)電壓譯碼電路屬于混合信號處理集成電路和不揮發(fā)存儲器電路設(shè)計(jì)技術(shù)領(lǐng)域。其特征是，第一級負(fù)電壓電平轉(zhuǎn)換電路含有兩個(gè)分別由PMOS管和NMOS管構(gòu)成的反相器，這兩個(gè)反相器的輸入端和輸出端彼此連接構(gòu)成輸出電壓的正反饋通道，輸出正高壓由其中一個(gè)反相器的PMOS管傳輸，負(fù)低壓由NMOS管傳輸；一個(gè)工作在輸入電壓下的CMOS反相器，使其兩邊的支路電流不對稱；兩個(gè)反相器的初始輸入電壓由兩個(gè)柵極接地的PMOS管確定。還有一個(gè)讀取放電通路，使正常讀取時(shí)輸出的地電平由柵極接正高壓的NMOS管傳輸，避免了由PMOS管傳輸?shù)膿p失。本發(fā)明電平轉(zhuǎn)換速度快，增加了縮小晶體管尺寸的能力，沒有正常讀取時(shí)地電平傳輸?shù)膿p失。
文檔編號G11C16/16GK1494215SQ0315636
公開日2004年5月5日 申請日期2003年9月5日 優(yōu)先權(quán)日2003年9月5日
發(fā)明者段志剛, 潘立陽, 伍冬, 朱鈞 申請人:清華大學(xué)