專利名稱：負(fù)電壓電平轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
負(fù)電壓電平轉(zhuǎn)換電路涉及到混合信號(hào)處理集成電路和不揮發(fā)存儲(chǔ)器電路設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
目前，在不揮發(fā)性存儲(chǔ)器中，快閃存儲(chǔ)器(Flash Memory)以其高編程速度、高集成度和優(yōu)越的性能迅速得到發(fā)展。1984年Masuoka等首次提出快閃存儲(chǔ)器的概念，即通過按塊(sector)擦除按位寫編程來實(shí)現(xiàn)了快閃擦除的高速度，并消除了EEPROM(ErasableProgrammable Read-only memory可擦可編程只讀存儲(chǔ)器)中必需的選擇管。
圖1是一個(gè)傳統(tǒng)快閃存儲(chǔ)器單元的剖視圖，它為由多晶硅浮柵103(Floating Gate)和控制柵101(Control Gate)組成的疊柵結(jié)構(gòu)。在p型半導(dǎo)體襯底上，在源極區(qū)105注入形成的n+結(jié)構(gòu)；在漏極區(qū)107注入形成的n+結(jié)構(gòu)。浮柵103位于源極區(qū)105和。漏極區(qū)107之間的P型襯底106的上方。同時(shí)浮柵103和襯底106之間用絕緣層104隔離。在控制柵101和浮柵103之間用絕緣層102隔離。這種疊柵結(jié)構(gòu)，從控制柵101看到的存儲(chǔ)單元的閾值電壓，會(huì)跟隨浮柵103中電子的多少的變化而變化。
圖2是傳統(tǒng)NOR型快閃存儲(chǔ)器的局部陣列結(jié)構(gòu)示意圖。存儲(chǔ)單元的控制柵101接在相應(yīng)的字線WL0-WL3上，存儲(chǔ)單元的漏極107接在相應(yīng)的位線LB0-LB3上，一個(gè)塊中所有存儲(chǔ)單元的源極105都接在同一根源線VS上。
表1是當(dāng)存儲(chǔ)器編程，讀取，擦除所需要加在字線，位線，源線上的典型電壓。

表1傳統(tǒng)采用漏極溝道熱電子(Channel Hot Electron)注入來執(zhí)行寫入(Write或者Program)操作，采用Fowler-Nordheim(簡稱F-N)隧穿效應(yīng)穿透到源極來進(jìn)行擦除(Erase)操作。在采用溝道熱電子注入進(jìn)行寫入操作的過程中，漏極105加一4伏～6伏的電壓，控制柵101加一8伏～12伏的電壓，源極107及襯底106接地。在漏極105和控制柵101電壓共同作用下，溝道中產(chǎn)生的熱電子可以穿透隧穿氧化層注入到浮柵103中，從而實(shí)現(xiàn)寫入操作。在采用F-N隧穿效應(yīng)穿透到源極107的過程中，漏極105浮空，源極107加一個(gè)4伏～6伏的電壓，控制柵101加一負(fù)6伏～負(fù)10伏的電壓。
由此可見，當(dāng)對存儲(chǔ)器進(jìn)行不同操作時(shí)，需要在存儲(chǔ)單元的控制柵，源極，漏極，加上相應(yīng)的電壓。因此在不揮發(fā)性存儲(chǔ)器中，就需要一個(gè)能夠把輸入電壓轉(zhuǎn)換為不同操作所需要的正高壓或者負(fù)高壓的電路。
圖3是一個(gè)傳統(tǒng)的負(fù)高壓電平轉(zhuǎn)換電路。當(dāng)輸入端B為高電平VDD的時(shí)候，高壓PMOS晶體管402截止，反相器I401的輸出端Bb為0V，所以高壓PMOS晶體管403導(dǎo)通，out被上拉為VDD。由于高壓NMOS晶體管400的柵極out為VDD，此時(shí)高壓NMOS晶體管400導(dǎo)通，所以節(jié)點(diǎn)outb就被下拉為負(fù)高壓VNH。對于高壓NMOS晶體管401，由于其柵極被下拉為VNH，所以高壓NMOS晶體管401關(guān)斷。當(dāng)輸入端B為低電平0V的時(shí)候，高壓PMOS晶體管402導(dǎo)通，outb被上拉為VDD，此時(shí)高壓NMOS晶體管401導(dǎo)通，同時(shí)反相器I401的輸出端Bb為VDD，所以高壓PMOS晶體管403截止，輸出端out就被下拉為負(fù)高壓VNH。高壓NMOS晶體管400的柵極out由于被下拉為VNH，所以高壓NMOS晶體管400關(guān)斷。因此，當(dāng)輸入端B在低電平0V和高電平VDD變化時(shí)，輸出端out相應(yīng)的在負(fù)高壓VNH和電源VDD之間切換，從而完成了對輸入電平的轉(zhuǎn)換。
對于圖3所示的傳統(tǒng)負(fù)電壓電平轉(zhuǎn)換電路來說，輸出端out為高電平VDD的時(shí)候，由于高壓PMOS晶體管403的柵極Bb為0V，所以對于高壓PMOS晶體管403來說，Vgs403-Vt403＝VDD-|VtMP403|。當(dāng)電源電壓VDD降低時(shí)，高壓PMOS晶體管403的導(dǎo)通能力也將相應(yīng)的降低，因而輸出高電平驅(qū)動(dòng)能力也會(huì)下降，最終將影響該電路的電平轉(zhuǎn)換速度。因此對于傳統(tǒng)的負(fù)高壓電平轉(zhuǎn)換電路，當(dāng)電源電壓下降后，將會(huì)出現(xiàn)較大的轉(zhuǎn)換功耗。進(jìn)一步試驗(yàn)說明對于傳統(tǒng)的負(fù)高壓電平轉(zhuǎn)換電路，只有在電源電壓不降低的情況下，才能保證電路正常能夠工作，這也就限制了高壓晶體管尺寸的縮小能力，增加了制造工藝的復(fù)雜性。
經(jīng)檢索，在現(xiàn)有的專利文獻(xiàn)和非專利文獻(xiàn)中沒有公開與本發(fā)明所提出的負(fù)電壓電平轉(zhuǎn)換電路相同或相似的電路。

發(fā)明內(nèi)容
本發(fā)明的目的就是提出一種電平轉(zhuǎn)換速度快，轉(zhuǎn)換功耗小，當(dāng)電源電壓下降時(shí)，仍然能夠正常工作的負(fù)電壓電平轉(zhuǎn)換電路。
本發(fā)明所提出的負(fù)電壓電平轉(zhuǎn)換電路含有CMOS反相器(507)其輸入端連接輸入電壓；第一個(gè)反相器由PMOS管(504)和NMOS管(501)構(gòu)成，連接在CMOS反相器(507)的輸入端和負(fù)高壓輸入端之間；第二個(gè)反相器由PMOS管(503)和NMOS管(502)構(gòu)成，連接在CMOS反相器(507)的輸出端和負(fù)高壓輸入端之間，其輸出端是所述負(fù)電壓電平轉(zhuǎn)換電路的輸出端；該輸出端輸出的高電平是由PMOS管(503)傳輸?shù)?，該輸出端輸出的低電平是由NMOS管(502)傳輸?shù)模?
所述第一個(gè)反相器的輸入端連接第二個(gè)反相器的輸出端，第一個(gè)反相器的輸出端連接第二個(gè)反相器的輸入端，使第一個(gè)反相器和第二個(gè)反相器成為輸出電壓的正反饋通道；在CMOS反相器(507)的輸入端和第二個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(505)，以提供第二個(gè)反相器的初始電壓；在CMOS反相器(507)的輸出端和第一個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(506)，以提供第一個(gè)反相器的初始電壓。
實(shí)驗(yàn)證明，本發(fā)明所提出的負(fù)電壓電平轉(zhuǎn)換電路，電平轉(zhuǎn)換速度快，功耗小，當(dāng)電源電壓下降時(shí)，仍然能夠正常工作。


圖1，是一個(gè)傳統(tǒng)快閃存儲(chǔ)器單元的剖視圖；圖2，傳統(tǒng)NOR型快閃存儲(chǔ)器的局部陣列結(jié)構(gòu)示意圖；圖3，傳統(tǒng)的負(fù)高壓電平轉(zhuǎn)換電路；圖4，本發(fā)明提出的負(fù)電壓電平轉(zhuǎn)換電路；圖5，本發(fā)明提出的負(fù)電壓電平中轉(zhuǎn)換電路晶體管的剖視圖。
具體實(shí)施例方式
結(jié)合

本發(fā)明的具體實(shí)施方式
。
圖4是本發(fā)明提出的負(fù)電壓電平轉(zhuǎn)換電路，由高壓PMOS晶體管503～506，高壓NMOS晶體管501，502和一個(gè)工作于VDD電壓下的CMOS反相器507組成。
高壓PMOS晶體管504的漏極接節(jié)點(diǎn)outb(NMOS管501的漏極)，柵極接在輸出節(jié)點(diǎn)out上(NMOS管502的漏極)，源極接在輸入端A上。高壓PMOS晶體管505的漏極接節(jié)點(diǎn)outb，柵極固定接地，源極接在輸入端A上。高壓PMOS晶體管503的漏極接輸出節(jié)點(diǎn)out，柵極接在節(jié)點(diǎn)outb上，源極接在反相器507的輸出端B上。高壓PMOS晶體管506的漏極接輸出端out，柵極固定接地，源極接在反相器507的輸出端B上。高壓NMOS晶體管501的漏極接節(jié)點(diǎn)outb，柵極接輸出節(jié)點(diǎn)out，源極接負(fù)電壓VNH。高壓NMOS晶體管502的漏極接輸出端out，柵極接節(jié)點(diǎn)outb，源極接負(fù)電壓VNH。
高壓NMOS晶體管501和高壓PMOS晶體管504的漏極相連，柵極相連，構(gòu)成第一個(gè)反相器，這個(gè)反相器的輸入接節(jié)點(diǎn)out，輸出是outb，節(jié)點(diǎn)outb輸出的高電平是A點(diǎn)電平，低電平是VNH。高壓NMOS晶體管502和高壓PMOS晶體管503構(gòu)成第二個(gè)反相器，其輸入接節(jié)點(diǎn)outb，輸出是out，節(jié)點(diǎn)out輸出的高電平是B點(diǎn)電平，低電平是VNH。由于A和B是互反的信號(hào)，所以這兩個(gè)反相器并沒有構(gòu)成鎖存器。
本發(fā)明所提出負(fù)電壓電平轉(zhuǎn)換電路具有以下特點(diǎn)其初始態(tài)是通過柵極接地的高壓PMOS晶體管(505，506)來確定，由高壓NMOS晶體管501和高壓PMOS晶體管504，以及高壓NMOS晶體管502和高壓PMOS晶體管503所構(gòu)成的兩個(gè)反相器，形成了正反饋通道，使得負(fù)高壓電平轉(zhuǎn)換電路的轉(zhuǎn)換速度大大提高，尤其是輸出的高電平VDD是通過柵極接負(fù)高壓VNH的高壓PMOS晶體管503來傳輸?shù)?，增大了?fù)高壓電平轉(zhuǎn)換電路在輸出高電平VDD時(shí)的驅(qū)動(dòng)負(fù)載能力，從而提高了轉(zhuǎn)換速度；在本負(fù)高壓電平轉(zhuǎn)換電路中CMOS反相器507連接在PMOS管503和504的源極之間，使左右兩條支路的電源不對稱，一邊為高電平，另一邊為低電平，由于低電平的一邊所需要的驅(qū)動(dòng)電流較小，從而使整個(gè)負(fù)高壓電平轉(zhuǎn)換電路在電平轉(zhuǎn)換時(shí)所需要的驅(qū)動(dòng)電流大大減小，因此在輸入電壓降低的時(shí)候，電路仍然能正常工作。這樣就能夠減小晶體管的尺寸，從而減小芯片的尺寸。
下面介紹本發(fā)明所提出的負(fù)電壓電平轉(zhuǎn)換電路的工作方式。
當(dāng)輸入端A為高電平(VDD)時(shí)，反相器507的輸出端B就變?yōu)榈碗娖?伏。起初始化作用的高壓PMOS晶體管505的柵極接地，由于Vgs505-Vtp505＝VDD-|Vtp505|較低，所以高壓PMOS晶體管505弱導(dǎo)通，當(dāng)節(jié)點(diǎn)outb被上拉到高于VNH+Vtn602時(shí)，由于反相器507的輸出端B為0V，所以輸出端out一定低于0伏。這時(shí)高壓PMOS晶體管504，由于其柵極out低于0伏，所以導(dǎo)通能力加大，節(jié)點(diǎn)outb將再被上拉。通過這一系列的正反饋，當(dāng)outb被上拉為0伏時(shí)，由于高壓NMOS晶體管502的柵極為0伏，所以高壓NMOS晶體管502完全導(dǎo)通，而高壓PMOS晶體管503由于其源端B為0伏，柵極outb等于0伏，所以高壓PMOS晶體管503關(guān)斷，因此負(fù)電壓VNH通過高壓NMOS晶體管502傳到輸出端out。這時(shí)，對于高壓PMOS晶體管504來說，源極A為VDD，柵極out為負(fù)電壓VNH，此時(shí)Vgs504-Vtp504＝VDD+|VNH|-|Vtp504|很大，所以高壓PMOS晶體管504完全導(dǎo)通，而由于高壓NMOS晶體管501的柵極out為VNH，所以高壓NMOS晶體管501關(guān)斷，所以節(jié)點(diǎn)outb將被快速上拉為VDD，進(jìn)一步減小了高壓NMOS晶體管502的導(dǎo)通電阻，加快了輸出端out下降到負(fù)電壓VNH的速度。
當(dāng)輸入端A為低電平(0伏)時(shí)，反相器507的輸出端B就變?yōu)閂DD。起初始化作用的高壓PMOS晶體管506的柵極接地，由于Vgs506-Vtp506＝VDD-|Vtp506|較低，所以高壓PMOS晶體管506弱導(dǎo)通，當(dāng)輸出端out被上拉到高于VNH+Vtn501時(shí)，由于輸入端A為0V，所以節(jié)點(diǎn)outb一定低于0伏。這時(shí)高壓PMOS晶體管503，由于其柵極outb低于0伏，所以導(dǎo)通能力加大，節(jié)點(diǎn)out將通過高壓PMOS晶體管503再被上拉。通過這一系列的正反饋，當(dāng)輸出端out被上拉為0伏時(shí)，由于高壓NMOS晶體管501的柵極為0伏且源極為一個(gè)負(fù)高壓VNH，所以高壓NMOS晶體管501完全導(dǎo)通，而高壓PMOS晶體管504由于其源端A為0伏，柵極out等于0伏，所以高壓PMOS晶體管504關(guān)斷，因此負(fù)電壓VNH通過高壓NMOS晶體管501傳到節(jié)點(diǎn)outb。這時(shí)，對于高壓PMOS晶體管503來說，源極B為VDD，柵極outb為負(fù)電壓VNH，此時(shí)Vgs503-Vtp503＝VDD+|VNH|-|Vtp503|很大，所以高壓PMOS晶體管503完全導(dǎo)通，而由于高壓NMOS晶體管503的柵極outb為VNH，所以高壓NMOS晶體管502關(guān)斷，所以輸出端out將被快速上拉為VDD，加快了輸出端out上升到正電壓VDD的速度。
當(dāng)輸入端A由低電平0伏變?yōu)楦唠娖絍DD，或由高電平VDD變?yōu)榈碗娖?伏時(shí)，該負(fù)電壓電平轉(zhuǎn)換電路在瞬態(tài)轉(zhuǎn)換過程中通過以下特點(diǎn)，達(dá)到其較快的工作速度，以及減小轉(zhuǎn)換功耗的。
當(dāng)輸入端A由低電平0伏變?yōu)楦唠娖絍DD時(shí)，反相器507的輸出端B從高電平VDD變?yōu)?伏。此時(shí)柵極和源極都接地0伏，漏極out為VDD的高壓PMOS晶體管506開啟；由于柵極為負(fù)電壓VNH，源極B為地0伏，所以高壓PMOS晶體管503強(qiáng)導(dǎo)通；高壓NMOS晶體管502的柵極outb由原來的VNH被上拉到VNH+Vtn502，所以高壓NMOS晶體管502弱開啟。這三個(gè)晶體管(502，503，506)將輸出端out由原來的VDD快速泄放到低電平0V。
節(jié)點(diǎn)outb將由柵極都接地0伏，源極都接高電平VDD的高壓PMOS晶體管504，505同時(shí)上拉。節(jié)點(diǎn)outb只需被上拉到負(fù)電壓1/2VNH時(shí)，由高壓PMOS晶體管503和高壓NMOS晶體管502組成的反相器就會(huì)翻轉(zhuǎn)。加在由高壓PMOS晶體管503和高壓NMOS晶體管502組成的反相器兩端的電壓是|VNH|，所以瞬態(tài)轉(zhuǎn)換電流較小，轉(zhuǎn)換的功耗也較小。
當(dāng)輸出端out變?yōu)樨?fù)電壓時(shí)，高壓PMOS晶體管504導(dǎo)通電阻變小，節(jié)點(diǎn)outb將被快速上拉，由于高壓NMOS晶體管502，輸出端out將會(huì)再次被下拉。從而形成一個(gè)正反饋過程。節(jié)點(diǎn)outb只需被上拉到一|Vt503|時(shí)，高壓PMOS晶體管503就會(huì)截止。從而減小了轉(zhuǎn)換所需時(shí)間。
當(dāng)輸入端A由高電平VDD變?yōu)榈碗娖?伏時(shí)，過程則剛好相反。
如圖5所示，由于引入了負(fù)電壓VNH，對于P型襯底600來說，就需要加入深N阱601來隔離負(fù)壓。所以高壓NMOS晶體管501、502需要放于被深N阱隔離的P阱602中。高壓PMOS晶體管503～506放于深N阱601中。
如上所述，本發(fā)明提供的負(fù)電壓電平轉(zhuǎn)換電路電平轉(zhuǎn)換速度快，轉(zhuǎn)換功耗小，具有在低電壓條件下的工作能力，能夠大大減小高壓晶體管需要承受的電壓，從而提高了高壓晶體管的縮小能力，增大了芯片的集成度，簡化了工藝的復(fù)雜性。
權(quán)利要求
1.負(fù)電壓電平轉(zhuǎn)換電路，其特征在于，含有CMOS反相器(507)其輸入端連接輸入電壓；第一個(gè)反相器由PMOS管(504)和NMOS管(501)構(gòu)成，連接在CMOS反相器(507)的輸入端和負(fù)高壓輸入端之間；第二個(gè)反相器由PMOS管(503)和NMOS管(502)構(gòu)成，連接在CMOS反相器(507)的輸出端和負(fù)高壓輸入端之間，其輸出端是所述負(fù)電壓電平轉(zhuǎn)換電路的輸出端；該輸出端輸出的高電平是由PMOS管(503)傳輸?shù)模撦敵龆溯敵龅牡碗娖绞怯蒒MOS管(502)傳輸?shù)?；所述第一個(gè)反相器的輸入端連接第二個(gè)反相器的輸出端，第一個(gè)反相器的輸出端連接第二個(gè)反相器的輸入端，使第一個(gè)反相器和第二個(gè)反相器成為輸出電壓的正反饋通道；在CMOS反相器(507)的輸入端和第二個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(505)，以提供第二個(gè)反相器的初始電壓；在CMOS反相器(507)的輸出端和第一個(gè)反相器的輸入端之間連接一個(gè)柵極接地的PMOS管(506)，以提供第一個(gè)反相器的初始電壓。
全文摘要
負(fù)電壓電平轉(zhuǎn)換電路屬于混合信號(hào)處理集成電路和不揮發(fā)存儲(chǔ)器電路設(shè)計(jì)技術(shù)領(lǐng)域。其特征是，含有兩個(gè)分別由PMOS管和NMOS管構(gòu)成的反相器，這兩個(gè)反相器的輸入端和輸出端彼此連接構(gòu)成輸出電壓的正反饋通道，輸出正高壓由其中一個(gè)反相器的PMOS管傳輸，負(fù)低壓由NMOS管傳輸，該正反饋通道加快了電平轉(zhuǎn)換的速度；一個(gè)工作在輸入電壓下的CMOS反相器，使其兩邊的支路電流不對稱，而減小了轉(zhuǎn)換需要的功耗；兩個(gè)反相器的初始輸入電壓由兩個(gè)柵極接地的PMOS管確定。本發(fā)明電平轉(zhuǎn)換速度快，輸入電壓降低時(shí)仍能正常工作，增加了縮小晶體管尺寸的能力。
文檔編號(hào)G11C16/06GK1490933SQ03156368
公開日2004年4月21日 申請日期2003年9月5日 優(yōu)先權(quán)日2003年9月5日
發(fā)明者段志剛, 潘立陽, 伍冬, 朱鈞 申請人:清華大學(xué)