專(zhuān)利名稱(chēng)：靜態(tài)半導(dǎo)體存儲(chǔ)裝置及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)半導(dǎo)體存儲(chǔ)裝置及其控制方法。
背景技術(shù)：
典型的常規(guī)靜態(tài)半導(dǎo)體存儲(chǔ)裝置是SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)。圖3是示出常規(guī)SRAM的存儲(chǔ)單元陣列的圖。如圖3所示，n個(gè)存儲(chǔ)單元CELL0、CELL1、…、CELLn(以下稱(chēng)為存儲(chǔ)單元CELL)與一對(duì)位線(xiàn)BL和XBL連接。位線(xiàn)BL和XBL均通過(guò)預(yù)充電p-MOSFET 51與電源電壓(Vdd)連接。預(yù)充電消除信號(hào)φ的信號(hào)線(xiàn)與p-MOSFET 51的柵極端子連接，以使p-MOSFET 51由預(yù)充電消除信號(hào)φ進(jìn)行接通/斷開(kāi)控制。注意，位線(xiàn)BL和XBL具有互補(bǔ)關(guān)系。
各存儲(chǔ)單元CELL均由六個(gè)晶體管形成。其中的四個(gè)晶體管，即兩個(gè)p-MOSFET 52a和兩個(gè)n-MOSFET 52b構(gòu)成用于保持?jǐn)?shù)據(jù)的數(shù)據(jù)閂鎖電路。剩余兩個(gè)n-MOSFET 53對(duì)數(shù)據(jù)閂鎖電路與位線(xiàn)BL和XBL之間的連接進(jìn)行控制。字線(xiàn)WL0、WL1、…、WLn與用于對(duì)與位線(xiàn)BL和XBL的連接進(jìn)行控制的n-MOSFET 53的柵極端子連接。n-MOSFET 53由字線(xiàn)WL的信號(hào)進(jìn)行接通/斷開(kāi)控制。上述SRAM具有備用模式、寫(xiě)入模式和讀出模式。在備用模式中，不對(duì)存儲(chǔ)單元進(jìn)行寫(xiě)入和讀出存取。
將對(duì)上述數(shù)據(jù)閂鎖電路的構(gòu)成進(jìn)行詳細(xì)說(shuō)明。兩個(gè)p-MOSFET 52a分別在節(jié)點(diǎn)A和B與用于提供電源電壓的電源線(xiàn)之間連接。兩個(gè)n-MOSFET 52b分別在地與節(jié)點(diǎn)A和B之間連接。p-MOSFET 52a和n-MOSFET 52b的柵極端子和漏極端子相互連接，以形成反相器。柵極端子之間的連接點(diǎn)和漏極端子之間的連接點(diǎn)(節(jié)點(diǎn)A和B)也被連接。因此，形成數(shù)據(jù)閂鎖電路。
圖4是示出圖3所示的存儲(chǔ)單元陣列的操作的波形圖。在時(shí)刻t70，SRAM處于讀出模式中。由于p-MOSFET 51接通，因而位線(xiàn)BL和XBL保持在高電平。在時(shí)刻t71，預(yù)充電消除信號(hào)φ變?yōu)楦唠娖剑员阆痪€(xiàn)BL和XBL的預(yù)充電。與該操作同步，要存取的存儲(chǔ)單元CELL的字線(xiàn)WL變?yōu)楦唠娖剑员銏?zhí)行讀出操作(在讀出模式中)。參照?qǐng)D4，位線(xiàn)BL和XBL的電位變化表示讀出操作。
在時(shí)刻t72，當(dāng)結(jié)束讀出操作時(shí)，SRAM變?yōu)閭溆媚Ｊ健ｎA(yù)充電消除信號(hào)φ變?yōu)榈碗娖?，以便開(kāi)始使位線(xiàn)BL和XBL預(yù)充電。在寫(xiě)入操作中(在寫(xiě)入模式下)的信號(hào)波形中，僅位線(xiàn)BL和XBL的電位變化與上述讀出操作中的信號(hào)波形不同。
在上述SRAM中，由于位線(xiàn)BL和XBL在備用模式中保持在高電平，因而產(chǎn)生從位線(xiàn)BL或XBL流到存儲(chǔ)單元CELL的漏泄電流。
例如，假定圖3所示的存儲(chǔ)單元CELL0內(nèi)的數(shù)據(jù)閂鎖電路右側(cè)的節(jié)點(diǎn)A保持低電平。節(jié)點(diǎn)A通過(guò)晶體管53與位線(xiàn)XBL連接。在備用模式中，位線(xiàn)XBL被預(yù)充電到高電平。因此，漏泄電流Ioff從位線(xiàn)XBL流到節(jié)點(diǎn)A。在左側(cè)的節(jié)點(diǎn)B，由于晶體管53的兩個(gè)端子(源極端子和漏極端子)處于高電平，因而漏泄電流不流動(dòng)。此外，如存儲(chǔ)單元CELLn所示，當(dāng)節(jié)點(diǎn)B保持低電平時(shí)，漏泄電流Ioff從位線(xiàn)BL流到節(jié)點(diǎn)B。
如上所述，漏泄電流Ioff根據(jù)由所有存儲(chǔ)單元CELL保持的數(shù)據(jù)流到位線(xiàn)BL或XBL。也就是說(shuō)，在圖3中，由于n個(gè)存儲(chǔ)單元CELL與位線(xiàn)BL和XBL連接，因而總漏泄電流Ioff×n流到位線(xiàn)BL或XBL。當(dāng)在諸如蜂窩電話(huà)那樣的備用時(shí)間非常長(zhǎng)的裝置內(nèi)使用上述SRAM時(shí)，位線(xiàn)BL和XBL總是被預(yù)充電到高電平，并且漏泄電流連續(xù)流動(dòng)。
在上述SRAM中，為了減少備用模式中的存儲(chǔ)單元CELL的漏泄電流，位線(xiàn)BL和XBL被設(shè)定在浮動(dòng)狀態(tài)下。圖5是在圖3所示的SRAM的備用模式中采用把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下的方法時(shí)的波形圖。在該方法中，在時(shí)刻t80，SRAM處于讀出模式中以及處于存儲(chǔ)單元CELL的非存取狀態(tài)下。因此，預(yù)充電消除信號(hào)φ變?yōu)楦唠娖?，以便把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下。
然后，在時(shí)刻t81，在存取存儲(chǔ)單元CELL之前，預(yù)充電消除信號(hào)φ變?yōu)榈碗娖剑允刮痪€(xiàn)BL和XBL預(yù)充電。如圖5所示，用于使預(yù)充電消除信號(hào)φ變?yōu)榈碗娖降亩〞r(shí)與時(shí)鐘信號(hào)的后沿(或前沿)對(duì)應(yīng)。
在時(shí)刻t82，預(yù)充電消除信號(hào)φ變?yōu)楦唠娖剑瑫r(shí)，字線(xiàn)WL變?yōu)楦唠娖剑员愦嫒〈鎯?chǔ)單元CELL。如上所述，即使在讀出模式中，也可在存儲(chǔ)單元CELL的非存取狀態(tài)下把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下，從而減少漏泄電流。在存取狀態(tài)下，在存取存儲(chǔ)單元CELL之前，使位線(xiàn)BL和XBL預(yù)充電。然后，存取存儲(chǔ)單元CELL。
在時(shí)刻t83，SRAM被設(shè)定在備用模式中。字線(xiàn)WL變?yōu)榈碗娖?，并且把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下。從圖5所示的時(shí)刻t81到時(shí)刻t82的時(shí)間Ta對(duì)于使位線(xiàn)BL和XBL預(yù)充電是必要的。如圖5所示，字線(xiàn)WL變?yōu)楦唠娖剑⑶已舆t與從時(shí)鐘信號(hào)的后沿起的時(shí)間Ta對(duì)應(yīng)。預(yù)充電消除信號(hào)φ在時(shí)間Ta中保持低電平，然后變?yōu)楦唠娖健?br> 如上所述，當(dāng)位線(xiàn)BL和XBL處于浮動(dòng)狀態(tài)下并具有任意電位時(shí)，以下漏泄電流在位線(xiàn)BL和XBL與存儲(chǔ)單元CELL之間流動(dòng)漏泄電流Ioff_L(VBL)，其從位線(xiàn)BL和XBL流到具有較低電位的上述接地A或節(jié)點(diǎn)B(以下稱(chēng)為低節(jié)點(diǎn))；以及漏泄電流Ioff_H(VBL)，其從具有較高電位的上述接地A或節(jié)點(diǎn)B(以下稱(chēng)為高節(jié)點(diǎn))流到位線(xiàn)BL和XBL。圖6示出了在這些漏泄電流與位線(xiàn)BL和XBL的電位之間的相關(guān)性(VBL表示位線(xiàn)BL和XBL的電位)。
如圖6所示，從位線(xiàn)BL和XBL流到低節(jié)點(diǎn)的漏泄電流Ioff_L(VBL)隨著VBL變低而變小。相反，從高節(jié)點(diǎn)流到位線(xiàn)BL和XBL的漏泄電流隨著VBL變高而變小。當(dāng)把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下時(shí)，位線(xiàn)BL和XBL的電位在電位VBL＝VBLo時(shí)穩(wěn)定，其滿(mǎn)足Ioff_L(VBL)×(與位線(xiàn)BL連接的“L”節(jié)點(diǎn)數(shù))＝Ioff_H(VBL)×(與位線(xiàn)BL連接的“H”節(jié)點(diǎn)數(shù))當(dāng)與給定位線(xiàn)連接的n個(gè)存儲(chǔ)單元CELL中的m個(gè)存儲(chǔ)單元是高節(jié)點(diǎn)，并且(n-m)個(gè)存儲(chǔ)單元是低節(jié)點(diǎn)時(shí)，漏泄電流由下式給出m×Ioff_L(VBLo)+(n-m)×Ioff_L(VXBLo)這是最小值。也就是說(shuō)，當(dāng)把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下時(shí)，位線(xiàn)BL和XBL的電位在根據(jù)由存儲(chǔ)單元CELL保持的數(shù)據(jù)使漏泄電流最少的狀態(tài)下穩(wěn)定。
在減少漏泄電流的上述方法中，根據(jù)時(shí)鐘信號(hào)，生成用于把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下的預(yù)充電消除信號(hào)φ和字線(xiàn)WL的選擇信號(hào)。更具體地說(shuō)，根據(jù)時(shí)鐘信號(hào)的變化，預(yù)充電消除信號(hào)φ在時(shí)刻t81變?yōu)榈碗娖?，以使位線(xiàn)BL和XBL預(yù)充電，然后，字線(xiàn)WL在時(shí)刻t82變?yōu)楦唠娖健Ｈ欢?，從時(shí)刻t81到t82使位線(xiàn)BL和XBL預(yù)充電所需的時(shí)間妨礙了存取速度的提高。

發(fā)明內(nèi)容
本發(fā)明是考慮到上述情況而作出的，并且本發(fā)明的一個(gè)目的是提供一種在不降低存取速度的情況下減少備用模式中的漏泄電流的靜態(tài)半導(dǎo)體存儲(chǔ)裝置及其控制方法。
本發(fā)明是為了解決上述問(wèn)題而作出的，并且根據(jù)本發(fā)明的一種靜態(tài)半導(dǎo)體存儲(chǔ)裝置及該裝置的控制方法，其特征在于，包括多個(gè)預(yù)充電電路，其是為使位線(xiàn)預(yù)充電而接通的，其中，進(jìn)行預(yù)充電控制以在備用模式期間使預(yù)充電電路斷開(kāi)，并在讀出模式和寫(xiě)入模式期間使預(yù)充電電路接通。
在根據(jù)本發(fā)明的靜態(tài)半導(dǎo)體存儲(chǔ)裝置及該裝置的控制方法中，可在備用模式期間使預(yù)充電電路斷開(kāi)，以便把位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。因此，可減少漏泄電流。在讀出模式和寫(xiě)入模式期間，可在非存取期間總是使預(yù)充電電路保持接通。由于位線(xiàn)已在非存取期間預(yù)充電，因而當(dāng)存取期間開(kāi)始時(shí)，可立即進(jìn)行讀出或?qū)懭氩僮?。采用以上?gòu)成，可在不降低存取速度的情況下，減少備用電流。


圖1是示出一種具有根據(jù)一實(shí)施例的SRAM和該SRAM的控制電路的半導(dǎo)體裝置的示意構(gòu)成的方框圖；圖2是示出圖1所示的SRAM 4和半導(dǎo)體裝置1的操作的波形圖；圖3是示出常規(guī)SRAM的存儲(chǔ)單元陣列的圖；圖4是示出圖3所示的存儲(chǔ)單元陣列的操作的波形圖；
圖5是在圖3所示的SRAM的備用模式中，把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)下的方法的波形圖；以及圖6是示出在圖3所示的SRAM中，從位線(xiàn)流到存儲(chǔ)單元的漏泄電流與位線(xiàn)的電位之間的相關(guān)性的圖。
具體實(shí)施例方式
以下將對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明。
首先將參照附圖，對(duì)一種具有根據(jù)本發(fā)明一實(shí)施例的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)和該SRAM的控制電路的半導(dǎo)體裝置的示意構(gòu)成進(jìn)行說(shuō)明。
圖1是示出一種具有根據(jù)一實(shí)施例的SRAM和該SRAM的控制電路的半導(dǎo)體裝置的示意構(gòu)成的方框圖。
參照?qǐng)D1，半導(dǎo)體裝置1使用多個(gè)SRAM，與時(shí)鐘信號(hào)同步執(zhí)行信號(hào)處理。半導(dǎo)體裝置1例如是系統(tǒng)LSI(大規(guī)模集成電路)。時(shí)鐘生成電路2把時(shí)鐘信號(hào)CK作為信號(hào)處理定時(shí)基準(zhǔn)提供給半導(dǎo)體裝置1?？刂菩盘?hào)生成電路3根據(jù)由時(shí)鐘生成電路2生成的時(shí)鐘信號(hào)CK，生成用于對(duì)半導(dǎo)體裝置1的內(nèi)部元件進(jìn)行控制的各種控制信號(hào)。更具體地說(shuō)，控制信號(hào)生成電路3輸出用于對(duì)半導(dǎo)體裝置1的SRAM 4和5的備用模式進(jìn)行控制的控制信號(hào)(操作模式控制信號(hào))SM。控制信號(hào)SM在高電平時(shí)，把SRAM 4和5控制為備用模式，并在低電平時(shí)，把SRAM 4和5控制為讀出或?qū)懭肽Ｊ健?br> SRAM 4和5及SRAM 6使用從時(shí)鐘生成電路2輸出的時(shí)鐘信號(hào)CK作為定時(shí)基準(zhǔn)進(jìn)行操作，并把要處理的數(shù)據(jù)存儲(chǔ)在半導(dǎo)體裝置1內(nèi)。從控制信號(hào)生成電路3輸出的控制信號(hào)SM被輸入到SRAM 4和5。以下將對(duì)SRAM 4的內(nèi)部構(gòu)成進(jìn)行詳細(xì)說(shuō)明。信號(hào)處理電路7與SRAM 4、5和6之間收發(fā)數(shù)據(jù)，并對(duì)數(shù)據(jù)信號(hào)進(jìn)行處理。數(shù)據(jù)總線(xiàn)8發(fā)送要在半導(dǎo)體裝置1中的SRAM 4、5和6與信號(hào)處理電路7之間交換的數(shù)據(jù)。
采用以上構(gòu)成，半導(dǎo)體裝置1使用SRAM 4、5和6及信號(hào)處理電路7，與由時(shí)鐘生成電路2生成的時(shí)鐘信號(hào)CK同步進(jìn)行信號(hào)處理。在SRAM 4和5的非存取期間，控制信號(hào)SM變?yōu)楦唠娖?，以便把SRAM 4和5設(shè)定在備用模式中。
以下將對(duì)SRAM 4的示意內(nèi)部構(gòu)成進(jìn)行說(shuō)明。
輸入/輸出電路10對(duì)通過(guò)數(shù)據(jù)總線(xiàn)8與SRAM 4之間輸入/輸出的數(shù)據(jù)進(jìn)行處理。內(nèi)部時(shí)鐘/控制信號(hào)生成電路11至少具有生成用作SRAM 4內(nèi)的信號(hào)處理定時(shí)基準(zhǔn)的時(shí)鐘信號(hào)SCK的功能；生成用于對(duì)位線(xiàn)BL和XBL的預(yù)充電進(jìn)行控制的位線(xiàn)控制信號(hào)(正常預(yù)充電控制信號(hào))EQ的功能(內(nèi)部控制信號(hào)生成電路)；以及生成用于對(duì)字線(xiàn)選擇進(jìn)行控制的字線(xiàn)選擇信號(hào)WLDEC的功能(字線(xiàn)選擇電路)。以下將對(duì)位線(xiàn)控制信號(hào)EQ和字線(xiàn)選擇信號(hào)WLDEC的詳細(xì)波形例進(jìn)行說(shuō)明。
存儲(chǔ)控制電路12根據(jù)來(lái)自?xún)?nèi)部時(shí)鐘/控制信號(hào)生成電路11的時(shí)鐘信號(hào)SCK或控制信號(hào)(位線(xiàn)控制信號(hào)EQ，字線(xiàn)選擇信號(hào)WLDEC等)，對(duì)存儲(chǔ)單元陣列13(下述)內(nèi)的讀出操作或?qū)懭氩僮鬟M(jìn)行控制。在本實(shí)施例中，存儲(chǔ)控制電路12至少包括NOR電路20，反相器21和多個(gè)反相器22。
從控制信號(hào)生成電路3輸出的控制信號(hào)SM被輸入到NOR電路20的一個(gè)輸入端子。從內(nèi)部時(shí)鐘/控制信號(hào)生成電路11輸出的位線(xiàn)控制信號(hào)EQ被輸入到另一輸入端子。NOR電路20的輸出端子與反相器21的輸入端子連接。反相器21的輸出端子與p-MOSFET(預(yù)充電電路)30(下述)的柵極端子連接。采用NOR電路20和反相器21的上述構(gòu)成(預(yù)充電控制電路)，根據(jù)控制信號(hào)SM和位線(xiàn)控制信號(hào)EQ，從反相器21的輸出端子輸出預(yù)充電消除信號(hào)φ(控制信號(hào))。從內(nèi)部時(shí)鐘/控制信號(hào)生成電路11輸出的字線(xiàn)選擇信號(hào)WLDEC被輸入到反相器22的輸入端子。字線(xiàn)WL(下述)與反相器22的輸出端子連接。
在存儲(chǔ)單元陣列13中，n個(gè)存儲(chǔ)單元31與位線(xiàn)BL和XBL對(duì)連接。位線(xiàn)BL和XBL均通過(guò)預(yù)充電p-MOSFET(預(yù)充電晶體管)30與電源電壓連接。預(yù)充電消除信號(hào)φ的信號(hào)線(xiàn)與p-MOSFET 30的柵極端子連接。p-MOSFET 30由預(yù)充電消除信號(hào)φ進(jìn)行接通/斷開(kāi)控制。
存儲(chǔ)單元陣列13的構(gòu)成與圖3所示的存儲(chǔ)單元陣列的構(gòu)成相同。在存儲(chǔ)單元陣列13中，與存儲(chǔ)單元陣列13的各列對(duì)應(yīng)設(shè)置的位線(xiàn)BL和XBL對(duì)和與存儲(chǔ)單元陣列13的各行對(duì)應(yīng)設(shè)置的字線(xiàn)WL與存儲(chǔ)單元M連接。也就是說(shuō)，存儲(chǔ)單元31的電路構(gòu)成與圖3所示的存儲(chǔ)單元CELL的電路構(gòu)成相同，因而將省略對(duì)其說(shuō)明。此外，存儲(chǔ)單元31與位線(xiàn)BL和XBL之間的連接和字線(xiàn)WL的連接也與圖3所示的構(gòu)成相同，因而將省略對(duì)其說(shuō)明。SRAM 5的構(gòu)成也與上述SRAM 4的構(gòu)成相同。
如果例如在半導(dǎo)體裝置1內(nèi)使用的備用控制信號(hào)可用，則該信號(hào)可以用作從控制信號(hào)生成電路3輸出的控制信號(hào)SM。在本實(shí)施例中，如上所述，在無(wú)需存取設(shè)置在半導(dǎo)體裝置1內(nèi)的SRAM 4和5時(shí)的期間(備用模式)，控制信號(hào)SM變?yōu)楦唠娖?，并且在存取期間(正常操作模式)，控制信號(hào)SM變?yōu)榈碗娖健?br> 以下將對(duì)圖1所示的半導(dǎo)體裝置1的操作進(jìn)行說(shuō)明。
圖2是示出圖1所示的SRAM 4和半導(dǎo)體裝置1的操作的波形圖。參照?qǐng)D2，在時(shí)刻t4以前設(shè)定正常操作模式(讀出模式或?qū)懭肽Ｊ?，并且從時(shí)刻t4起設(shè)定備用模式。首先，在時(shí)刻t1，在正常操作模式中，控制信號(hào)SM處于低電平，并且位線(xiàn)控制信號(hào)EQ處于低電平。因此，由于預(yù)充電消除信號(hào)φ處于低電平，并且p-MOSFET 30接通，因而位線(xiàn)BL和XBL被預(yù)充電到高電平。此外，在存取存儲(chǔ)單元31之前，字線(xiàn)WL處于低電平。如上所述，在正常操作模式中，控制信號(hào)SM對(duì)p-MOSFET 30進(jìn)行控制，以使位線(xiàn)BL和XBL總是被預(yù)充電。
在時(shí)刻t2，為了開(kāi)始存取存儲(chǔ)單元31，內(nèi)部時(shí)鐘/控制信號(hào)生成電路11把位線(xiàn)控制信號(hào)EQ變?yōu)楦唠娖?。因此，由于預(yù)充電消除信號(hào)φ變?yōu)楦唠娖?，以使p-MOSFET 30斷開(kāi)，因而位線(xiàn)BL和XBL的預(yù)充電被消除。此外，根據(jù)字線(xiàn)選擇信號(hào)WLDEC，內(nèi)部時(shí)鐘/控制信號(hào)生成電路11選擇與要存取的存儲(chǔ)單元31連接的字線(xiàn)WL。所選字線(xiàn)WL變?yōu)楦唠娖健２捎靡陨喜僮?，通過(guò)位線(xiàn)BL和XBL，針對(duì)所選存儲(chǔ)單元31進(jìn)行數(shù)據(jù)讀出(讀出處理)或數(shù)據(jù)寫(xiě)入(寫(xiě)入處理)。
在時(shí)刻t3，為了結(jié)束存取存儲(chǔ)單元31，內(nèi)部時(shí)鐘/控制信號(hào)生成電路11把位線(xiàn)控制信號(hào)EQ變?yōu)榈碗娖?。因此，由于預(yù)充電消除信號(hào)φ變?yōu)榈碗娖?，以使p-MOSFET 30接通，因而位線(xiàn)BL和XBL被預(yù)充電到高電平。此外，根據(jù)字線(xiàn)選擇信號(hào)WLDEC，內(nèi)部時(shí)鐘/控制信號(hào)生成電路11不選擇與應(yīng)結(jié)束存取的存儲(chǔ)單元31連接的字線(xiàn)WL。未選字線(xiàn)WL變?yōu)榈碗娖?。如上所述，在正常操作模式中，預(yù)充電消除信號(hào)φ變?yōu)榈碗娖?，并且在開(kāi)始存取所選存儲(chǔ)單元31之前，位線(xiàn)BL和XBL被預(yù)充電。為此，在時(shí)鐘信號(hào)SCK變化之后，所選字線(xiàn)WL可立即變?yōu)楦唠娖?，以便存取存?chǔ)單元31。
在時(shí)刻t4，為了把SRAM 4設(shè)定在備用模式中，控制信號(hào)生成電路3把控制信號(hào)SM變?yōu)楦唠娖?。因此，預(yù)充電消除信號(hào)φ變?yōu)楦唠娖?，以使p-MOSFET 30斷開(kāi)。為此，消除位線(xiàn)BL和XBL的預(yù)充電，并且把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)。采用以上操作，SRAM 4通過(guò)把位線(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)，可減少漏泄電流。
如上所述，在時(shí)刻t4以前的正常操作模式中，進(jìn)行與圖4所示的常規(guī)操作相同的操作。當(dāng)結(jié)束存取存儲(chǔ)單元31時(shí)，預(yù)充電消除信號(hào)φ變?yōu)榈碗娖?，以使位線(xiàn)BL和XBL預(yù)充電。因此，當(dāng)下次存取存儲(chǔ)單元31時(shí)，位線(xiàn)BL和XBL已預(yù)充電到高電平。與圖6所示的現(xiàn)有技術(shù)不同，在時(shí)鐘信號(hào)SCK變化后，無(wú)需預(yù)充電用的時(shí)間Ta。因此，半導(dǎo)體裝置1可提高SRAM 4的存取速度。
當(dāng)把SRAM 4設(shè)定在備用模式中時(shí)，控制信號(hào)SM變?yōu)楦唠娖剑员惆盐痪€(xiàn)BL和XBL設(shè)定在浮動(dòng)狀態(tài)。在備用模式中，與圖4所示的常規(guī)操作相比，可減少?gòu)奈痪€(xiàn)BL和XBL流到存儲(chǔ)單元31的漏泄電流。
在上述實(shí)施例中，已對(duì)SRAM作了舉例說(shuō)明。然而，本發(fā)明不限于此。本實(shí)施例也可適用于由于備用模式中的位線(xiàn)的預(yù)充電而產(chǎn)生漏泄電流的任何其他靜態(tài)半導(dǎo)體存儲(chǔ)裝置。
以上參照附圖，對(duì)本發(fā)明的實(shí)施例作了詳細(xì)說(shuō)明。然而，詳細(xì)構(gòu)成不限于本實(shí)施例，并且在本發(fā)明內(nèi)也包含不背離本發(fā)明的精神和范圍的設(shè)計(jì)。
如上所述，在根據(jù)本發(fā)明的靜態(tài)半導(dǎo)體存儲(chǔ)裝置及該裝置的控制方法中，設(shè)有用于使多條位線(xiàn)預(yù)充電的多個(gè)預(yù)充電電路。進(jìn)行預(yù)充電控制以在備用模式期間使預(yù)充電電路斷開(kāi)，并在讀出模式和寫(xiě)入模式期間使預(yù)充電電路接通。由于可在備用模式期間把位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)，因而可減少漏泄電流。由于在讀出模式和寫(xiě)入模式期間使預(yù)充電電路接通，因而可在非存取期間使位線(xiàn)預(yù)充電，并無(wú)需在存取期間使位線(xiàn)預(yù)充電。
由于位線(xiàn)已在非存取期間預(yù)充電，因而可在存取期間開(kāi)始時(shí)立即進(jìn)行讀出或?qū)懭氩僮?。因此，可在不降低存取速度的情況下，減少備用模式中的漏泄電流。特別是，當(dāng)為進(jìn)行預(yù)充電控制而使用用于對(duì)備用模式切換進(jìn)行控制的外部輸入的控制信號(hào)時(shí)，可在靜態(tài)半導(dǎo)體存儲(chǔ)裝置的內(nèi)部時(shí)鐘變化之前，對(duì)預(yù)充電進(jìn)行控制。
權(quán)利要求
1.一種靜態(tài)半導(dǎo)體存儲(chǔ)裝置，其具有作為操作模式的備用模式和正常操作模式，該靜態(tài)半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元陣列，其具有采用矩陣排列的靜態(tài)存儲(chǔ)單元陣列；字線(xiàn)，其設(shè)置成與所述存儲(chǔ)單元陣列的各行對(duì)應(yīng)；一對(duì)位線(xiàn)，其設(shè)置成與所述存儲(chǔ)單元陣列的各列對(duì)應(yīng)；多個(gè)預(yù)充電電路，其使所述位線(xiàn)預(yù)充電；以及預(yù)充電控制電路，其根據(jù)外部輸入的用于對(duì)備用模式期間和正常操作模式期間進(jìn)行規(guī)定的操作模式信號(hào)，生成和輸出用于對(duì)所述預(yù)充電電路進(jìn)行控制的預(yù)充電控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述靜態(tài)半導(dǎo)體存儲(chǔ)裝置設(shè)置在一系統(tǒng)內(nèi)，以及操作模式信號(hào)是從所述系統(tǒng)提供的控制信號(hào)。
3.根據(jù)權(quán)利要求1所述的裝置，其中，該裝置還包括字線(xiàn)選擇電路，其通過(guò)輸出用于選擇字線(xiàn)的字線(xiàn)選擇信號(hào)，對(duì)靜態(tài)存儲(chǔ)單元的存取進(jìn)行控制；以及內(nèi)部控制信號(hào)生成電路，其輸出正常預(yù)充電控制信號(hào)，該信號(hào)與從所述字線(xiàn)選擇電路輸出的字線(xiàn)選擇信號(hào)同步變化，并對(duì)所述位線(xiàn)的預(yù)充電進(jìn)行控制；并且所述預(yù)充電控制電路在正常操作模式期間輸出正常預(yù)充電控制信號(hào)，作為預(yù)充電控制信號(hào)。
4.根據(jù)權(quán)利要求2所述的裝置，其中，該裝置還包括字線(xiàn)選擇電路，其通過(guò)輸出用于選擇字線(xiàn)的字線(xiàn)選擇信號(hào)，對(duì)靜態(tài)存儲(chǔ)單元的存取進(jìn)行控制；以及內(nèi)部控制信號(hào)生成電路，其輸出正常預(yù)充電控制信號(hào)，該信號(hào)與從所述字線(xiàn)選擇電路輸出的字線(xiàn)選擇信號(hào)同步變化，并對(duì)所述位線(xiàn)的預(yù)充電進(jìn)行控制；并且所述預(yù)充電控制電路在正常操作模式期間輸出正常預(yù)充電控制信號(hào)，作為預(yù)充電控制信號(hào)。
5.根據(jù)權(quán)利要求1所述的裝置，其中，在正常操作模式期間，所述預(yù)充電控制電路輸出控制信號(hào)，該控制信號(hào)在靜態(tài)存儲(chǔ)單元的存取狀態(tài)下使所述預(yù)充電電路接通，并在靜態(tài)存儲(chǔ)單元的非存取狀態(tài)下使所述預(yù)充電電路斷開(kāi)。
6.根據(jù)權(quán)利要求2所述的裝置，其中，在正常操作模式期間，所述預(yù)充電控制電路輸出控制信號(hào)，該控制信號(hào)在靜態(tài)存儲(chǔ)單元的存取狀態(tài)下使所述預(yù)充電電路接通，并在靜態(tài)存儲(chǔ)單元的非存取狀態(tài)下使所述預(yù)充電電路斷開(kāi)。
7.根據(jù)權(quán)利要求3所述的裝置，其中，在正常操作模式期間，所述預(yù)充電控制電路輸出控制信號(hào)，該控制信號(hào)在靜態(tài)存儲(chǔ)單元的存取狀態(tài)下使所述預(yù)充電電路接通，并在靜態(tài)存儲(chǔ)單元的非存取狀態(tài)下使所述預(yù)充電電路斷開(kāi)。
8.根據(jù)權(quán)利要求1所述的裝置，其中，在備用模式期間，所述預(yù)充電控制電路使所述預(yù)充電電路斷開(kāi)，以便把所述位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。
9.根據(jù)權(quán)利要求2所述的裝置，其中，在備用模式期間，所述預(yù)充電控制電路使所述預(yù)充電電路斷開(kāi)，以便把所述位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。
10.根據(jù)權(quán)利要求3所述的裝置，其中，在備用模式期間，所述預(yù)充電控制電路使所述預(yù)充電電路斷開(kāi)，以便把所述位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。
11.根據(jù)權(quán)利要求4所述的裝置，其中，在備用模式期間，所述預(yù)充電控制電路使所述預(yù)充電電路斷開(kāi)，以便把所述位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。
12.一種靜態(tài)半導(dǎo)體存儲(chǔ)裝置的控制方法，該裝置具有作為操作模式的備用模式和正常操作模式，該靜態(tài)半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元陣列，其具有采用矩陣排列的靜態(tài)存儲(chǔ)單元陣列；字線(xiàn)，其設(shè)置成與存儲(chǔ)單元陣列的各行對(duì)應(yīng)；一對(duì)位線(xiàn)，其設(shè)置成與存儲(chǔ)單元陣列的各列對(duì)應(yīng)；以及多個(gè)預(yù)充電電路，其使位線(xiàn)預(yù)充電；該方法包括根據(jù)外部輸入的用于對(duì)備用模式期間和正常操作模式期間進(jìn)行規(guī)定的操作模式信號(hào)，對(duì)預(yù)充電電路進(jìn)行控制的控制步驟。
13.根據(jù)權(quán)利要求12所述的方法，其中，該方法還包括通過(guò)輸出用于選擇字線(xiàn)的字線(xiàn)選擇信號(hào)，對(duì)靜態(tài)存儲(chǔ)單元的存取進(jìn)行控制的存取控制步驟；以及輸出正常預(yù)充電控制信號(hào)的位線(xiàn)控制步驟，該信號(hào)與在存取控制步驟輸出的字線(xiàn)選擇信號(hào)同步變化，并對(duì)位線(xiàn)的預(yù)充電進(jìn)行控制；并且在控制步驟，在正常操作模式期間，根據(jù)在位線(xiàn)控制步驟輸出的正常預(yù)充電控制信號(hào)，使預(yù)充電電路接通/斷開(kāi)。
14.根據(jù)權(quán)利要求12所述的方法，其中，在控制步驟，在正常操作模式期間，進(jìn)行控制以在靜態(tài)存儲(chǔ)單元的存取狀態(tài)下使預(yù)充電電路接通，并在靜態(tài)存儲(chǔ)單元的非存取狀態(tài)下使預(yù)充電電路斷開(kāi)。
15.根據(jù)權(quán)利要求13所述的方法，其中，在控制步驟，在正常操作模式期間，進(jìn)行控制以在靜態(tài)存儲(chǔ)單元的存取狀態(tài)下使預(yù)充電電路接通，并在靜態(tài)存儲(chǔ)單元的非存取狀態(tài)下使預(yù)充電電路斷開(kāi)。
16.根據(jù)權(quán)利要求12所述的方法，其中，在控制步驟，在備用模式期間，使預(yù)充電電路斷開(kāi)，以便把位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。
17.根據(jù)權(quán)利要求13所述的方法，其中，在控制步驟，在備用模式期間，使預(yù)充電電路斷開(kāi)，以便把位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。
18.根據(jù)權(quán)利要求14所述的方法，其中，在控制步驟，在備用模式期間，使預(yù)充電電路斷開(kāi)，以便把位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)。
全文摘要
靜態(tài)半導(dǎo)體存儲(chǔ)裝置及其控制方法。使與電源線(xiàn)連接的多個(gè)p－MOSFET接通，以使位線(xiàn)預(yù)充電。由NOR電路和反相器生成的預(yù)充電消除信號(hào)進(jìn)行預(yù)充電控制，以使p－MOSFET斷開(kāi)，以便在備用模式期間，把位線(xiàn)設(shè)定在浮動(dòng)狀態(tài)，或者使p－MOSFET接通，以便在讀出模式或?qū)懭肽Ｊ狡陂g使位線(xiàn)預(yù)充電。
文檔編號(hào)G11C11/41GK1485859SQ0315607
公開(kāi)日2004年3月31日 申請(qǐng)日期2003年8月29日 優(yōu)先權(quán)日2002年8月29日
發(fā)明者蘆澤哲夫 申請(qǐng)人:富士通株式會(huì)社