技術(shù)編號：6751922
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。負電壓譯碼電路涉及到混合信號處理集成電路和不揮發(fā)存儲器電路設(shè)計。背景技術(shù) 目前，在不揮發(fā)性存儲器中，快閃存儲器(Flash Memory)以其高編程速度、高集成度和優(yōu)越的性能迅速得到發(fā)展。1984年Masuoka等首次提出快閃存儲器的概念，即通過按塊(sector)擦除按位寫編程來實現(xiàn)了快閃擦除的高速度，并消除了EEPROM(ErasableProgrammable Read-only memory可擦可編程只讀存儲器)中必需的選擇管。圖1表示了一種存儲器...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。