專利名稱：用于恢復(fù)盤驅(qū)動器中的讀取錯誤的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及盤驅(qū)動器領(lǐng)域，特別涉及一種用于恢復(fù)數(shù)據(jù)讀寫操作中所發(fā)生的讀取錯誤的裝置和方法。
背景技術(shù)：
近年來，在盤驅(qū)動器領(lǐng)域內(nèi)數(shù)據(jù)記錄密度得到提高，其中，硬盤驅(qū)動器是一個代表性例子。為了提高數(shù)據(jù)記錄密度，要求進(jìn)行各種技術(shù)改進(jìn)。其中一種技術(shù)改進(jìn)是降低包括在任何盤驅(qū)動器內(nèi)的磁頭的浮動高度。術(shù)語“浮動高度”是指盤(記錄介質(zhì))的表面與磁頭(更準(zhǔn)確地說，安裝在滑塊上的磁頭元件)之間的距離。
近來，磁頭的浮動高度降至約10nm的極限。磁頭在從盤上讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)到盤上的時候接觸盤的可能性由于環(huán)境條件如大氣壓力和溫度的變化而增大。
接觸型盤驅(qū)動器已被開發(fā)出來以使浮動高度減至超出極限。在接觸型盤驅(qū)動器中，磁頭在從盤上讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)到盤上的時候與盤保持實(shí)際接觸(或偽接觸)。磁頭需要以適當(dāng)?shù)哪Σ料禂?shù)在盤上滑動。如果盤具有極其平滑的表面，則磁頭可能遭受所謂的“粘滑(stick-slip)”，或者在最壞的情況下可能粘到盤的表面。
因此，盤不應(yīng)具有太光滑的表面。換句話說，它應(yīng)具有適當(dāng)?shù)拇植诙?。為此，盤在其表面上具有微小凸出物。最好凸出物在長度和形狀上相同，并且以均勻密度分布在整個盤上。然而，實(shí)際上，在盤的表面上，各位置的凸出物在長度、形狀和分布密度上不同。因此，在盤的表面上，運(yùn)動摩擦系數(shù)根據(jù)位置而不同。不可避免地在盤的旋轉(zhuǎn)方向上制動磁頭的力細(xì)微變化。這樣，磁頭在盤的圓周方向上所采取的位置也細(xì)微變化。磁頭相對于盤移動的速度不可避免地改變。磁頭相對速度變化導(dǎo)致記錄在盤上的數(shù)據(jù)的頻率變化。
實(shí)驗(yàn)顯示頻率變化以大約100kHz為中心頻率，持續(xù)約100ns的短時間或者約10μs的較長時間?？梢酝茢喽虝r間變化是在盤的凸出物與磁頭元件保持接觸的時候發(fā)生的，而長時間變化是在磁頭遭受粘滑的時候發(fā)生的。
盤驅(qū)動器包括再現(xiàn)記錄在盤上的數(shù)據(jù)的讀取通道。在讀取通道從盤上讀取數(shù)據(jù)的時候，數(shù)據(jù)再現(xiàn)參數(shù)(例如，PW50或者50％閾值的脈沖寬度)可以隨著周圍溫度而改變。
在磁頭從盤上讀取數(shù)據(jù)的時候，振動或碰撞可能從外界施加于盤驅(qū)動器，從而使磁頭錯位。如果發(fā)生這一情況，則將發(fā)生讀取錯誤，并且數(shù)據(jù)將不按照所期望的方式進(jìn)行解碼。
大多數(shù)盤驅(qū)動器具有讀取錯誤恢復(fù)功能來恢復(fù)以不合需要的方式讀取的數(shù)據(jù)。通常，該功能是通過稍微改變讀取通道的參數(shù)(例如，濾波器的放大(boosting)度)或者改變磁頭位置以完成讀取重試來執(zhí)行的。一種執(zhí)行讀取重試的方法公開于例如日本專利申請KOKAI發(fā)行號2000-311347。
已經(jīng)證實(shí)，即使執(zhí)行讀取重試，也不能在接觸型盤驅(qū)動器中恢復(fù)讀取錯誤。已經(jīng)發(fā)現(xiàn)，在磁頭浮動型盤驅(qū)動器中，在某些情況下也不能恢復(fù)讀取錯誤。讀取錯誤分析顯示錯誤是由于當(dāng)磁頭接觸盤(更準(zhǔn)確地說，盤的凸出物)時所產(chǎn)生的盤數(shù)據(jù)區(qū)域內(nèi)的頻率抖動。注意，“頻率抖動”是記錄在盤數(shù)據(jù)區(qū)域內(nèi)的數(shù)據(jù)的頻率變化。
上述發(fā)行物公開一種改變包括在例如讀取通道中的PLL電路的增益(參數(shù))來執(zhí)行讀取重試的方法。然而，該方法未被設(shè)計(jì)為恢復(fù)由于記錄在盤數(shù)據(jù)區(qū)域內(nèi)的數(shù)據(jù)的頻率變化而造成的讀取錯誤。因此，它不是一種有效恢復(fù)讀取錯誤的方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實(shí)施例，提供一種盤驅(qū)動器，可以可靠地恢復(fù)在盤形記錄介質(zhì)的數(shù)據(jù)區(qū)域的頻率抖動(頻率變化)部分所產(chǎn)生的讀取錯誤。
更具體地說，本發(fā)明的實(shí)施例提供一種盤驅(qū)動器，它具有執(zhí)行讀取重試來恢復(fù)在頻率抖動部分所產(chǎn)生的讀取錯誤，其中，頻率抖動部分存在于記錄在介質(zhì)數(shù)據(jù)區(qū)域內(nèi)的PLL同步數(shù)據(jù)中。
該盤驅(qū)動器包括磁頭，從在盤形記錄介質(zhì)上提供的任意數(shù)據(jù)區(qū)域讀取數(shù)據(jù)信號；鎖相回路單元105，產(chǎn)生讀取時鐘信號；讀取通道10，與由鎖相回路單元產(chǎn)生的讀取時鐘信號保持同步，根據(jù)磁頭從盤形記錄介質(zhì)讀取的任何數(shù)據(jù)信號再現(xiàn)數(shù)據(jù)；以及控制器13，當(dāng)由讀取通道記錄的數(shù)據(jù)包含錯誤時，改變鎖相單元的PLL參數(shù)，其中，PLL參數(shù)與由于錯誤而存在于記錄在數(shù)據(jù)區(qū)域內(nèi)的PLL同步數(shù)據(jù)中的頻率抖動部分相關(guān)，并且根據(jù)所改變的PLL參數(shù)執(zhí)行讀取重試，從而使讀取通道重新讀取數(shù)據(jù)。


包括在本說明書中且組成其一部分的附圖示出本發(fā)明的多個實(shí)施例，并且與上面一般描述和下面實(shí)施例詳細(xì)描述一起，用來說明本發(fā)明的原理。
圖1是示出包括在本發(fā)明一個實(shí)施例中的讀/寫通道的主要部件的方框圖；圖2是根據(jù)實(shí)施例的盤驅(qū)動器的主要組件的方框圖；圖3A到3D是說明在實(shí)施例中提供的PLL電路的基本操作的時序圖；圖4A到4C是示出為什么產(chǎn)生本發(fā)明實(shí)施例所要恢復(fù)的讀取錯誤的圖；圖5A到5C是示出為什么產(chǎn)生本發(fā)明實(shí)施例所要恢復(fù)的另一讀取錯誤的圖；圖6A到6C是說明在本發(fā)明實(shí)施例中所執(zhí)行的第一讀取重試方法的時序圖；圖7A到7C是顯示在本發(fā)明實(shí)施例中所執(zhí)行的第二讀取重試方法的時序圖；圖8A到8C是說明在本發(fā)明實(shí)施例中所執(zhí)行的第三讀取重試方法的時序圖；圖9是說明在本發(fā)明實(shí)施例中所執(zhí)行的第四讀取重試方法的流程圖；圖10示出在本發(fā)明實(shí)施例中所使用的參數(shù)表；圖11是說明在本發(fā)明實(shí)施例中所執(zhí)行的第五讀取重試方法的流程圖；以及圖12是示出實(shí)施例變型如何工作的流程圖。
具體實(shí)施例方式
將參照附圖對本發(fā)明的一個實(shí)施例進(jìn)行描述。
圖1和2是方框圖。圖1示出包括在本發(fā)明一個實(shí)施例中的讀/寫通道的主要部件。圖2示出根據(jù)該實(shí)施例的盤驅(qū)動器的主要組件。
(盤驅(qū)動器)如圖2所示，作為本發(fā)明一個實(shí)施例的盤驅(qū)動器20包括盤形記錄介質(zhì)1和磁頭2(以下分別稱作“盤”和“磁頭”)。盤驅(qū)動器20還包括主軸馬達(dá)(SPM)3、致動器4、音圈馬達(dá)(VCM)5以及馬達(dá)驅(qū)動器IC 6。盤1固定到SPM 3，因此可以以高速旋轉(zhuǎn)。盤1具有作為數(shù)據(jù)記錄區(qū)域的多個軌道200。注意，盤驅(qū)動器20可以為盤1和磁頭2接觸的類型或者通常浮動的磁頭2有可能接觸盤1的普通類型。
磁頭2包括讀取磁頭元件和寫入磁頭元件。讀取磁頭元件被設(shè)計(jì)為從盤1讀取數(shù)據(jù)，并且寫入磁頭元件被設(shè)計(jì)為將數(shù)據(jù)寫入在盤1上。這兩個磁頭元件均安裝在致動器4的滑塊上。當(dāng)由VCM 5驅(qū)動時，致動器4將磁頭2移到盤1上的目標(biāo)位置。目標(biāo)位置就是對其進(jìn)行數(shù)據(jù)讀寫的軌道。VCM 5由馬達(dá)驅(qū)動器IC 6驅(qū)動，而馬達(dá)驅(qū)動器IC 6由裝備在盤驅(qū)動器20中的CPU 13控制。
馬達(dá)驅(qū)動器IC 6包括VCM驅(qū)動器60和SPM驅(qū)動器61。VCM驅(qū)動器60將驅(qū)動電流提供給VCM 5。CPU 13控制馬達(dá)驅(qū)動器IC 6，而馬達(dá)驅(qū)動器IC 6又控制SPM 3和VCM 5。
盤1、磁頭2、SPM 3、致動器4、VCM 5和馬達(dá)驅(qū)動器IC 6組成磁頭/盤組合。除磁頭/盤組合之外，盤驅(qū)動器20還包括電路系統(tǒng)。電路系統(tǒng)包括讀/寫(R/W)通道10、前置放大器電路11、盤控制器(HDC)12、上述CPU以及存儲器14。
前置放大器電路11具有讀取放大器和寫入放大器。讀取放大器對讀取磁頭元件已從盤1讀取的任何信號(以下稱作“讀取信號”)進(jìn)行放大。寫入放大器將從R/W通道10輸出的任何信號轉(zhuǎn)換成表示要寫入在盤1上的數(shù)據(jù)的信號(以下稱作“寫入信號”)。由寫入放大器產(chǎn)生的寫入信號提供給寫入磁頭元件。
CPU 13是盤驅(qū)動器20中的主控制設(shè)備。它執(zhí)行將磁頭2定位在所需位置的伺服控制。它還執(zhí)行讀/寫控制(包括讀取重試控制)。存儲器14包括RAM、ROM和作為非易失性存儲器的閃存(EEPROM)。閃存存儲用于讀取重試操作中的參數(shù)表140。(參見圖10或參數(shù)表140的示意圖。)HDC 12用作主機(jī)接口，并且連接到在盤驅(qū)動器20的外部提供的主機(jī)系統(tǒng)30(例如，個人計(jì)算機(jī)或者數(shù)字設(shè)備)。HDC 12還用作盤接口它將信號傳輸?shù)絉/W通道10，并且從其接收信號。
(讀取通道)R/W通道10是處理讀取信號和寫入信號的信號處理IC。如同大部分情況，它是PRML(部分響應(yīng)最大似然)數(shù)據(jù)通道。R/W通道10包括讀取通道。圖1示出讀取通道的主要組件和裝備在R/W通道10中的一些元件。
如圖1所示，讀取通道具有可變增益放大器(VGA)100、低通濾波器(LPF)101、A/D轉(zhuǎn)換器102、數(shù)字均衡器103、解碼器104和PLL(鎖相回路)電路105。
VGA 100是從前置放大器電路11接收讀取信號并且將讀取信號幅度保持在預(yù)定值的幅度調(diào)整電路。前置放大器電路11對磁頭2的讀取頭已從盤1讀取的任何讀取信號進(jìn)行放大。由前置放大器電路11放大的讀取信號提供給R/W通道10。LPF 101從由VGA 100輸出的讀取信號中消除噪聲。
A/D轉(zhuǎn)換器102接收作為模擬信號的來自LPF 101的任何讀取信號，并且將該信號轉(zhuǎn)換成數(shù)字讀取信號。均衡器103如同大多數(shù)情況包括橫向?yàn)V波器。它接收數(shù)字讀取信號，并且將信號波形變成規(guī)定信號波形。解碼器104是PRML類型的數(shù)據(jù)解碼電路，并且從讀取信號再現(xiàn)數(shù)據(jù)。所再現(xiàn)的數(shù)據(jù)從解碼器104提供給HDC 12。
PLL電路105產(chǎn)生A/D轉(zhuǎn)換器102用來將模擬讀取信號轉(zhuǎn)換成數(shù)字讀取信號的讀取時鐘信號CL。PLL電路105包括相位比較器、低通濾波器(LPF)以及壓控振蕩器(VCO)。它是一種反饋系統(tǒng)。
PLL電路105接收從均衡器103輸出的讀取信號(數(shù)字信號)。在PLL電路105中，VCO的輸出信號受到控制，從而與輸入讀取信號輸入(即，調(diào)制數(shù)字信號)具有預(yù)定相位關(guān)系。也就是，PLL電路105將讀取時鐘信號CL提供給A/D轉(zhuǎn)換器102。讀取時鐘信號CL與讀取信號(所記錄的調(diào)制數(shù)據(jù))具有相同的頻率和相位。
如圖1所示，R/W通道10還包括PLL控制電路106。PLL控制電路106設(shè)置PLL電路105中的多個PLL參數(shù)。PLL參數(shù)包括符合讀取柵信號RG的獲取模式的定時和增益以及跟蹤模式的增益。CPU 13參考存儲在存儲器14中的參數(shù)表140，并且使PLL控制電路106設(shè)置PLL電路105中的PLL參數(shù)，或者改變設(shè)在PLL電路105中的PLL參數(shù)。
PLL控制電路106包括共同設(shè)置和改變各PLL參數(shù)的定時調(diào)整電路106A和增益調(diào)整電路106B。定時調(diào)整電路106A調(diào)整CPU 13為獲取模式所設(shè)置的定時和符合讀取柵(read-gate)信號RG的定時。增益調(diào)整電路106B調(diào)整CPU 13分別為獲取模式和跟蹤模式所設(shè)置的增益。注意，讀取柵信號RG是從HDC 12輸出的定時信號，并且設(shè)置再現(xiàn)(讀取)記錄在盤1上的數(shù)據(jù)的定時。
PLL控制電路106檢測PLL電路105的操作狀態(tài)，保存表示所檢測操作狀態(tài)的信息，并且將該信息提供給CPU 13。操作狀態(tài)包括獲取模式下的相位誤差或頻率誤差以及跟蹤模式下的相位誤差或頻率誤差。
(數(shù)據(jù)讀取操作和PLL操作)將參照圖3A到3D、圖4A到4C、圖5A到5C以及圖9描述在盤驅(qū)動器20中執(zhí)行的數(shù)據(jù)讀取操作和PLL電路105的基本操作。
如圖9的流程圖所示，CPU 13初始化對讀取重試執(zhí)行次數(shù)(RN)計(jì)數(shù)的計(jì)數(shù)器(步驟S1)。然后，響應(yīng)從主機(jī)系統(tǒng)30提供的讀取命令，CPU 13驅(qū)動馬達(dá)驅(qū)動器IC 6以從盤1讀取數(shù)據(jù)(步驟S2)。更準(zhǔn)確地說，裝備在馬達(dá)驅(qū)動器IC 6中的VCM驅(qū)動器60驅(qū)動VCM 5，而VCM 5又驅(qū)動致動器4。結(jié)果，磁頭2移到目標(biāo)軌道(例如，軌道200)，然后從目標(biāo)軌道讀取數(shù)據(jù)。
CPU 13控制PLL控制電路106，而PLL控制電路106又控制PLL電路105。在如此控制的情況下，PLL電路105使讀取通道開始工作。此時，HDC 12將讀取柵信號RG提供給R/W通道10，從而指定開始數(shù)據(jù)讀取的定時。
盤1上的軌道200包括多個數(shù)據(jù)扇區(qū)(數(shù)據(jù)區(qū)域)。如圖3A所示，各數(shù)據(jù)扇區(qū)由PLL同步數(shù)據(jù)區(qū)域(PLL字節(jié)區(qū)域)300、同步字節(jié)區(qū)域301和用戶數(shù)據(jù)區(qū)域302組成。記錄在PLL同步數(shù)據(jù)區(qū)域300中的是具有預(yù)定頻率的同步數(shù)據(jù)(表示例如2T模式，其中，T是一比特時間)。記錄在同步字節(jié)區(qū)域301中的是表示用戶數(shù)據(jù)區(qū)域302的起始點(diǎn)的同步數(shù)據(jù)。記錄在用戶數(shù)據(jù)區(qū)域302中的是從主機(jī)系統(tǒng)30傳輸?shù)挠脩魯?shù)據(jù)。
讀取柵信號RG在PLL同步數(shù)據(jù)區(qū)域300中變?yōu)橛行?active)時，磁頭2開始從盤1上的任何數(shù)據(jù)扇區(qū)讀取數(shù)據(jù)。在讀取通道中，PLL電路105根據(jù)從盤1讀取的信號，產(chǎn)生讀取時鐘信號CL。讀取時鐘信號CL提供給A/D轉(zhuǎn)換器102，從而可以從讀取信號再現(xiàn)數(shù)據(jù)。
如上所示，PLL電路105可以工作于兩種模式，獲取模式(AM)和跟蹤模式(TM)。只要讀取柵信號RG處于有效狀態(tài)，PLL電路105就工作于獲取模式。在獲取模式下，PLL電路105將讀取信號的頻率和相位快速調(diào)至從均衡器103輸出的數(shù)據(jù)的頻率和相位。在獲取模式下，PLL電路105接收具有規(guī)定頻率且從PLL字節(jié)區(qū)域300讀取的數(shù)據(jù)。該數(shù)據(jù)是讀取數(shù)據(jù)。
當(dāng)如圖3所示工作于獲取模式的時候，在根本沒有問題的情況下，PLL電路105可以將讀取數(shù)據(jù)中的相位誤差和頻率誤差降至容許值。注意，相位誤差和頻率誤差是在壓控振蕩器(VCO)中產(chǎn)生的。當(dāng)獲取模式周期結(jié)束時，PLL電路105開始如圖3D所示工作于跟蹤模式。在跟蹤模式下，PLL電路105依照SPM 3的旋轉(zhuǎn)速度工作。通常，降低其增益，從而當(dāng)受到噪聲等的影響時不發(fā)生故障。這意味著跟蹤模式是讀取信號的頻率和相位慢速調(diào)至從均衡器103輸出的數(shù)據(jù)的頻率和相位的PLL操作模式。
當(dāng)在上述數(shù)據(jù)讀取操作中以正常方式再現(xiàn)數(shù)據(jù)時，CPU 13以正常方式停止工作(如果步驟S3為否)。HDC 12可以檢測讀取錯誤。在這種情況下，CPU 13開始讀取重試以恢復(fù)讀取錯誤(步驟S4，如果步驟S3為是)。
讀取重試可以重復(fù)的次數(shù)(MAX)限定于例如256次。CPU 13判定讀取重試的重復(fù)次數(shù)(RN)是否超過次數(shù)(MAX)(步驟S5)。如果讀取重試的重復(fù)次數(shù)大于MAX值(如果步驟S5為是)，則CPU 13判定不能恢復(fù)讀取錯誤，并且停止R/W通道10。在這種情況下，CPU 13通過HDC12將信號提供給主機(jī)系統(tǒng)30，從而向系統(tǒng)30通知在R/W通道10中發(fā)生讀取錯誤。
(第一讀取重試方法)假定磁頭2緊靠在盤1的凸出物上，從而如圖4A所示在PLL同步數(shù)據(jù)區(qū)域300中形成頻率抖動部分300A。在頻率抖動部分300A中，讀取信號的頻率在短時內(nèi)發(fā)生變化。
在數(shù)據(jù)讀取操作中，PLL電路105在獲取模式周期(AT)內(nèi)具有較大增益，如圖4B所示。PLL電路105的增益根據(jù)讀取信號而快速變化。如果頻率抖動部分300A位于PLL同步數(shù)據(jù)區(qū)域300的中間，則在PLL電路105停止工作于獲取模式(AM)之前，PLL電路105的輸出數(shù)據(jù)頻率可能重新獲得正常值。換句話說，頻率誤差只有在獲取模式周期(AT)的中間部分，才超過容許值。
頻率抖動部分300A可以如圖5A和5B所示位于獲取模式周期(AT)結(jié)束的附近。在這種情況下，PLL電路105的輸出數(shù)據(jù)頻率在長時間內(nèi)超過容許值，如圖5C所示。也就是，在PLL電路105停止工作于獲取模式(AM)之前，PLL電路105的輸出數(shù)據(jù)頻率不能重新獲得正常值。因此，PLL電路105的操作模式將可能從獲取模式變至跟蹤模式。在跟蹤模式下，PLL電路105具有較小增益，并且在電路105的輸出數(shù)據(jù)重新獲得正常值以前將花費(fèi)很多時間。因此，不能以期望方式從同步字節(jié)區(qū)域301或用戶數(shù)據(jù)區(qū)域302讀取數(shù)據(jù)。這就增大產(chǎn)生讀取錯誤的可能性。
因此，CPU 13改變PLL參數(shù)，以將獲取模式周期(AT)延長一定的時間600，如圖6A和6B所示。更具體地說，CPU 13改變由包括在PLL控制電路106中的定時調(diào)整電路106A設(shè)置的定時。
所執(zhí)行的讀取重試方法將頻率抖動部分300A重新定位到獲取模式周期(AT)的中間部分。這就增大PLL電路105的輸出數(shù)據(jù)在獲取模式周期(AT)結(jié)束以前重新獲得正常值的可能性。換句話說，頻率誤差在獲取模式(AM)下超過容許值的周期如圖6C所示變短。因此，讀取重試操作以正常方式再現(xiàn)數(shù)據(jù)，從而恢復(fù)在數(shù)據(jù)讀取操作中所發(fā)生的錯誤。
(第二讀取重試方法)將參照圖7A到7C的時序圖描述可以在本實(shí)施例中執(zhí)行的第二讀取重試方法。
在第二讀取重試方法中，CPU 13改變PLL參數(shù)以將獲取模式周期(AT)的開始定時延遲一定的時間700，如圖7A和7B所示。雖然延遲其開始定時，周期(AT)如同以正常方式讀取數(shù)據(jù)的情況一樣長。
由于獲取模式周期(AT)在長度上保持不變，因此其結(jié)束如圖7A和7B所示延遲時間701。結(jié)果，頻率抖動部分300A如同圖6B所示的情況位于獲取模式周期(AT)的中間部分。因此，頻率誤差超過容許值的時間縮短，如圖7C所示。這就增大PLL電路105的輸出數(shù)據(jù)在周期(AT)結(jié)束以前重新獲得正常值的可能性。這樣，讀取重試操作以正常方式再現(xiàn)數(shù)據(jù)，從而恢復(fù)數(shù)據(jù)讀取操作中所發(fā)生的錯誤。
為延遲獲取模式(AM)操作的開始，CPU 13可以延遲將讀取柵信號RG提供給HDC 12。此外，PLL控制電路106還可以具有接收讀取柵信號RG作為輸入的延遲電路。在這種情況下，CPU 13控制延遲電路，從而以任何所需時間延遲獲取模式(AM)操作的開始。
如果頻率抖動部分300A緊鄰于例如同步字節(jié)區(qū)域301之前，則CPU 13比通常更早地將PLL電路105設(shè)到獲取模式。因此，PLL電路105可以在頻率抖動部分300A所存在的對應(yīng)于PLL電路105的周期的后半部分內(nèi)工作于跟蹤模式。在跟蹤模式下，PLL電路105將讀取信號的頻率和相位慢速調(diào)至從均衡器103輸出的數(shù)據(jù)的頻率和相位。這樣，PLL頻率將不大幅改變，并且讀取通道可以以正常方式再現(xiàn)數(shù)據(jù)。
(第三讀取重試方法)將參照圖8A到8C的時序圖描述可以在本實(shí)施例中執(zhí)行的第三讀取重試方法。
在第三讀取重試方法中，開始和終止獲取模式(AM)操作的定時和獲取模式周期(AT)的長度與以正常方式讀取數(shù)據(jù)的情況相同，如圖8A和8B所示。在第三讀取重試方法中，CPU 13改變PLL參數(shù)以降低PLL電路105在獲取模式(AM)下獲得的增益。
在第三讀取重試方法中，PLL電路105將讀取信號的頻率和相位慢速調(diào)至從均衡器103輸出的數(shù)據(jù)的頻率和相位。因此，由于頻率抖動部分300A的頻率誤差相對于讀取信號的頻率而減小(參見圖8C)。這就使得以正常方式再現(xiàn)數(shù)據(jù)成為可能，從而恢復(fù)讀取錯誤。
(第四讀取重試方法)所有上述第一到第三讀取重試方法用來盡管由于PLL同步數(shù)據(jù)區(qū)域300中的頻率抖動部分300A而產(chǎn)生短時間頻率變化，仍然以正常方式再現(xiàn)數(shù)據(jù)。
假定不僅記錄在PLL同步數(shù)據(jù)區(qū)域300中的數(shù)據(jù)而且記錄在用戶數(shù)據(jù)區(qū)域302中的數(shù)據(jù)在頻率方面發(fā)生變化。因而，頻率變化持續(xù)時間長，并且上述讀取重試方法都不能恢復(fù)讀取錯誤。即使頻率變化持續(xù)時間長，本發(fā)明的第四讀取重試方法也可以恢復(fù)讀取錯誤，這將參照圖9和10進(jìn)行說明。
如果讀取重試重復(fù)次數(shù)(RN)不超過次數(shù)(MAX)(也就是，如果步驟S5為否)，則CPU 13在執(zhí)行下一次讀取重試之前參考參數(shù)表140。更準(zhǔn)確地說，CPU 13從參數(shù)表140讀取重試參數(shù)(步驟S6)。CPU 13根據(jù)從表140讀取的重試參數(shù)，改變PLL電路150的PLL參數(shù)(步驟S7)，從而使讀取通道重新讀取數(shù)據(jù)。
如圖10所示，參數(shù)表140包含作為PLL電路105的PLL參數(shù)的重試參數(shù)。重試參數(shù)由三個值定義，即，開始獲取模式(AM)操作的定時(T1、T2或T3)、獲取模式操作的增益(Ga1、Ga2或Ga3)以及跟蹤模式(TM)操作的PLL增益(Gt1、Gt2或Gt3)。
CPU 13改變用來執(zhí)行普通讀取重試的重試參數(shù)。注意，普通重試參數(shù)用作讀取通道用來從盤1再現(xiàn)數(shù)據(jù)的參數(shù)。普通重試參數(shù)包括LPF101的放大度和磁頭2的位置偏移。
在本實(shí)施例中，CPU 13改變普通重試參數(shù)，從而執(zhí)行第1普通讀取重試到第128普通讀取重試。在執(zhí)行第1到第128普通讀取重試的時候，PLL參數(shù)保持初始值(T1、Ga1和Gt1)。
為執(zhí)行第129普通讀取重試以及隨后的普通讀取重試，CPU 13參考參數(shù)表140，從而使PLL控制電路106如圖10所示改變PLL電路105的PLL參數(shù)(步驟S7)。這樣，執(zhí)行第129普通讀取重試以及隨后的普通讀取重試。
CPU 13通過使用定時T1之后的開始獲取模式(AM)操作的定時T2或者定時T2之后的定時T3，改變PLL參數(shù)。CPU 13通過使用小于初始值(Ga1)的獲取模式(AM)操作的增益Ga2或者小于增益Ga2的增益Ga3，改變PLL參數(shù)。此外，CPU 13通過使用大于初始值(Gt1)的跟蹤模式(TM)操作的增益Gt2或者大于增益Gt2的增益Gt3，改變PLL參數(shù)。
更具體地說，在執(zhí)行第129到第132讀取重試的時候，CPU 13通過使用初始設(shè)置的定時T1作為開始獲取模式(AM)操作的定時，改變PLL參數(shù)。在整個獲取模式(AM)操作期間，CPU 13通過使用比初始增益Ga1小一階的增益Ga2，改變PLL參數(shù)。在執(zhí)行第137到第140讀取重試的時候，CPU 13通過使用比初始設(shè)置的定時T1晚一階的定時T2作為開始獲取模式(AM)操作的定時，并且使用初始增益Ga1作為獲取模式(AM)操作的PLL增益，改變PLL參數(shù)。在執(zhí)行第193讀取重試和隨后讀取重試的時候，CPU 13通過使用大于初始增益Gt1的增益Gt2或Gt3作為跟蹤模式(TM)操作的PLL增益，改變PLL參數(shù)。
在該讀取重試方法中，在執(zhí)行普通讀取重試(即第1到第128讀取重試)之后，執(zhí)行重試。因此，恢復(fù)可能導(dǎo)致相對長期頻率變化的讀取錯誤是可能的。具體地說，跟蹤模式(TM)操作的PLL增益可以設(shè)為大于初始設(shè)置的PLL增益(Gt1)的值。因此，PLL電路105在跟蹤模式操作中可以將讀取信號的頻率和相位快速調(diào)至從均衡器103輸出的數(shù)據(jù)的頻率和相位。這樣，PLL頻率誤差得到最小化，從而增大讀取重試可以恢復(fù)讀取錯誤的概率。
在該讀取重試方法中，在執(zhí)行普通讀取重試之后，重復(fù)伴隨PLL參數(shù)改變的主讀取重試。如果在盤1上的任何扇區(qū)的頻率變化部分(頻率抖動部分300A)頻繁發(fā)生讀取錯誤，則該方法可能不理想。在這種情況下，主讀取重試是在普通讀取重試之后重復(fù)。因此，主讀取重試的重復(fù)次數(shù)必定多于其他情況。這就降低從盤1讀取數(shù)據(jù)的效率。
因此，最好在普通讀取重試之前執(zhí)行改變PLL參數(shù)的主讀取重試。
(第五讀取重試方法)將參照圖11的流程圖描述可以在本實(shí)施例中執(zhí)行的第五讀取重試方法。
在第五讀取重試方法中，CPU 13判定首先應(yīng)執(zhí)行普通讀取重試和主讀取重試中的哪一個。
當(dāng)以正常方式再現(xiàn)數(shù)據(jù)時，CPU 13對此進(jìn)行判定(如果步驟S12為否)，并且停止讀取通道。如果CPU 13判定未以正常方式再現(xiàn)數(shù)據(jù)(如果步驟S12為是)，則CPU 13在開始讀取重試之前通過PLL控制電路106確定PLL電路105的操作狀態(tài)，并且區(qū)分重試參數(shù)(步驟S13)。
更準(zhǔn)確地說，CPU 13獲取有關(guān)PLL誤差的數(shù)據(jù)，其中，PLL誤差是獲取模式(AM)操作期間在PLL電路105中所產(chǎn)生的，并且包括頻率誤差和相位誤差。根據(jù)該數(shù)據(jù)，CPU 13判定是否發(fā)生數(shù)據(jù)獲取錯誤(步驟S14)。如果步驟S14為是，則CPU 13改變開始獲取模式(AM)操作的定時和獲取模式(AM)操作的PL增益，從而執(zhí)行讀取重試(步驟S17)。
在本實(shí)施例中，PLL控制電路106檢測PLL電路105的操作狀態(tài)，保存表示操作狀態(tài)的數(shù)據(jù)，并且將該數(shù)據(jù)提供給CPU 13。該數(shù)據(jù)包含兩個數(shù)據(jù)項(xiàng)。第一數(shù)據(jù)項(xiàng)表示在獲取模式操作中所產(chǎn)生的相位誤差或頻率誤差。第二數(shù)據(jù)項(xiàng)表示在跟蹤模式操作中所產(chǎn)生的相位誤差或頻率誤差。
CPU 13獲取有關(guān)跟蹤模式操作期間在PLL電路105中所產(chǎn)生的PLL誤差(即頻率誤差和相位誤差)的數(shù)據(jù)。CPU 13判定PLL誤差是否超過預(yù)定值(步驟S15)。如果步驟S15為是，則CPU 13改變跟蹤模式操作的PLL增益，從而執(zhí)行讀取重試(步驟S18)。
如果步驟S15為否，也就是，如果PLL誤差不超過預(yù)定值，則CPU 13執(zhí)行普通讀取重試(步驟S16)。在普通讀取重試中，CPU 13改變不同于PLL參數(shù)的參數(shù)。
在第五讀取重試方法中，CPU 13在執(zhí)行讀取重試之前確定讀取錯誤的原因。根據(jù)讀取錯誤的原因，CPU 13可以選擇和執(zhí)行最可能恢復(fù)讀取錯誤的讀取重試。也就是，如果讀取錯誤不是由于任何PLL相關(guān)錯誤原因(例如，頻率抖動部分300A)而產(chǎn)生的，則CPU 13首先執(zhí)行普通讀取重試。如果可以推斷讀取錯誤是由于PLL相關(guān)原因而產(chǎn)生的，則CPU 13首先執(zhí)行主讀取重試，從而改變PLL參數(shù)。因此，增大首先執(zhí)行恢復(fù)讀取錯誤的讀取重試的可能性。這就可以通過執(zhí)行成功的讀取重試來縮短恢復(fù)讀取錯誤所需的時間。
(實(shí)施例變型)下面將描述在實(shí)施例變型中采用的讀取重試方法。
頻率變化部分(例如，頻率抖動部分300A)不總是位于凸出物從盤1突出的位置。在位于沒有凸出物從盤1突出的位置的頻率變化部分中，如果寫入，數(shù)據(jù)可以以正常方式來記錄。本實(shí)施例的變型基于這一事實(shí)。將參照圖12的流程圖描述如何在該變型中執(zhí)行讀取重試。
首先，磁頭2從盤1讀取數(shù)據(jù)(步驟S21)。CPU 13判定是否發(fā)生讀取錯誤(步驟S22)。如果否，則終止數(shù)據(jù)讀取操作。如果是，也就是，如果發(fā)生讀取錯誤，則CPU 13執(zhí)行讀取重試以恢復(fù)讀取錯誤(步驟S23)。
下一步，CPU 13判定是否還存在讀取錯誤(步驟S24)。如果是，則CPU 13重復(fù)讀取重試，并且判定讀取重試是否已重復(fù)預(yù)定次數(shù)(步驟S25)。如果步驟S25為否，則操作返回到步驟S23。在這種情況下，重復(fù)步驟S23、S24和S25，直到重復(fù)讀取重試預(yù)定次數(shù)為止。如果步驟S25為是，則不再執(zhí)行讀取重試。
如果步驟S24為否，也就是，如果讀取錯誤不再存在(或者讀取錯誤已得到恢復(fù))，則CPU 13將數(shù)據(jù)重新寫入在從中讀取數(shù)據(jù)的數(shù)據(jù)扇區(qū)中(步驟S26)。此外，CPU 13執(zhí)行驗(yàn)證過程來讀取和驗(yàn)證已重寫在數(shù)據(jù)扇區(qū)中的數(shù)據(jù)(步驟S27)。然后，CPU 13判定在步驟S27是否發(fā)生錯誤(步驟S28)。如果是，則CPU 13執(zhí)行扇區(qū)重新分配過程，從而用另一數(shù)據(jù)扇區(qū)替代該數(shù)據(jù)扇區(qū)(步驟S29)。
如上所述，如果在該讀取重試方法中讀取重試成功恢復(fù)讀取錯誤，則在數(shù)據(jù)扇區(qū)中重新寫入數(shù)據(jù)。因此可以消除頻率變化部分(例如，頻率抖動部分300A)。這就防止當(dāng)從該數(shù)據(jù)扇區(qū)讀取數(shù)據(jù)時發(fā)生讀取錯誤。因此，執(zhí)行讀取重試的需要降低。
CPU 13只有在數(shù)據(jù)扇區(qū)幾乎不能恢復(fù)讀取錯誤時，才執(zhí)行扇區(qū)重新分配過程。這就最終減小需要用來替代幾乎不能恢復(fù)讀取錯誤的數(shù)據(jù)扇區(qū)的數(shù)據(jù)扇區(qū)數(shù)。注意，讀取重試包括在上述驗(yàn)證過程中執(zhí)行的數(shù)據(jù)讀取步驟。
如上詳細(xì)所述，本發(fā)明的實(shí)施例和實(shí)施例變型可以提供具有恢復(fù)當(dāng)磁頭接觸盤時在記錄數(shù)據(jù)的頻率抖動部分所產(chǎn)生的讀取錯誤的功能的盤驅(qū)動器。
本發(fā)明在應(yīng)用于接觸型盤驅(qū)動器時特別有效，在這種盤驅(qū)動器中，當(dāng)磁頭接觸盤以將數(shù)據(jù)寫入在數(shù)據(jù)區(qū)域中時，PLL同步數(shù)據(jù)可能具有頻率抖動部分。本發(fā)明在應(yīng)用于磁頭浮動型盤驅(qū)動器時也有效。這是因?yàn)榧词乖诖蓬^浮動型盤驅(qū)動器中磁頭在某些情況下也可能接觸盤。本發(fā)明的讀取重試方法可以在接觸型盤驅(qū)動器和磁頭浮動型盤驅(qū)動器中高效恢復(fù)由于數(shù)據(jù)的頻率抖動部分而產(chǎn)生的讀取錯誤。
另外的優(yōu)點(diǎn)和修改對于本領(lǐng)域的技術(shù)人員而言是顯而易見的。因此，本發(fā)明在其更廣方面不限于在此所述的特定細(xì)節(jié)和代表性實(shí)施例。因此，可以在不脫離由所附權(quán)利要求及其等價物限定的一般發(fā)明概念的精神或范圍的情況下進(jìn)行各種修改。
權(quán)利要求
1.一種盤驅(qū)動器，其特征在于包括磁頭(2)，從在盤形記錄介質(zhì)(1)上提供的任意數(shù)據(jù)區(qū)域讀取數(shù)據(jù)信號；鎖相回路單元(105)，產(chǎn)生讀取時鐘信號；讀取通道(10)，與由鎖相回路單元產(chǎn)生的讀取時鐘信號保持同步，根據(jù)磁頭從盤形記錄介質(zhì)讀取的任何數(shù)據(jù)信號再現(xiàn)數(shù)據(jù)；以及控制器(13)，當(dāng)由讀取通道記錄的數(shù)據(jù)包含錯誤時，改變鎖相回路單元的PLL參數(shù)，其中，所述PLL參數(shù)與由于錯誤而存在于記錄在數(shù)據(jù)區(qū)域內(nèi)的PLL同步數(shù)據(jù)中的頻率抖動部分相關(guān)，并且根據(jù)所改變的PLL參數(shù)執(zhí)行讀取重試，從而使讀取通道重新讀取數(shù)據(jù)。
2.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)改變鎖相回路單元(105)的多個操作參數(shù)包括獲取模式的定時、獲取模式的增益和跟蹤模式的增益中的任一個作為PLL參數(shù)。
3.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)改變從鎖相回路單元(105)的多個操作參數(shù)中所選的獲取模式的定時和獲取模式的增益，并且改變這些參數(shù)的組合作為PLL參數(shù)來執(zhí)行讀取重試。
4.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)改變鎖相回路單元(105)的PLL參數(shù)，以將獲取模式的增益設(shè)為低于通常所施加值的值。
5.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)包括如下部件改變鎖相回路單元(105)的多個操作參數(shù)包括獲取模式的定時、獲取模式的增益和跟蹤模式的增益中的任一個作為PLL參數(shù)的部件；改變獲取模式的定時和增益組合作為PLL參數(shù)，以執(zhí)行讀取重試的部件；以及當(dāng)讀取重試不能恢復(fù)錯誤時，將獲取模式的定時和增益變回到正常值并且改變跟蹤模式的增益以執(zhí)行讀取重試的部件。
6.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)包括如下部件改變鎖相回路單元(105)的多個操作參數(shù)包括獲取模式的定時、獲取模式的增益和跟蹤模式的增益中的任一個作為PLL參數(shù)的部件；改變跟蹤模式的增益作為PLL參數(shù)，以執(zhí)行讀取重試的部件；以及當(dāng)讀取重試不能恢復(fù)錯誤時，將跟蹤模式的增益變回到正常值并且改變獲取模式的定時和增益組合以執(zhí)行讀取重試的部件。
7.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)改變鎖相回路單元(105)的PLL參數(shù)，以將獲取模式的增益設(shè)為低于通常所施加值的值，并且將跟蹤模式的增益設(shè)為高于通常所施加值的值。
8.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)改變與PLL參數(shù)不同的讀取通道的操作參數(shù)，以執(zhí)行普通讀取重試，然后當(dāng)普通讀取重試不能恢復(fù)錯誤時，改變鎖相回路單元的多個操作參數(shù)中的任一個來執(zhí)行讀取重試。
9.如權(quán)利要求1所述的盤驅(qū)動器，其特征在于，控制器(13)在第一步驟改變PLL參數(shù)中的任一個來執(zhí)行讀取重試，并且當(dāng)?shù)谝徊襟E讀取重試不能恢復(fù)錯誤時，改變與PLL參數(shù)不同的讀取通道的操作參數(shù)，以重新執(zhí)行普通讀取重試。
10.一種盤驅(qū)動器，其特征在于包括磁頭(2)，從在盤形記錄介質(zhì)(1)上提供的任意數(shù)據(jù)區(qū)域讀取數(shù)據(jù)信號；鎖相回路單元(105)，產(chǎn)生讀取時鐘信號，并且具有多個PLL參數(shù)；讀取通道(10)，與由鎖相回路單元產(chǎn)生的讀取時鐘信號保持同步，根據(jù)磁頭所讀取的任何數(shù)據(jù)信號再現(xiàn)數(shù)據(jù)；PLL控制單元(106)，改變鎖相回路單元(105)的多個PLL參數(shù)包括獲取模式的定時、獲取模式的增益和跟蹤模式的增益中的任一個；檢測單元，檢測鎖相回路單元的操作狀態(tài)；以及控制器(13)，當(dāng)檢測單元檢測到鎖相回路單元由于由讀取通道再現(xiàn)的數(shù)據(jù)中的誤差而在異常狀態(tài)下工作時，改變PLL參數(shù)中的任一個，并且根據(jù)所改變的PLL參數(shù)，使讀取通道重新讀取數(shù)據(jù)。
11.如權(quán)利要求10所述的盤驅(qū)動器，其特征在于，當(dāng)鎖相回路單元(105)在正常狀態(tài)下工作時，控制器(13)根據(jù)與多個PLL參數(shù)不同的讀取通道操作參數(shù)，使讀取通道執(zhí)行普通讀取重試。
12.如權(quán)利要求10所述的盤驅(qū)動器，其特征在于，檢測單元(106)獲取有關(guān)在獲取模式或跟蹤模式下所產(chǎn)生的相位誤差或頻率誤差的信息作為表示鎖相回路單元(105)的操作狀態(tài)的數(shù)據(jù)。
13.如權(quán)利要求12所述的盤驅(qū)動器，其特征在于，當(dāng)在獲取模式或跟蹤模式下所產(chǎn)生的相位誤差或頻率誤差超過容許值時，控制器(13)使讀取通道根據(jù)從檢測單元(106)獲得的信息執(zhí)行讀取重試。
14.一種盤驅(qū)動器，其特征在于包括磁頭(2)，從在盤形記錄介質(zhì)(1)上提供的任意數(shù)據(jù)區(qū)域讀取數(shù)據(jù)信號；讀取通道(10)，根據(jù)磁頭所讀取的任何數(shù)據(jù)信號再現(xiàn)數(shù)據(jù)；控制器(13)，當(dāng)由讀取通道再現(xiàn)的數(shù)據(jù)發(fā)生錯誤時，使讀取通道執(zhí)行讀取重試，并且當(dāng)錯誤通過讀取重試得到恢復(fù)時，使磁頭在數(shù)據(jù)區(qū)域內(nèi)寫入磁頭所讀取的相同數(shù)據(jù)。
15.如權(quán)利要求14所述的盤驅(qū)動器，其特征在于還包括驗(yàn)證單元(12)，在磁頭在控制器(13)的控制之下寫入數(shù)據(jù)之后，對數(shù)據(jù)進(jìn)行讀取和驗(yàn)證。
16.如權(quán)利要求15所述的盤驅(qū)動器，其特征在于還包括單元(13)，當(dāng)驗(yàn)證單元(12)在數(shù)據(jù)中檢測到錯誤時，使磁頭將數(shù)據(jù)寫入與讀取通道從中讀取數(shù)據(jù)的數(shù)據(jù)區(qū)域不同的數(shù)據(jù)區(qū)域。
17.一種通過使用盤驅(qū)動器中的磁頭來從盤介質(zhì)再現(xiàn)數(shù)據(jù)的讀取通道，其特征在于包括鎖相回路單元(105)，具有多個PLL參數(shù)，并且產(chǎn)生從盤介質(zhì)再現(xiàn)數(shù)據(jù)所需的讀取時鐘信號；PLL控制單元(106)，設(shè)置或改變PLL參數(shù)包括獲取模式的定時、獲取模式的增益和跟蹤模式的增益中的任一個；單元(106)，將有關(guān)鎖相回路單元(105)的操作狀態(tài)的信息傳輸?shù)酵獠吭O(shè)備，所述信息表示在獲取模式或跟蹤模式下所產(chǎn)生的相位誤差或頻率誤差。
18.一種與由盤驅(qū)動器中的鎖相回路單元產(chǎn)生的讀取時鐘信號保持同步通過使用磁頭來從盤介質(zhì)再現(xiàn)數(shù)據(jù)的方法，所述方法的特征在于包括當(dāng)讀取錯誤是在磁頭從盤介質(zhì)再現(xiàn)數(shù)據(jù)的時候所產(chǎn)生的時，執(zhí)行普通讀取重試(S2)；以及當(dāng)普通讀取重試不能恢復(fù)讀取錯誤時，通過改變鎖相回路單元的多個PLL參數(shù)包括獲取模式的定時、獲取模式的增益和跟蹤模式的增益中的任一個，執(zhí)行讀取重試(S7)。
19.如權(quán)利要求18所述的方法，其特征在于還包括當(dāng)讀取錯誤是在磁頭從盤介質(zhì)再現(xiàn)數(shù)據(jù)的時候所產(chǎn)生的時，檢測鎖相回路單元的操作狀態(tài)；以及當(dāng)鎖相回路單元的操作狀態(tài)超過容許值時，通過改變PLL參數(shù)中的任一個，執(zhí)行讀取重試(S17，S18)。
20.如權(quán)利要求18所述的方法，其特征在于還包括當(dāng)讀取重試恢復(fù)錯誤時，將數(shù)據(jù)寫入盤介質(zhì)的數(shù)據(jù)區(qū)域(S26)，所述數(shù)據(jù)是磁頭從數(shù)據(jù)區(qū)域讀取的相同數(shù)據(jù)。
全文摘要
在此公開一種盤驅(qū)動器(20)，執(zhí)行讀取重試以恢復(fù)由于盤介質(zhì)(1)上的任何數(shù)據(jù)區(qū)域的頻率變化部分而產(chǎn)生的讀取錯誤。盤驅(qū)動器(20)包括讀取通道(10)、CPU(13)、鎖相回路單元(105)以及PLL控制電路(106)。讀取通道(10)與由鎖相回路單元(105)產(chǎn)生的讀取時鐘信號保持同步，從盤介質(zhì)(1)再現(xiàn)數(shù)據(jù)。當(dāng)讀取錯誤是在讀寫通道(10)從盤介質(zhì)(1)的數(shù)據(jù)區(qū)域讀取數(shù)據(jù)的時候所產(chǎn)生的時，CPU(13)使PLL控制電路(106)改變鎖相回路單元(105)的PLL參數(shù)，從而執(zhí)行讀取重試。
文檔編號G11B5/00GK1479274SQ0315452
公開日2004年3月3日 申請日期2003年8月15日 優(yōu)先權(quán)日2002年8月28日
發(fā)明者長船貢治, 船 治 申請人:株式會社東芝