專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在半導(dǎo)體存儲(chǔ)裝置內(nèi)設(shè)定地址轉(zhuǎn)移信號(hào)的脈沖寬度的技術(shù)。
作為具有DRAM和SRAM雙方優(yōu)點(diǎn)的半導(dǎo)體存儲(chǔ)裝置，虛擬SRAM(稱為VSRAM或PSRAM)為人們所知。虛擬SRAM具備與DRAM同樣的包括動(dòng)態(tài)存儲(chǔ)單元的存儲(chǔ)單元陣列和執(zhí)行內(nèi)部刷新操作的刷新控制模塊。因此，與虛擬SRAM連接的外部裝置(例如CPU)在并不感覺到刷新操作時(shí)，就可以在虛擬SRAM內(nèi)進(jìn)行存取(數(shù)據(jù)的讀出和寫入)。虛擬SRAM的這種特征稱之為“刷新的滲透性”。
一些虛擬SRAM不需要輸入外部時(shí)鐘信號(hào)。這種虛擬SRAM包括地址轉(zhuǎn)移檢測電路，檢測出外部裝置(例如CPU)提供的地址中的至少一位以上的變化，并根據(jù)檢測結(jié)果生成地址轉(zhuǎn)移信號(hào)。即將該地址轉(zhuǎn)移信號(hào)代替外部時(shí)鐘信號(hào)使用。對于這種具備地址轉(zhuǎn)移檢測電路的虛擬SRAM，外部裝置(例如CPU)用存取普通的非同步型SRAM的相同步驟進(jìn)行存取。
在以下的說明中，地址轉(zhuǎn)移檢測電路也稱為“ATD電路”，地址轉(zhuǎn)移信號(hào)稱為“ATD信號(hào)”。
外部裝置(例如CPU)提供給虛擬SRAM的地址通常通過多根(例如20根)信號(hào)線并行傳輸，一根信號(hào)線對應(yīng)于一位。因此，當(dāng)?shù)刂窂囊粋€(gè)確定值變化為另一個(gè)值時(shí)，通過多條信號(hào)線提供的各個(gè)位中，地址變化涉及到的所有的位優(yōu)選同時(shí)發(fā)生變化。
當(dāng)?shù)刂纷兓婕暗降乃形煌瑫r(shí)變化時(shí)，包括在虛擬SRAM中的ATD電路正確地檢測出該地址變化，并且保證生成準(zhǔn)確的ATD信號(hào)。
但是實(shí)際上，由于電路元件變化或者信號(hào)線變化，各位之間會(huì)產(chǎn)生相位差或是時(shí)間差。地址變化涉及到的各位因此可能在偏離時(shí)間發(fā)生變化。這種時(shí)間上的差異一般稱之為地址偏離。
在現(xiàn)有技術(shù)中，在地址偏離發(fā)生的情況下，ATD電路可能不能夠正確地檢測出地址變化，因而不能生成準(zhǔn)確的ATD信號(hào)。
圖20是現(xiàn)有技術(shù)中發(fā)生地址偏離時(shí)的ATD信號(hào)和根據(jù)該ATD信號(hào)進(jìn)行外部存取的電平變化的時(shí)間流程圖。
例如，向虛擬SRAM提供的地址有A0-A19共計(jì)20位，其中，位A0-A9按照圖20(a)所示發(fā)生變化，位A10按照圖20(b)所示發(fā)生變化，位A11-A19按照圖20(c)所示發(fā)生變化。因此在這個(gè)實(shí)施例中，除位A10以外的位以時(shí)間點(diǎn)t1發(fā)生變化，而位A10在滯后的時(shí)間點(diǎn)t2發(fā)生變化。位A10的變化時(shí)間與其他位的變化時(shí)間有差異，進(jìn)而發(fā)生地址偏離。
現(xiàn)有技術(shù)的情況是，在發(fā)生這種地址偏離時(shí)，如圖20(d)所示，ATD電路檢測出在時(shí)間點(diǎn)t1除位A10以外的位的變化，使ATD信號(hào)啟動(dòng)固定寬度的脈沖。接著，ATD電路檢測出在時(shí)間點(diǎn)t2位A10的變化，再次使ATD信號(hào)啟動(dòng)固定寬度的脈沖。
據(jù)此，按照現(xiàn)有技術(shù)的步驟，當(dāng)期望ATD信號(hào)按照檢測的地址變化啟動(dòng)一個(gè)脈沖時(shí)，現(xiàn)有技術(shù)使ATD信號(hào)在短時(shí)間內(nèi)啟動(dòng)了2個(gè)脈沖。因此難以生成準(zhǔn)確的ATD信號(hào)。
如上所述，ATD信號(hào)在虛擬SRAM中代替外部時(shí)鐘信號(hào)，成為存儲(chǔ)單元陣列的外部存取或是存儲(chǔ)單元陣列刷新操作的基準(zhǔn)時(shí)間。具體來說，刷新操作根據(jù)ATD信號(hào)的上升時(shí)刻開始操作，而外部存儲(chǔ)操作原則上根據(jù)ATD信號(hào)的上升時(shí)刻開始操作。
因此，如果不能準(zhǔn)確地生成這樣的ATD信號(hào)，則會(huì)產(chǎn)生外部存取操作和刷新操作的誤操作，最糟糕的是，存儲(chǔ)單元陣列內(nèi)的一部分存儲(chǔ)單元的數(shù)據(jù)可能會(huì)被破壞。
如后所述，ATD信號(hào)的脈沖寬度越長，會(huì)導(dǎo)致存取時(shí)間越長。因此，現(xiàn)有技術(shù)將ATD信號(hào)的脈沖寬度設(shè)定為可以吸收噪音的數(shù)納秒。
為了達(dá)到所述目的的至少一部分和其他相關(guān)目的，本發(fā)明的第一半導(dǎo)體存儲(chǔ)裝置包括具有動(dòng)態(tài)存儲(chǔ)單元的存儲(chǔ)單元陣列；地址轉(zhuǎn)移檢測模塊，用于檢測外部提供的地址是否有至少一位變化并生成地址轉(zhuǎn)移檢測信號(hào)，該地址轉(zhuǎn)移檢測模塊響應(yīng)在第一狀態(tài)下檢測的地址變化轉(zhuǎn)換為第二狀態(tài)，并在轉(zhuǎn)換為第二狀態(tài)后且經(jīng)過預(yù)定的基準(zhǔn)時(shí)間，又轉(zhuǎn)換為所述第一狀態(tài)；刷新控制模塊，該刷新控制模塊根據(jù)地址轉(zhuǎn)移檢測信號(hào)從第一狀態(tài)轉(zhuǎn)換到第二狀態(tài)的時(shí)刻，對于存儲(chǔ)單元陣列中所希望的存儲(chǔ)單元開始刷新操作；以及外部存取控制模塊，該外部存取控制模塊根據(jù)地址轉(zhuǎn)移檢測信號(hào)從第二狀態(tài)轉(zhuǎn)換到第一狀態(tài)的時(shí)刻或者根據(jù)刷新操作的結(jié)束時(shí)刻，對存儲(chǔ)單元陣列中與由外部提供的地址所指定的存儲(chǔ)單元開始外部存取操作；其中，該基準(zhǔn)時(shí)間被設(shè)定為，不小于相對于該地址所預(yù)先設(shè)定的可允許地址偏離范圍，同時(shí)又不大于從地址轉(zhuǎn)移檢測信號(hào)轉(zhuǎn)換到第二狀態(tài)和刷新操作結(jié)束之間的時(shí)間。
在本發(fā)明的第一半導(dǎo)體存儲(chǔ)裝置中，刷新操作根據(jù)從地址轉(zhuǎn)移檢測信號(hào)的第一狀態(tài)向第二狀態(tài)轉(zhuǎn)換的時(shí)間開始操作。外部存取操作根據(jù)從地址轉(zhuǎn)移檢測信號(hào)的第二狀態(tài)向第一狀態(tài)轉(zhuǎn)換的時(shí)間或者根據(jù)刷新操作的結(jié)束時(shí)間開始操作。地址偏離的允許范圍預(yù)先設(shè)定。在這些前提下，設(shè)定地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間(從第一狀態(tài)向第二狀態(tài)轉(zhuǎn)換時(shí)起，到第二狀態(tài)向第一狀態(tài)轉(zhuǎn)換時(shí)為止的時(shí)間)為不小于地址偏離的允許范圍，同時(shí)不大于地址轉(zhuǎn)移檢測信號(hào)轉(zhuǎn)換到第二狀態(tài)后至刷新操作結(jié)束的時(shí)間。
因此，在本發(fā)明的第一半導(dǎo)體存儲(chǔ)裝置中，即使發(fā)生了地址偏離，地址轉(zhuǎn)移檢測信號(hào)沒有在預(yù)設(shè)的基準(zhǔn)時(shí)間內(nèi)從第一狀態(tài)轉(zhuǎn)換到第二狀態(tài)，通過設(shè)定地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間為大于預(yù)設(shè)的地址偏離允許范圍，可以有效防止地址轉(zhuǎn)移檢測信號(hào)在短時(shí)間內(nèi)不發(fā)生頻繁的轉(zhuǎn)換，因而可以生成準(zhǔn)確的地址轉(zhuǎn)移檢測信號(hào)。
另外，外部存取操作是根據(jù)地址轉(zhuǎn)移檢測信號(hào)的第二狀態(tài)向第一狀態(tài)轉(zhuǎn)換的時(shí)間開始。通過設(shè)定地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間為大于預(yù)設(shè)的地址偏離允許范圍，大大降低了外部存取操作開始后的地址偏離的發(fā)生概率。因此外部存取操作不會(huì)因地址偏離發(fā)生而受到影響，可以正常工作。
此外，存取時(shí)間通常是從有地址變化時(shí)(即地址轉(zhuǎn)移檢測信號(hào)開始從第一狀態(tài)向第二狀態(tài)轉(zhuǎn)換的時(shí)間)起開始計(jì)數(shù)。較長的地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間使得外部存取操作的開始時(shí)間后延，因此存取時(shí)間變長。對于存儲(chǔ)單元陣列中的同一個(gè)存儲(chǔ)單元，當(dāng)刷新請求與存取請求同時(shí)發(fā)生時(shí)，外部存取操作根據(jù)刷新操作結(jié)束的時(shí)間開始。因此，存取時(shí)間的最大值不會(huì)比從地址變化開始到刷新操作結(jié)束的時(shí)間范圍更短。因此，在本發(fā)明的第一半導(dǎo)體存儲(chǔ)裝置中，設(shè)定地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間為不大于地址轉(zhuǎn)移檢測信號(hào)轉(zhuǎn)換到第二狀態(tài)到刷新操作結(jié)束的時(shí)間從而最大存取時(shí)間可以控制在當(dāng)刷新請求與外部存取請求同時(shí)發(fā)生時(shí)的上述存取時(shí)間的范圍以內(nèi)，而不會(huì)變得更長。
本發(fā)明的第二半導(dǎo)體存儲(chǔ)裝置包括具有動(dòng)態(tài)存儲(chǔ)單元的存儲(chǔ)單元陣列；地址轉(zhuǎn)移檢測模塊，用于檢測外部提供的地址是否有至少一位變化并生成地址轉(zhuǎn)移檢測信號(hào)，地址轉(zhuǎn)移檢測模塊響應(yīng)在第一狀態(tài)下檢測的地址變化轉(zhuǎn)換為第二狀態(tài)，并在轉(zhuǎn)換為第二狀態(tài)后且經(jīng)過預(yù)定的基準(zhǔn)時(shí)間，又轉(zhuǎn)換為第一狀態(tài)；刷新控制模塊，該刷新控制模塊根據(jù)地址轉(zhuǎn)移檢測信號(hào)從第一狀態(tài)轉(zhuǎn)換到第二狀態(tài)的時(shí)刻，對于存儲(chǔ)單元陣列中所希望的存儲(chǔ)單元開始刷新操作；以及外部存取控制模塊，該外部存取控制模塊根據(jù)地址轉(zhuǎn)移檢測信號(hào)從第二狀態(tài)轉(zhuǎn)換到第一狀態(tài)的時(shí)刻或者根據(jù)刷新操作的結(jié)束時(shí)刻，對存儲(chǔ)單元陣列中與由外部提供的地址所指定的存儲(chǔ)單元開始外部存取操作；其中，該基準(zhǔn)時(shí)間被設(shè)定為一特定值，其不小于相對于地址的預(yù)先設(shè)定的可允許地址偏離范圍，并且響應(yīng)所述地址變化的檢測，地址轉(zhuǎn)移檢測模塊延長其基準(zhǔn)時(shí)間，而地址轉(zhuǎn)移檢測信號(hào)處于第二狀態(tài)。
這樣，在本發(fā)明的第二半導(dǎo)體存儲(chǔ)裝置中，地址轉(zhuǎn)移檢測信號(hào)基準(zhǔn)時(shí)間被設(shè)定為不小于預(yù)設(shè)的地址偏離的允許范圍。因此在地址轉(zhuǎn)移檢測信號(hào)處于第二狀態(tài)的情況下，當(dāng)?shù)刂纷兓粰z測出來時(shí)，該技術(shù)延長地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間。
因此在本發(fā)明的第二半導(dǎo)體存儲(chǔ)裝置中，在地址轉(zhuǎn)移檢測信號(hào)處于第二狀態(tài)的情況下，如果發(fā)生地址偏離，地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間會(huì)自動(dòng)延長。這種調(diào)整有效防止了地址轉(zhuǎn)移檢測信號(hào)在短時(shí)間內(nèi)不發(fā)生頻繁的狀態(tài)轉(zhuǎn)換，因而可以生成準(zhǔn)確的地址轉(zhuǎn)移檢測信號(hào)。
另外，如上所述，外部存取操作根據(jù)地址轉(zhuǎn)移檢測信號(hào)從第二狀態(tài)向第一狀態(tài)轉(zhuǎn)換時(shí)的時(shí)間開始。在外部存取操作開始后，地址偏離的發(fā)生概率大大降低，因此外部存取操作不會(huì)因地址偏離發(fā)生而受到影響，可以正常工作。
此外，在地址偏離發(fā)生期間地址是不確定的。由于地址偏離的發(fā)生，地址轉(zhuǎn)移檢測信號(hào)的基準(zhǔn)時(shí)間被延長，外部存取的開始時(shí)間也因此而后延。這時(shí)，即使外部存取操作的開始時(shí)間后延，從地址偏離發(fā)生時(shí)最后的地址變化的時(shí)間開始計(jì)數(shù)的實(shí)際的存取時(shí)間也不會(huì)變長。因此，即使基準(zhǔn)時(shí)間被延長也不會(huì)有問題。
本發(fā)明的第二半導(dǎo)體存儲(chǔ)裝置的優(yōu)選應(yīng)用中包括響應(yīng)該地址變化的檢測，地址轉(zhuǎn)移檢測模塊延長其基準(zhǔn)時(shí)間以維持該第二狀態(tài)一段預(yù)先確定的時(shí)間，而地址轉(zhuǎn)移檢測信號(hào)處于該第二狀態(tài)。
由于這樣的構(gòu)成，即使發(fā)生地址偏離，從地址變化被檢測出來開始到確定的時(shí)間內(nèi)，地址轉(zhuǎn)移檢測信號(hào)可以保證維持第二狀態(tài)。因此地址轉(zhuǎn)移檢測信號(hào)可以確保地址偏離的吸收。
本發(fā)明除了可以用于所述半導(dǎo)體存儲(chǔ)裝置等方面，還可以用在使用半導(dǎo)體存儲(chǔ)裝置的電子產(chǎn)品等方面。本發(fā)明還可以應(yīng)用于地址轉(zhuǎn)移檢測信號(hào)生成方法。
圖8是地址偏離發(fā)生的情況下圖5及圖6的相關(guān)信號(hào)的電平變化的時(shí)間流程圖；圖9是說明圖4的第一模塊控制器40A結(jié)構(gòu)的框圖；

圖10是說明圖9的外部存取實(shí)施信號(hào)發(fā)生電路42結(jié)構(gòu)的框圖；圖11是說明圖4的第一行前置解碼器30A結(jié)構(gòu)的框圖；圖12是示出操作循環(huán)中當(dāng)出現(xiàn)刷新請求時(shí)的第一模塊控制器40A操作的時(shí)間流程圖；圖13是圖12的操作循環(huán)中各個(gè)模塊控制器40A-40D的操作以及字線狀態(tài)的時(shí)間流程圖；圖14是本發(fā)明其它實(shí)施例中用于半導(dǎo)體存儲(chǔ)裝置的地址偏離緩沖電路內(nèi)延遲電路的電路圖；圖15是圖5及圖14的有關(guān)信號(hào)的電平變化的時(shí)間流程圖；圖16是地址偏離發(fā)生的情況下圖5及圖14的有關(guān)信號(hào)的電平變化的時(shí)間流程圖；圖17是地址偏離連續(xù)發(fā)生的情況下圖5及圖14的有關(guān)信號(hào)的電平變化的時(shí)間流程圖；圖18是作為本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的電子產(chǎn)品實(shí)施例的手機(jī)的透視圖；圖19是說明圖18所示手機(jī)600的電路結(jié)構(gòu)的框圖；以及圖20是現(xiàn)有技術(shù)中地址偏離發(fā)生時(shí)ATD信號(hào)和根據(jù)其ATD信號(hào)進(jìn)行外部存取的電平變化時(shí)間流程圖。
具體實(shí)施例方式
以下對本發(fā)明的實(shí)施方式用如下順序的優(yōu)選實(shí)施例加以說明A、存儲(chǔ)芯片的端子結(jié)構(gòu)與工作狀態(tài)概要B、存儲(chǔ)芯片內(nèi)部的整體結(jié)構(gòu)C、ATD信號(hào)的生成D、刷新控制器及外部存取控制器的構(gòu)成及操作E、響應(yīng)ATD信號(hào)的外部存取及刷新的操作F、本發(fā)明的其它實(shí)施例G、電子產(chǎn)品上的應(yīng)用H、修改例A、存儲(chǔ)芯片的端子結(jié)構(gòu)與工作狀態(tài)概要圖1是本發(fā)明實(shí)施例之一的存儲(chǔ)芯片300的端子結(jié)構(gòu)示意圖。存儲(chǔ)芯片300有以下端子A0-A19地址輸入端子(20根)#CS芯片選擇輸入端子ZZ低耗輸入端子#WE允許寫入輸入端子#OE允許輸出輸入端子
#LB下位字節(jié)允許輸入端子#UB上位字節(jié)允許輸入端子IO0-IO15輸入-輸出數(shù)據(jù)端子(16根)在以下的說明中，端子名與信號(hào)名使用相同符號(hào)。端子名(信號(hào)名)的前面附加的“#”表示負(fù)邏輯的意思。地址輸入端子A0-A19以及輸入輸出數(shù)據(jù)端子IO0-IO15分別為多根設(shè)置，但在圖1中被簡化。
存儲(chǔ)芯片300構(gòu)成了可以用存取普通的非同步型SRAM的同樣步驟進(jìn)行存取的虛擬SRAM(VSRAM)。但是，與SRAM不同，由于使用了動(dòng)態(tài)存儲(chǔ)單元，每隔一定時(shí)間內(nèi)有必要進(jìn)行刷新。因此，在存儲(chǔ)芯片300中，內(nèi)附包括了刷新計(jì)時(shí)器70的刷新控制模塊。本說明書中，通過外部裝置(控制裝置)對數(shù)據(jù)進(jìn)行讀出與寫入的操作稱之為“外部存取”，通過內(nèi)附的刷新控制模塊進(jìn)行刷新操作稱之為“內(nèi)部刷新”或者簡稱為“刷新”。
在存儲(chǔ)芯片300的內(nèi)部，為了檢測輸入的地址A0-A19中任意的一位以上的變化，設(shè)置了地址轉(zhuǎn)移檢測電路110。因此，存儲(chǔ)芯片300內(nèi)的電路根據(jù)地址轉(zhuǎn)移檢測電路110提供的地址轉(zhuǎn)移信號(hào)產(chǎn)生操作。例如，外部存取與內(nèi)部刷新的調(diào)整根據(jù)地址轉(zhuǎn)移信號(hào)來進(jìn)行。
圖1所示芯片選擇信號(hào)#CS與低耗信號(hào)ZZ是控制存儲(chǔ)芯片300工作狀態(tài)的信號(hào)。圖2是與芯片選擇信號(hào)#CS和低耗信號(hào)ZZ的信號(hào)電平相對應(yīng)的存儲(chǔ)芯片300工作狀態(tài)的示意圖。另外，在本說明書中，“H水平”表示2值信號(hào)的兩個(gè)電平中的電平“1”，“L電平”表示電平“0”。
當(dāng)芯片選擇信號(hào)#CS處于L電平(動(dòng)態(tài))，低耗信號(hào)ZZ處于H電平時(shí)，進(jìn)行讀/寫操作循環(huán)(以下簡稱為“操作循環(huán)”或者“讀/寫循環(huán)”)。在操作循環(huán)中，可以進(jìn)行外部存取以及適時(shí)的內(nèi)部刷新。
當(dāng)芯片選擇信號(hào)#CS與低耗信號(hào)ZZ同處于H電平時(shí)，進(jìn)入等待循環(huán)。對于等待循環(huán)，由于外部存取被禁止，全部的字線處于非激活狀態(tài)。但是，當(dāng)進(jìn)行內(nèi)部刷新時(shí)，由刷新地址指定的字線被激活。
當(dāng)芯片選擇信號(hào)#CS處于H電平(非動(dòng)態(tài))，低耗信號(hào)ZZ變?yōu)長電平時(shí)，存儲(chǔ)芯片300轉(zhuǎn)移到低耗狀態(tài)(也稱為“功率降低狀態(tài)”)。低耗狀態(tài)下，除刷新操作要求的電路以外的電路被停止。由于低耗狀態(tài)下的電力消耗很小，適宜于存儲(chǔ)裝置內(nèi)的數(shù)據(jù)的保存。
此外，對于刷新操作，在操作循環(huán)與等待循環(huán)中遵照第一刷新模式執(zhí)行操作，而對于低耗狀態(tài)，遵照第二刷新模式執(zhí)行操作。在第一刷新模式中，在刷新計(jì)時(shí)器70的刷新計(jì)時(shí)信號(hào)發(fā)生后，刷新操作與ATD信號(hào)同步開始。另外，在第二刷新模式中，一旦刷新計(jì)時(shí)器70的刷新計(jì)時(shí)信號(hào)發(fā)生，立即開始刷新操作。由于第二刷新模式的刷新操作與ATD信號(hào)不同步，因此不需要輸入地址A0-A19。這樣，該存儲(chǔ)芯片300在三種狀態(tài)下遵從各自的刷新模式執(zhí)行刷新操作。
圖1中所示的地址數(shù)據(jù)A0-A19為20位的數(shù)據(jù)，指定為一兆字節(jié)的地址。另外，輸入輸出數(shù)據(jù)IO0-IO15為一個(gè)字節(jié)的16位的數(shù)據(jù)。即地址A0-A19的每一個(gè)值對應(yīng)于16位(1字節(jié))，一次可以對16位的輸入輸出數(shù)據(jù)IO0-IO15進(jìn)行輸入或輸出。
對于操作循環(huán)，寫入允許信號(hào)#WE變?yōu)長電平時(shí)執(zhí)行寫循環(huán)，變?yōu)镠電平時(shí)執(zhí)行讀循環(huán)。另外，輸出允許信號(hào)#OE變?yōu)長電平時(shí)，通過輸入輸出數(shù)據(jù)端子IO0-IO15可以進(jìn)行輸出。下位字節(jié)允許信號(hào)#LB或者上位字節(jié)允許信號(hào)#UB是只對一個(gè)字(16位)的下位字節(jié)或上位字節(jié)中的任意1個(gè)字節(jié)進(jìn)行讀寫的控制信號(hào)。例如，當(dāng)設(shè)定下位字節(jié)允許信號(hào)#LB為L電平，設(shè)定上位字節(jié)允許信號(hào)#UB為H電平后，就可只對一個(gè)字的下位8位進(jìn)行讀寫。此外，圖1中省略了電源端子。
圖3是存儲(chǔ)芯片300的操作概要的時(shí)間流程圖。對應(yīng)于芯片選擇信號(hào)#CS和低耗信號(hào)ZZ的電平變化，圖2中所示3種工作狀態(tài)(操作、等待、低耗)中的任意一種隨時(shí)進(jìn)行判斷。圖3的最初3個(gè)循環(huán)為操作循環(huán)。在操作循環(huán)中，讀出(讀循環(huán))或者寫入(寫循環(huán))對應(yīng)于寫入允許信號(hào)#WE的電平進(jìn)行操作。此外，ATD的最短周期Tc(即地址A0-A19變化的最短周期)相當(dāng)于該存儲(chǔ)芯片300的循環(huán)時(shí)間(也稱為“循環(huán)周期”)。例如，循環(huán)時(shí)間Tc被設(shè)定在約50ns-100ns的范圍。
圖3的第四個(gè)循環(huán)中，由于芯片選擇信號(hào)#CS在H電平上啟動(dòng)，因此等待循環(huán)開始。進(jìn)而在第五個(gè)循環(huán)中，低耗信號(hào)ZZ下降到L電平，存儲(chǔ)芯片300變?yōu)榈秃臓顟B(tài)。另外，如圖3(a)所示，地址A0-A19不發(fā)生變化時(shí)，不生成ATD信號(hào)。B、存儲(chǔ)芯片內(nèi)部的整體結(jié)構(gòu)圖4是存儲(chǔ)芯片300的構(gòu)成框圖。該存儲(chǔ)芯片300具有數(shù)據(jù)輸入輸出緩沖器10、存儲(chǔ)單元陣列20以及地址緩沖器60。
存儲(chǔ)單元陣列20被區(qū)分為四個(gè)模塊即20A-20D。第一模塊20A具有存儲(chǔ)單元子陣列22A、行解碼器24A、列解碼器26A、以及門28A。其它的模塊20B-20D與此相同。由于各個(gè)模塊20A-20D的構(gòu)成基本相同，以下就以第一模塊20A為主，同時(shí)對有所關(guān)聯(lián)的其它電路進(jìn)行說明。
第一模塊20A的構(gòu)成與典型的DRAM的存儲(chǔ)單元陣列相同。即子陣列22A以多個(gè)單晶體管單電容型存儲(chǔ)單元的形式按矩陣排列。各個(gè)存儲(chǔ)單元與字線及位線對(也稱為數(shù)據(jù)線對)連接。行解碼器24A包括行驅(qū)動(dòng)器，根據(jù)提供的行地址選擇子陣列22A內(nèi)多根字線中的1根將其激活。列解碼器26A包括列驅(qū)動(dòng)器，根據(jù)提供的列地址同時(shí)選擇子陣列22A內(nèi)多組位線對中的1字節(jié)(16位)的位線對。另外，門28A包括讀出電路與寫入電路，在數(shù)據(jù)輸入輸出緩沖器10與子陣列22A之間可以進(jìn)行數(shù)據(jù)的交換。模塊20A還包括圖中未表示的其他組件，如預(yù)充電電路以及傳感放大器。
地址緩沖器60是為其它內(nèi)部電路提供從外部裝置得到的20位的地址A0-A19的電路。最下位的2位的地址A0-A1是作為選擇4個(gè)模塊20A-20D中任意一個(gè)的模塊地址來使用的。此外，比模塊地址A0-A1更為上位的6位的地址A2-A7作為列地址使用，最上位的12位的地址A8-A19作為行地址使用。因此，通過模塊地址A0-A1，4個(gè)模塊20A-20D中有一個(gè)被選中，從被選中的模塊里，通過列地址A2-A7與行地址A8-A19，1字節(jié)(16位)的存儲(chǔ)單元被選中。與被選中的存儲(chǔ)單元相對應(yīng)的1字節(jié)的數(shù)據(jù)通過數(shù)據(jù)輸入輸出緩沖器10被讀出或被寫入。即外部裝置通過輸入一個(gè)A0-A19地址，在被選中的模塊內(nèi)的1字節(jié)的存儲(chǔ)單元中可以同時(shí)進(jìn)行存取。
在各模塊20A-20D中，分別順序連接著行前置解碼器30A-30D、模塊控制器40A-40D、以及刷新請求信號(hào)發(fā)生電路50A-50D。在存儲(chǔ)芯片300內(nèi)，設(shè)置了刷新計(jì)時(shí)器70、刷新計(jì)數(shù)控制器90、刷新計(jì)數(shù)器100、以及ATD(地址轉(zhuǎn)移檢測)電路110。
其中，ATD電路110是形成本發(fā)明特征部分的電路，檢測出外部裝置提供的20位的地址A0-A19中任意的一位以上的變化，生成與檢測到的地址變化相對應(yīng)的ATD信號(hào)。另外，ATD電路110的構(gòu)成及操作將在后面詳細(xì)說明。
如圖4所示的刷新計(jì)時(shí)器70是在每個(gè)固定刷新周期發(fā)生刷新計(jì)時(shí)信號(hào)RFTM的電路。比如刷新計(jì)時(shí)器70可由環(huán)形振蕩器構(gòu)成。刷新周期可設(shè)定為約32μs。
刷新請求信號(hào)發(fā)生電路50A-50D對應(yīng)于刷新計(jì)時(shí)器70提供的刷新計(jì)時(shí)信號(hào)RFTM與ATD電路110提供的ATD信號(hào)，發(fā)生各模塊20A-20D需要的刷新請求信號(hào)RFREQ0-RFREQ3。該刷新請求信號(hào)RFREQ0-RFREQ3分別提供給與其相對應(yīng)的模塊控制器40A-40D。
模塊控制器40A-40D接收外部裝置提供的模塊地址A0-A1，也接收刷新請求信號(hào)RFREQ0-RFREQ3和ATD信號(hào)。刷新請求信號(hào)RFREQ0-RFREQ3表示在4個(gè)模塊20A-20D中將要開始刷新操作。另外，對于操作循環(huán)，模塊地址A0-A1表示4個(gè)模塊20A-20D的任意的外部存取請求。這樣，模塊控制器40A-40D對應(yīng)于這些刷新請求信號(hào)RFREQ0-RFREQ3和模塊地址A0-A1，對4個(gè)模塊20A-20D的內(nèi)部刷新與外部存取進(jìn)行調(diào)整。具體來說，這種調(diào)整就是通過分別設(shè)定刷新執(zhí)行信號(hào)#RF0-#RF3和外部存取執(zhí)行信號(hào)#EX0-#EX3的輸出電平來進(jìn)行。
行前置解碼器30A-30D對應(yīng)于刷新執(zhí)行信號(hào)#RF0-#RF3和外部存取執(zhí)行信號(hào)#EX0-#EX3的電平，分別從刷新計(jì)數(shù)器100給出的刷新地址RFA8-RFA19與外部裝置給出的行地址A8-A19中選擇一方，提供給行解碼器24A-24D。每個(gè)行前置解碼器對這兩種地址RFA8-RFA19、A8-A19的選擇是獨(dú)立進(jìn)行的。例如，在有刷新請求的情況下，當(dāng)?shù)谝荒K20A發(fā)生外部存取請求時(shí)，首先，全部的行前置解碼器30A-30D分別選擇刷新地址RFA8-RFA19，提供給相對應(yīng)的模塊20A-20D。第一行前置解碼器30A在第一模塊20A的刷新完成后，選擇行地址A8-A19，提供給第一模塊20A。
另外，有關(guān)刷新請求信號(hào)發(fā)生電路50A-50D、模塊控制器40A-40D、以及行前置解碼器30A-30D的構(gòu)成及操作將在后面詳細(xì)說明。
對于全部4個(gè)模塊20A-20D，刷新計(jì)數(shù)控制器90根據(jù)相同的刷新地址RFA8-RFA19檢測其刷新操作是否完成。這個(gè)檢測通過檢查4個(gè)刷新請求信號(hào)RFREQ0-RFREQ3的信號(hào)電平變化進(jìn)行。4個(gè)模塊20A-20D的刷新操作完成后，刷新計(jì)數(shù)控制器90向刷新計(jì)數(shù)器100提供計(jì)數(shù)上升信號(hào)#CNTUP。刷新計(jì)數(shù)器100對應(yīng)于該計(jì)數(shù)上升信號(hào)#CNTUP，提高一個(gè)刷新地址RFA8-RFA19的值。
除了圖4所示電路外，存儲(chǔ)芯片300具有根據(jù)芯片選擇信號(hào)#CS和低耗信號(hào)ZZ對芯片內(nèi)的電路工作狀態(tài)進(jìn)行控制的控制器，具有對應(yīng)于各種允許信號(hào)#WE、#OE、#LB、及#UB，控制其輸入輸出狀態(tài)的控制器等。但為了方便圖示，在圖4中予以省略。
對于圖4所示的本實(shí)施例的電路，存儲(chǔ)單元陣列20相當(dāng)于本發(fā)明的“存儲(chǔ)單元陣列”，ATD電路110相當(dāng)于“地址轉(zhuǎn)移檢測模塊”。另外，由行前置解碼器30A-30D、模塊控制器40A-40D、刷新請求信號(hào)發(fā)生電路50A-50D、刷新計(jì)時(shí)器70、刷新計(jì)數(shù)控制器90以及刷新計(jì)數(shù)器100構(gòu)成的電路部分在本發(fā)明中相當(dāng)于“刷新控制模塊”。由行前置解碼器30A-30D、模塊控制器40A-40D以及地址緩沖器60構(gòu)成的電路部分相當(dāng)于“外部存取控制模塊”。因此，行前置解碼器30A-30D以及模塊控制器40A-40D既是“刷新控制模塊”的組成部分，也是“外部存取控制模塊”的組成部分。C、ATD信號(hào)的生成這里對構(gòu)成本發(fā)明特征的ATD信號(hào)從上升沿到下降沿的H電平時(shí)間周期(即ATD信號(hào)的脈沖寬度)的設(shè)定方法給予詳細(xì)說明。
如前所述，對于具有ATD電路的虛擬SRAM，用ATD信號(hào)作為外部時(shí)鐘信號(hào)，作為存儲(chǔ)單元陣列的外部存取操作和刷新操作的基準(zhǔn)時(shí)間，這在本實(shí)施例中同樣如此。
即對于本實(shí)施例，如后詳述，刷新操作根據(jù)ATD電路110生成的ATD信號(hào)的上升時(shí)刻開始其操作，另外，外部存取操作根據(jù)ATD信號(hào)的啟動(dòng)的時(shí)間開始其操作。
但是，對于存儲(chǔ)單元陣列中的同一個(gè)模塊，在刷新請求與外部存取請求同時(shí)發(fā)生時(shí)，首先，根據(jù)ATD信號(hào)上升時(shí)刻開始其刷新操作，待其刷新操作結(jié)束，再開始外部存取操作。
另一方面，如前所述，由于電路元件和信號(hào)線的變化，外部裝置(例如CPU)向半導(dǎo)體存儲(chǔ)裝置提供的地址會(huì)發(fā)生地址偏離的情況。為此，通常對于半導(dǎo)體存儲(chǔ)裝置，在發(fā)生地址偏離的前提下，預(yù)先判斷須保證多大程度的地址偏離，即可以允許多大程度的地址偏離而使得操作可以正常進(jìn)行，從而設(shè)定地址偏離允許范圍。其允許范圍一般為10-20ns。
因此在本實(shí)施例中，考慮這種ATD信號(hào)的外部存取操作以及刷新操作的基準(zhǔn)時(shí)間的選取方法，或者預(yù)先設(shè)定地址偏離允許范圍為前提的方法，其目的都是為了排除地址偏離產(chǎn)生的影響，因而對于ATD信號(hào)的上升沿到下降沿的H電平的時(shí)間周期(即ATD信號(hào)的脈沖寬度)，不小于預(yù)先設(shè)定的可允許地址偏離范圍，同時(shí)又不大于從ATD信號(hào)上升時(shí)，即刷新操作開始時(shí)，到刷新操作結(jié)束之間的時(shí)間。
接下來具體說明ATD電路110如何生成以上述方式設(shè)定的H電平期間的ATD信號(hào)。
圖5是圖4所示的ATD電路110的框圖。ATD電路110具有與20位的地址A0-A19的各個(gè)位相對應(yīng)的20個(gè)轉(zhuǎn)移檢測電路111、20位輸入的或門116、以及吸收地址偏離的地址偏離緩沖電路117。各轉(zhuǎn)移檢測電路111具有反相器112、兩個(gè)脈沖發(fā)生電路113和114、以及或門115。例如，脈沖發(fā)生電路113、114可使用單穩(wěn)態(tài)多諧振蕩器。另外，地址偏離緩沖電路117具備反相器118和120、延遲電路119、以及RS鎖存器121。
圖6是圖5所示的地址偏離緩沖電路117內(nèi)延遲電路119的電路圖。如圖6所示，延遲電路119由串聯(lián)連接的4個(gè)反相器122-125組成，各個(gè)反相器分別為延遲元件。
第一脈沖發(fā)生電路113在地址位A0的上升沿處生成一個(gè)有定值的脈沖幅。另外，反相器112及第二脈沖發(fā)生電路114在地址位A0的下降沿處生成一個(gè)有定值的脈沖幅。因此，或門115在地址位A0的每一個(gè)上升沿和下降沿處輸出一個(gè)脈沖。對于其它的地址位A1-A19，脈沖以相同的方式生成。
20位輸入或門116接收20個(gè)轉(zhuǎn)移檢測電路111的輸出。因此，如果20位的地址A0-A19中的一個(gè)以上位的電平發(fā)生變化，如圖7(a)所示，或門116輸出脈沖狀的OATD信號(hào)。
圖7是圖5及圖6的相關(guān)信號(hào)的電平變化的時(shí)間流程圖。
在地址偏離緩沖電路117中，反相器118對OATD信號(hào)的極性實(shí)行反轉(zhuǎn)，生成如圖7(b)所示的SATD信號(hào)，輸入至RS鎖存器121的組端子與延遲電路119中。延遲電路119通過4個(gè)反相器122-125順次延遲SATD信號(hào)。該如圖7(c)-(f)所示，SATD信號(hào)在維持其波形的情況下，通過延遲電路119順次對極性實(shí)行反轉(zhuǎn)，并延遲時(shí)間td，變?yōu)镈ATD信號(hào)。接著，反相器120使該DATD信號(hào)的極性反轉(zhuǎn)，生成圖7(g)所示的RATD信號(hào)，輸入到RS鎖存器121的復(fù)位端子。結(jié)果，RS鎖存器121由于SATD信號(hào)的下降沿，變?yōu)閱?dòng)狀態(tài)，其后，由于RATD信號(hào)的下降沿變?yōu)閺?fù)位狀態(tài)。因此，如圖7(h)所示，RS鎖存器121的輸出端子Q輸出ATD信號(hào)，其在SATD信號(hào)的下降沿從L電平升為H電平，并隨RATD信號(hào)的下降沿從H電平變?yōu)長電平。
該ATD信號(hào)從上升沿到下降沿的H電平的時(shí)間周期是固定的，通過適當(dāng)?shù)卣{(diào)整延遲電路119的延遲時(shí)間，H電平的時(shí)間周期長度可以容易地設(shè)定。即在本實(shí)施例中，延遲電路119的延遲時(shí)間的設(shè)定使得最終得到的ATD信號(hào)的H電平時(shí)間等于具體的周期TW不小于可允許地址偏離范圍，同時(shí)又不大于從ATD信號(hào)上升時(shí)，即刷新操作開始時(shí)，到刷新操作結(jié)束之間的時(shí)間。
通過利用上述的ATD電路110，可以生成設(shè)定了上述H電平時(shí)間周期的ATD信號(hào)。
圖8是地址偏離發(fā)生的情況下圖5及圖6的相關(guān)信號(hào)的電平變化的時(shí)間流程圖。
地址偏離一旦發(fā)生，從或門116輸出的OATD信號(hào)，如圖8(a)所示，在短時(shí)間內(nèi)有兩個(gè)脈沖啟動(dòng)。但是，在地址偏離緩沖電路117中，反轉(zhuǎn)而生成的SATD信號(hào)(圖8(b))被輸入到RS鎖存器121的啟動(dòng)端子，而延遲并反轉(zhuǎn)SATD信號(hào)極性生成的RATD信號(hào)(圖8(g))被輸入到RS鎖存器121的復(fù)位端子中。因此，對RS鎖存器121來說，由于SATD信號(hào)的被反轉(zhuǎn)了極性的第一脈沖的下降沿而變?yōu)閱?dòng)狀態(tài)，此后，又隨RATD信號(hào)的第一脈沖的下降沿而變?yōu)閺?fù)位狀態(tài)。從RS鎖存器121的輸出端子Q處輸出ATD信號(hào)，該ATD信號(hào)在SATD信號(hào)的被反轉(zhuǎn)了極性的第一脈沖的下降處從L電平升為H電平，而在RATD信號(hào)的第一脈沖的下降處從H電平降為L電平，如圖8(h)所示。
此時(shí)，如前所述，ATD信號(hào)的H電平的時(shí)間周期TW通過延遲電路119被設(shè)定為不小于可允許地址偏離范圍，同時(shí)又不大于從ATD信號(hào)上升時(shí)，即刷新操作開始時(shí)，到刷新操作結(jié)束之間的時(shí)間。因此，即使發(fā)生上述的地址偏離情況，其地址偏離的時(shí)間比H電平的時(shí)間TW要短。圖8(b)所示的SATD信號(hào)的被反轉(zhuǎn)極性的第二脈沖的下降時(shí)間不會(huì)比圖8(g)所示RATD信號(hào)的第一脈沖的下降時(shí)間更晚。即輸入到RS鎖存器121的啟動(dòng)端子的SATD信號(hào)的被反轉(zhuǎn)極性的第二脈沖在RS鎖存器121的啟動(dòng)狀態(tài)下下降。RS鎖存器121的狀態(tài)即便由于SATD信號(hào)的被反轉(zhuǎn)極性的第二脈沖下降，也不會(huì)有任何變化。因此，即使發(fā)生了上述的地址偏離的情況，作為從RS鎖存器121的輸出端子Q最終輸出的ATD信號(hào)，在短時(shí)間內(nèi)也不會(huì)發(fā)生兩個(gè)脈沖上升的情況。
另外，向RS鎖存器121的復(fù)位端子輸入的RATD信號(hào)的第二脈沖也在RS鎖存器121處于復(fù)位狀態(tài)時(shí)下降，因此RS鎖存器121的狀態(tài)不會(huì)由于RATD信號(hào)的第二脈沖的下降而產(chǎn)生任何變化。
因此，由于使用了以上的ATD電路110，即使發(fā)生地址偏離的情況，在短時(shí)間內(nèi)也不會(huì)生成兩個(gè)脈沖啟動(dòng)的ATD信號(hào)，而可以得到準(zhǔn)確的ATD信號(hào)。
如上所述，根據(jù)本實(shí)施例，在ATD信號(hào)的H電平時(shí)間周期內(nèi)即使發(fā)生了地址偏離，ATD信號(hào)沒有新的脈沖啟動(dòng)。而設(shè)定的ATD信號(hào)的H電平的時(shí)間周期長度大于地址偏離允許范圍，ATD信號(hào)在短時(shí)間內(nèi)不會(huì)產(chǎn)生兩個(gè)脈沖啟動(dòng)，因此可以生成準(zhǔn)確的ATD信號(hào)。
如上所述，根據(jù)本實(shí)施例，外部存取操作根據(jù)ATD信號(hào)的下降時(shí)刻開始執(zhí)行。由于設(shè)定的ATD信號(hào)的H電平的時(shí)間周期大于預(yù)設(shè)的地址偏離的允許范圍，故外部存取操作開始以后的地址偏離發(fā)生的概率極小，外部存取操作不受地址偏離的影響，可以正常地操作。
另一方面，存取時(shí)間通常從地址變化時(shí)(即ATD信號(hào)啟動(dòng)時(shí))開始計(jì)數(shù)。如果ATD信號(hào)的H電平的時(shí)間周期長，則外部存取操作開始的時(shí)間后延，因而存取時(shí)間也變長。但是，如上所述，對于存儲(chǔ)單元陣列中的同一個(gè)模塊，在刷新與外部存取的請求同時(shí)發(fā)生的情況下，外部存取操作必定要待刷新操作結(jié)束后才開始。故存取時(shí)間的最大值不會(huì)小于該時(shí)的存取時(shí)間，即從地址變化時(shí)(ATD信號(hào)上升時(shí))到刷新操作結(jié)束的時(shí)間。因此根據(jù)本實(shí)施例，如上所述，由于設(shè)定了ATD信號(hào)的H電平的時(shí)間周期小于從刷新操作開始時(shí)的ATD信號(hào)的啟動(dòng)到刷新操作結(jié)束的時(shí)間，則存取時(shí)間的最大值可以控制在上述刷新與外部存取請求同時(shí)發(fā)生時(shí)存取時(shí)間的范圍內(nèi)，而不會(huì)變得更長。D、刷新控制器及外部存取控制器的構(gòu)成及操作圖9是圖4所示的第一模塊控制器40A的框圖。此外，其它的模塊控制器40B-40D的構(gòu)成與此相似。
模塊控制器40A具備生成外部存取執(zhí)行信號(hào)#EX0的外部存取執(zhí)行信號(hào)發(fā)生電路42、生成刷新執(zhí)行信號(hào)#RF0的刷新執(zhí)行信號(hào)發(fā)生電路44、以及對應(yīng)于刷新執(zhí)行信號(hào)#RF0生成復(fù)位信號(hào)RST0的復(fù)位信號(hào)發(fā)生電路46。外部存取執(zhí)行信號(hào)發(fā)生電路42中，輸入有芯片選擇信號(hào)#CS、模塊地址A0-A1、ATD信號(hào)、以及刷新請求信號(hào)發(fā)生電路50A處的刷新請求信號(hào)RFREQ0等。另外，在刷新執(zhí)行信號(hào)發(fā)生電路44中，輸入有ATD信號(hào)、刷新請求信號(hào)發(fā)生電路50A處的刷新請求信號(hào)RFREQ0等。
在刷新請求信號(hào)發(fā)生電路50A中，輸入有低耗信號(hào)ZZ、刷新計(jì)時(shí)信號(hào)RFTM、以及ATD信號(hào)。刷新請求信號(hào)發(fā)生電路50A在低耗信號(hào)ZZ處于L電平(即低耗狀態(tài))時(shí)，對應(yīng)于刷新計(jì)時(shí)信號(hào)RFTM的上升沿，立即啟動(dòng)刷新請求信號(hào)RFREQ0的H電平。另一方面，當(dāng)?shù)秃男盘?hào)ZZ處于H電平(即操作循環(huán)或準(zhǔn)備循環(huán))時(shí)，對應(yīng)于刷新計(jì)時(shí)信號(hào)RFTM啟動(dòng)后發(fā)生的ATD信號(hào)的上升沿，刷新請求信號(hào)發(fā)生電路50A將刷新請求信號(hào)RFREQ0升高至H電平。
在ATD信號(hào)處于H電平、刷新請求信號(hào)發(fā)生電路50A的刷新請求信號(hào)RFREQ0處于H電平(動(dòng)態(tài))時(shí)，圖9的刷新執(zhí)行信號(hào)發(fā)生電路44接收第一模塊20A的刷新請求，設(shè)定刷新執(zhí)行信號(hào)#RF0為動(dòng)態(tài)(L電平)。另外，刷新執(zhí)行信號(hào)#RF0變?yōu)閯?dòng)態(tài)(L電平)后，由模塊20A(圖4)內(nèi)的刷新地址RFA8-RFA19選擇的字線被激活，其字線上的全部的存儲(chǔ)單元被刷新。當(dāng)ATD信號(hào)為H電平，刷新請求信號(hào)RFREQ0處于L電平(非動(dòng)態(tài))時(shí)，第一模塊20A沒有刷新請求，刷新執(zhí)行信號(hào)發(fā)生電路44設(shè)定刷新執(zhí)行信號(hào)#RF0為非動(dòng)態(tài)(H電平)。
圖9的復(fù)位信號(hào)發(fā)生電路46對應(yīng)于刷新執(zhí)行信號(hào)#RF0的上升沿，發(fā)生短脈沖狀的復(fù)位信號(hào)RST0。該復(fù)位信號(hào)發(fā)生電路46由單穩(wěn)態(tài)多諧振蕩器構(gòu)成。刷新請求信號(hào)發(fā)生電路50A根據(jù)復(fù)位信號(hào)發(fā)生電路46提供的復(fù)位信號(hào)RST0使刷新請求信號(hào)RFREQ0回到L電平。這樣就解除了對模塊20A的刷新請求。
圖10是圖9所示的外部存取執(zhí)行信號(hào)發(fā)生電路42的框圖。外部存取執(zhí)行信號(hào)發(fā)生電路42具備RS鎖存器410及反相器411、啟動(dòng)信號(hào)發(fā)生電路420、以及復(fù)位信號(hào)發(fā)生電路430。從啟動(dòng)信號(hào)發(fā)生電路420輸出的輸出信號(hào)Q420被輸入到RS鎖存器410的啟動(dòng)端子S。從復(fù)位信號(hào)發(fā)生電路430輸出的輸出信號(hào)Q430輸入到RS鎖存器410的復(fù)位端子R。
啟動(dòng)信號(hào)發(fā)生電路420具備反相器421、425、427，解碼器422、3位輸入與門423、脈沖發(fā)生電路424、以及與門426。對解碼器422來說，當(dāng)提供給模塊地址A0-A1的值中第一模塊20A顯示“0”時(shí)，其輸出為H電平，而在其它時(shí)刻為L電平。在與門426中，輸入了通過反相器427得到極性反轉(zhuǎn)的刷新請求信號(hào)RFREQ0、以及解碼器422的輸出信號(hào)。與門426的輸出提供給3位輸入與門423。在3位輸入與門423中，除了輸入從與門426輸出的輸出信號(hào)，還輸入了通過反相器425得到極性反轉(zhuǎn)的ATD信號(hào)、以及通過反相器421得到極性反轉(zhuǎn)的芯片選擇信號(hào)#CS。這樣，與門423的輸出提供給脈沖發(fā)生電路424。
基本上，當(dāng)與第一模塊控制器40A關(guān)聯(lián)的第一模塊20A有外部存取請求時(shí)，根據(jù)ATD信號(hào)的下降時(shí)刻，啟動(dòng)信號(hào)發(fā)生電路420將外部存取執(zhí)行信號(hào)#EX0設(shè)定在動(dòng)態(tài)(L電平)。即在芯片選擇信號(hào)#CS為L電平(動(dòng)態(tài))、同時(shí)模塊地址A0-A1值為“0”時(shí)，啟動(dòng)信號(hào)發(fā)生電路420判斷模塊20A為外部存取所請求，并根據(jù)ATD信號(hào)的下降時(shí)刻，將脈沖信號(hào)Q420提供給RS鎖存器410的啟動(dòng)端子S。
RS鎖存器410以及反相器411根據(jù)脈沖信號(hào)Q420將外部存取執(zhí)行信號(hào)#EX0設(shè)定在動(dòng)態(tài)(L電平)。另外，外部存取執(zhí)行信號(hào)#EX0變?yōu)閯?dòng)態(tài)(L電平)后，由模塊20A(圖4)內(nèi)的行地址A8-A19選擇出的字線被激活，外部存取得以執(zhí)行。
復(fù)位信號(hào)發(fā)生電路430具備兩個(gè)脈沖發(fā)生電路434、438和2位輸入或門436。第一脈沖發(fā)生電路434是伴隨著芯片選擇信號(hào)#CS的上升沿發(fā)生脈沖的電路。2位輸入或門436中，輸入了ATD信號(hào)與第一脈沖發(fā)生電路434的輸出信號(hào)。這樣，或門436的輸出提供給第二脈沖發(fā)生電路438。
因此，當(dāng)ATD信號(hào)啟動(dòng)到H電平時(shí)，或是芯片選擇信號(hào)#CS啟動(dòng)到H電平(非動(dòng)態(tài))時(shí)，復(fù)位信號(hào)發(fā)生電路430將脈沖信號(hào)Q430提供給RS鎖存器410的復(fù)位端子R。RS鎖存器410以及反相器411遵循脈沖信號(hào)Q430將外部存取執(zhí)行信號(hào)#EX0設(shè)定在非動(dòng)態(tài)(H電平)。
另一方面，如前所述，設(shè)定ATD信號(hào)的H電平時(shí)間(即ATD信號(hào)的脈沖寬度)TW小于時(shí)間RW，RW為刷新操作開始時(shí)的ATD信號(hào)啟動(dòng)到刷新操作結(jié)束的時(shí)間，例如圖12(k)所示刷新請求信號(hào)RFREQ0的H電平時(shí)間(即刷新請求信號(hào)RFREQ0的脈沖寬度)。因此，ATD信號(hào)或者與刷新請求信號(hào)RFREQ0同時(shí)退出，或者比其更早地退出。
所以，與第一模塊控制器40A關(guān)聯(lián)的第一模塊20A請求外部存取時(shí)，對于相同的第一模塊20A，在刷新也被請求的情況下，則不根據(jù)ATD信號(hào)的下降時(shí)刻，而是根據(jù)刷新請求信號(hào)RFREQ0的下降時(shí)刻，將外部存取執(zhí)行信號(hào)#EX0設(shè)定在動(dòng)態(tài)(L電平)。在芯片選擇信號(hào)#CS處于L電平(動(dòng)態(tài))、而且模塊地址A0-A1的值為“0”、刷新請求信號(hào)RFREQ0處于H電平(動(dòng)態(tài))時(shí)，啟動(dòng)信號(hào)發(fā)生電路420對模塊20A的外部存取與刷新請求進(jìn)行判斷。則不根據(jù)ATD信號(hào)的下降時(shí)刻，遵循刷新請求信號(hào)RFREQ0的下降時(shí)刻，將脈沖信號(hào)Q420提供給RS鎖存器410的啟動(dòng)端子S。
在對模塊20A存在外部存取請求、也存在刷新請求的情況下，即使ATD信號(hào)下降到L電平，直到模塊20A的刷新結(jié)束，外部存取執(zhí)行信號(hào)#EX0始終保持在非動(dòng)態(tài)(H電平)。當(dāng)刷新結(jié)束、刷新請求信號(hào)RFREQ0降到L電平(非動(dòng)態(tài))后，外部存取執(zhí)行信號(hào)#EX0設(shè)定在動(dòng)態(tài)(L電平)。這樣，當(dāng)外部存取執(zhí)行信號(hào)#EX0變?yōu)閯?dòng)態(tài)(L電平)時(shí)，對模塊20A開始進(jìn)行外部存取操作。
從模塊控制器40A(圖9)處輸出的外部存取執(zhí)行信號(hào)#EX0和刷新執(zhí)行信號(hào)#RF0被送到模塊20A內(nèi)的行前置解碼器30A(圖4)。
圖11是圖4所示的第一行前置解碼器30A的框圖。行前置解碼器30A具備兩個(gè)開關(guān)和鎖存電路34、36，以及判斷電路38。另外，其它的行前置解碼器30B-30D的構(gòu)成與圖11相同。
判斷電路38輸入了模塊控制器40A提供的外部存取執(zhí)行信號(hào)#EX0與刷新執(zhí)行信號(hào)#RF0。判斷電路38向第一開關(guān)和鎖存電路34提供與外部存取執(zhí)行信號(hào)#EX0對應(yīng)的控制信號(hào)LEX，向第二開關(guān)和鎖存電路36提供與刷新執(zhí)行信號(hào)#RF0對應(yīng)的控制信號(hào)LRF。
在外部存取執(zhí)行信號(hào)#EX0處于動(dòng)態(tài)(L電平)的情況下，第一開關(guān)和鎖存電路34遵從控制信號(hào)LEX指令，將從外部裝置給出的行地址A8-A19鎖存后提供給第一模塊20A內(nèi)的行解碼器24A。此時(shí)，第二開關(guān)和鎖存電路36遵從控制信號(hào)LRF指令，其輸出被禁止。
另一方面，在刷新執(zhí)行信號(hào)#RF0處于動(dòng)態(tài)(L電平)的情況下，第二開關(guān)和鎖存電路36遵從控制信號(hào)LRF指令，將從刷新計(jì)數(shù)器100(圖4)給出的刷新地址RFA8-RFA19鎖存后提供給行解碼器24A。此時(shí)，第一開關(guān)和鎖存電路34遵從控制信號(hào)LEX指令，其輸出被禁止。
模塊控制器40A(圖9)的構(gòu)成不會(huì)使兩個(gè)執(zhí)行信號(hào)#EX0、#RF0同時(shí)進(jìn)入動(dòng)態(tài)(L電平)。當(dāng)兩個(gè)執(zhí)行信號(hào)#EX0、#RF0都是非動(dòng)態(tài)(H電平)時(shí)，行前置解碼器30A不向行解碼器24A提供地址A8-A19和RFA8-RFA19。
這樣，行前置解碼器30A對應(yīng)于兩個(gè)執(zhí)行信號(hào)#EX0、#RF0的電平，在行地址A8-A19與刷新地址RFA8-RFA19中選擇一方，提供給模塊20A(圖4)內(nèi)的行解碼器24A。因此對于行解碼器24A，從行前置解碼器30A處給出行地址A8-A19或是給出刷新地址RFA8-RFA19時(shí)，遵從各地址A8-A19或者RFA8-RFA19，被選擇的模塊20A內(nèi)的一根字線呈激活狀態(tài)。E、基于ATD信號(hào)的外部存取及刷新的操作根據(jù)上述在操作循環(huán)中準(zhǔn)確生成的ATD信號(hào)，下面就外部存取操作以及刷新操作如何操作進(jìn)行具體說明。
圖12是當(dāng)操作循環(huán)中出現(xiàn)刷新請求時(shí)的第一模塊控制器40A(圖9)操作的時(shí)間流程圖。對于操作循環(huán)，芯片選擇信號(hào)#CS(圖12(b))變?yōu)長電平(動(dòng)態(tài))，而且低耗信號(hào)ZZ(圖12(c))變?yōu)镠電平。ATD信號(hào)(圖12(a))在時(shí)刻t1-t7形成上升沿，7個(gè)時(shí)刻開始的操作循環(huán)連續(xù)在一起。因此，在這7個(gè)連續(xù)的操作循環(huán)期間發(fā)生了刷新請求。
第一操作循環(huán)從時(shí)刻t1開始，模塊地址A0-A1(圖12(d))的值變?yōu)椤?”，對第一模塊20A有了外部存取請求。另一方面，該循環(huán)還不請求刷新，即圖9的提供給刷新請求信號(hào)發(fā)生電路50A的刷新計(jì)時(shí)信號(hào)RFTM(圖12(j))保持L電平，提供給第一模塊控制器40A內(nèi)的外部存取執(zhí)行信號(hào)發(fā)生電路42以及刷新執(zhí)行信號(hào)發(fā)生電路44的刷新請求信號(hào)RFREQ0(圖12(k))也保持在L電平上。
因此，圖10的啟動(dòng)信號(hào)發(fā)生電路420根據(jù)ATD信號(hào)的下降時(shí)刻，輸出脈沖信號(hào)Q420(圖12(f))。接著，RF鎖存器410以及反相器411對應(yīng)于脈沖信號(hào)Q420，將外部存取執(zhí)行信號(hào)#EX0(圖12(i))設(shè)定在L電平(動(dòng)態(tài))。
另外，從圖9的刷新執(zhí)行信號(hào)發(fā)生電路44輸出的刷新執(zhí)行信號(hào)#RF0(圖12(1))保持在本身的H電平(非動(dòng)態(tài))，從復(fù)位信號(hào)發(fā)生電路46輸出的復(fù)位信號(hào)RST0(圖12(m))保持在本身的L電平。
第二操作循環(huán)從時(shí)刻t2開始，模塊地址A0-A1的值從“0”變?yōu)椤?”，行地址A8-A19(圖12(e))的值從“p”變?yōu)椤皅”。因此，ATD信號(hào)隨著其地址變化從L電平升為H電平，圖10的復(fù)位信號(hào)發(fā)生電路430對應(yīng)于ATD信號(hào)的上升時(shí)刻，輸出脈沖信號(hào)Q430(圖12(h))。RS鎖存器410以及反相器411對應(yīng)于脈沖信號(hào)Q430，將外部存取執(zhí)行信號(hào)#EX0設(shè)定在H電平(非動(dòng)態(tài))。
但是，如前所述，由于模塊地址A0-A1的值變?yōu)楸硎镜诙K20B的“1”，則對第一模塊20A的外部存取沒有請求。因此，對圖10的啟動(dòng)信號(hào)發(fā)生電路420來說，此后即使ATD信號(hào)退出，也不輸出脈沖信號(hào)Q420(圖12(f))。這樣，不論是RS鎖存器410或是反相器411，外部存取執(zhí)行信號(hào)#EX0(圖12(i))均保持在原有的H電平(非動(dòng)態(tài))。
另一方面，如圖12(j)所示，在第二操作循環(huán)期間，刷新計(jì)時(shí)信號(hào)RFTM上升為H電平。刷新請求信號(hào)發(fā)生電路50A(圖9)與ATD信號(hào)(圖12(a))的下一個(gè)上升沿(時(shí)刻t3)同步，將刷新請求信號(hào)RFREQ0(圖12(k))設(shè)定在H電平，對第一模塊20A請求刷新。另外，如前所述，刷新請求信號(hào)RFREQ0直至第一模塊20A的刷新結(jié)束一直保持在H電平。
第三操作循環(huán)從時(shí)刻t3開始，如上所述，刷新請求信號(hào)RFREQ0設(shè)定在H電平，因此對于第一模塊20A有刷新請求，由于模塊地址A0-A1的值為“0”，故對于第一模塊20A也有外部存取請求。這時(shí)，圖9的刷新執(zhí)行信號(hào)發(fā)生電路44遵從刷新請求信號(hào)RFREQ0與ATD信號(hào)，將刷新執(zhí)行信號(hào)#RF0(圖12(1))設(shè)定在L電平(動(dòng)態(tài))，優(yōu)先執(zhí)行第一模塊20A的刷新操作。
此時(shí)，圖11的第一行前置解碼器30A選擇刷新地址RFA8-RFA19，提供給第一行解碼器24A。因此，在第一模塊20A中，根據(jù)刷新地址RFA8-RFA19(圖12(n))選擇的第“n”個(gè)字線被激活，其字線上的全部存儲(chǔ)單元被刷新。
在第三操作循環(huán)里，進(jìn)行刷新操作經(jīng)過很長時(shí)間后，刷新執(zhí)行信號(hào)發(fā)生電路44啟動(dòng)刷新執(zhí)行信號(hào)#RF0至H電平(非動(dòng)態(tài))。復(fù)位信號(hào)發(fā)生電路46對應(yīng)于刷新執(zhí)行信號(hào)#RF0的上升沿，發(fā)生短脈沖狀的復(fù)位信號(hào)RST0(圖12(m))。接著，刷新請求信號(hào)發(fā)生電路50A(圖9)對應(yīng)于復(fù)位信號(hào)RST0，使刷新請求信號(hào)RFREQ回到L電平。據(jù)此，有關(guān)第一模塊20A的刷新操作結(jié)束。
另一方面，如前所述，在第三操作循環(huán)里，由于模塊地址A0-A1的值變?yōu)椤?”，第一模塊20A的外部存取也被請求，圖10的啟動(dòng)信號(hào)發(fā)生電路420待與第一模塊20A相關(guān)的刷新操作結(jié)束后，遵從刷新請求信號(hào)RFREQ0(圖12(k))的上升沿的時(shí)刻，輸出脈沖信號(hào)Q420(圖12(f))。接著，RS鎖存器410及反相器411對應(yīng)于脈沖信號(hào)Q420，將外部存取執(zhí)行信號(hào)#EX0(圖12(i))設(shè)定在L電平(動(dòng)態(tài))。
第四操作循環(huán)從時(shí)刻t4開始，模塊地址A0-A1的值從“0”變到“1”。因此，圖10的復(fù)位信號(hào)發(fā)生電路430與第二操作循環(huán)相同，對應(yīng)于ATD信號(hào)的上升時(shí)刻，輸出脈沖信號(hào)Q430(圖12(h))，RS鎖存器410以及反相器411對應(yīng)于脈沖信號(hào)Q430，將外部存取執(zhí)行信號(hào)#EX0設(shè)定在H電平(非動(dòng)態(tài))。
由于模塊地址A0-A1的值變?yōu)楸硎镜诙K20B的“1”，對第一模塊20A的外部存取沒有請求，則圖10的啟動(dòng)信號(hào)發(fā)生電路420與第二操作循環(huán)相同，此后即使ATD信號(hào)退出，也不輸出脈沖信號(hào)Q420(圖12(f))，RS鎖存器410以及反相器411也將外部存取執(zhí)行信號(hào)#EX0(圖12(i))保持在原有的H電平(非動(dòng)態(tài))。
第五操作循環(huán)從時(shí)刻t5開始，模塊地址A0-A1的值變?yōu)椤?”，對第一模塊20A有了外部存取請求。此時(shí)，與第一及第三操作循環(huán)相同，脈沖信號(hào)Q420被輸出，圖10的啟動(dòng)信號(hào)發(fā)生電路420根據(jù)ATD信號(hào)的下降時(shí)刻，輸出脈沖信號(hào)Q420(圖12(f))，RS鎖存器410以及反相器411對應(yīng)于脈沖信號(hào)Q420，將外部存取執(zhí)行信號(hào)#EX0(圖12(i))設(shè)定在L電平(動(dòng)態(tài))。
第六操作循環(huán)從時(shí)刻t6開始，模塊地址A0-A1的值保持為“0”，而行地址A8-A19的值從“q”變?yōu)椤皉”。因此，圖10的復(fù)位信號(hào)發(fā)生電路430與第二以及第四操作循環(huán)相同，對應(yīng)于ATD信號(hào)的上升時(shí)刻，輸出脈沖信號(hào)Q430(圖12(h))，RS鎖存器410以及反相器411對應(yīng)于脈沖信號(hào)Q430，將外部存取執(zhí)行信號(hào)#EX0設(shè)定在H電平(非動(dòng)態(tài))。
但是，如上所述，此時(shí)模塊地址A0-A1的值保持為“0”，由于第一模塊20A被請求外部存取，此后，圖10的啟動(dòng)信號(hào)發(fā)生電路420根據(jù)ATD信號(hào)的下降時(shí)刻，輸出脈沖信號(hào)Q420(圖12(f))，RS鎖存器410以及反相器411對應(yīng)于脈沖信號(hào)Q420，將外部存取執(zhí)行信號(hào)#EX0(圖12(i))重新設(shè)定在L電平(動(dòng)態(tài))。
第七操作循環(huán)從時(shí)刻t7開始，模塊地址A0-A1的值從“0”變到“2”。因此，圖10的復(fù)位信號(hào)發(fā)生電路430與第二、第四以及第六操作循環(huán)同樣，對應(yīng)于ATD信號(hào)的上升時(shí)刻，輸出脈沖信號(hào)Q430(圖12(h))，RS鎖存器410以及反相器411對應(yīng)于脈沖信號(hào)Q430，將外部存取執(zhí)行信號(hào)#EX0設(shè)定在H電平(非動(dòng)態(tài))。
如上所述，由于模塊地址A0-A1的值變?yōu)楸硎镜谌K20C的“2”，對第一模塊20A的外部存取沒有請求，圖10的啟動(dòng)信號(hào)發(fā)生電路420與第二及第四操作循環(huán)相同，此后即使ATD信號(hào)下降，也不輸出脈沖信號(hào)Q420(圖12(f))，RS鎖存器410以及反相器411也將外部存取執(zhí)行信號(hào)#EX0(圖12(i))保持在原有的H電平(非動(dòng)態(tài))。
在時(shí)刻t8之前，芯片選擇信號(hào)#CS在H電平(非動(dòng)態(tài))上啟動(dòng)。此時(shí)，由于圖10的復(fù)位信號(hào)發(fā)生電路430內(nèi)的第一脈沖發(fā)生電路434輸出脈沖信號(hào)Q434(圖12(g))，則從復(fù)位信號(hào)發(fā)生電路430中輸出脈沖信號(hào)Q430。但是，因?yàn)樵揜S鎖存器410處于復(fù)位狀態(tài)，即使脈沖信號(hào)Q430被輸入，RS鎖存器410的狀態(tài)也不變化，因而外部存取執(zhí)行信號(hào)#EX0(圖12(i))保持在原有的H電平(非動(dòng)態(tài))。
圖13是圖12的操作循環(huán)中各個(gè)模塊控制器40A-40D的操作以及字線狀態(tài)的時(shí)間流程圖。圖13(a)-(e)、(r)與圖12(a)-(e)、(n)相同。另外，同第一模塊控制器40A相關(guān)聯(lián)的各信號(hào)#EX0(圖13(f))、RFREQ0(圖13(j))與圖12(i)、(k)相同。其次，圖13(g)-(i)表示從各模塊控制器40B-40D輸出的外部存取執(zhí)行信號(hào)#EX1-EX3，圖13(k)-(m)表示從各模塊控制器40B-40D輸出的刷新執(zhí)行信號(hào)#RF1-#RF3。圖13(n)-(q)表示各個(gè)模塊20A-20D(圖4)的子陣列22A-22D內(nèi)的字線WL的狀態(tài)。另外，各子陣列內(nèi)包括多根字線，但在一個(gè)子陣列中不能同時(shí)激活兩根以上的字線。例如圖13(n)中，子陣列22A內(nèi)被順序激活的不同的字線畫在了同一時(shí)間流程圖里。在H電平啟動(dòng)的字線WLp、WLn、WLq、WLr表示被順序激活的不同的字線。
在第一操作循環(huán)中，由于對于第一模塊20A有外部存取的請求(圖13(d))，如圖13(f)-(i)所示，只有第一外部存取執(zhí)行信號(hào)#EX0被設(shè)定在L電平(動(dòng)態(tài))，對第一子陣列22A內(nèi)的存儲(chǔ)單元執(zhí)行外部存取。這樣，對于第一循環(huán)，如圖13(n)-(q)所示，只有第一子陣列22A內(nèi)的由的行地址A8-A19(圖13(e))選擇的第“p”個(gè)字線WLp被激活，其它子陣列22B-22D內(nèi)的字線均不被激活。
在第二操作循環(huán)中，模塊地址A0-A1的值變?yōu)楸硎镜诙K20B的“1”(圖13(d))，對于第二模塊20B有外部存取的請求。根據(jù)ATD信號(hào)的下降時(shí)刻，第二模塊控制器40B將第二外部存取執(zhí)行信號(hào)#EX1(圖13(g))設(shè)定在L電平(動(dòng)態(tài))，據(jù)此，對第二子陣列22B內(nèi)的存儲(chǔ)單元執(zhí)行外部存取。這樣，對于第二操作循環(huán)，如圖13(n)-(q)所示，第一子陣列22A內(nèi)的第“p”個(gè)字線WLp不被激活，只有第二子陣列22B內(nèi)的由行地址A8-A19(圖13(e))選擇的第“q”個(gè)字線WLq被激活。
其次，如前所述，在第二操作循環(huán)期間，刷新計(jì)時(shí)信號(hào)RFTM(圖12(j))在H電平啟動(dòng)，對于第三操作循環(huán)來說，與刷新請求信號(hào)RFREQ0(圖12(k))相同，其它全部的刷新請求信號(hào)RFREQ1-RFREQ3也被設(shè)定在H電平上，對各模塊20A-20D發(fā)出刷新的請求。
因此，對于第三操作循環(huán)，無論是否有外部存取請求，首先刷新全部的模塊20A-20D。即在第三操作循環(huán)中，首先將全部的外部存取執(zhí)行信號(hào)#EX0-#EX3(圖13(f)-(i))設(shè)定在H電平(非動(dòng)態(tài))，然后再將全部的刷新執(zhí)行信號(hào)#RF0-#RF3(圖13(j)-(m))設(shè)定在L電平(動(dòng)態(tài))。這樣，對于第三操作循環(huán)，全部的子陣列22A-22D內(nèi)的、由刷新地址RFA8-RFA19(圖13(r))選擇的第“n”個(gè)字線WLn被激活(圖13(n)-(q))，刷新這些字線WLn上的全部存儲(chǔ)單元。此后，一旦刷新執(zhí)行信號(hào)#RF0-#RF3升到H電平上，與刷新請求信號(hào)RFREQ0(圖12(k))同樣，其它全部的刷新請求信號(hào)RFREQ1-RFREQ3也回到L電平，完成全部的與模塊20A-20D相關(guān)的刷新操作。當(dāng)全部的刷新請求信號(hào)RFREQ0-RFREQ3回到L電平，則圖4的刷新計(jì)數(shù)控制器90發(fā)生計(jì)數(shù)信號(hào)#CNTUP。
這樣，在第三操作循環(huán)中，如圖12所述，當(dāng)完成全部的與模塊20A-20D相關(guān)的刷新操作后，只選擇第三操作循環(huán)中有外部存取請求的第一模塊20A，將外部存取執(zhí)行信號(hào)#EX0(圖13(f))設(shè)定在L電平(動(dòng)態(tài))，開始對第一模塊20A執(zhí)行外部存取。這樣，對于第三操作循環(huán)，在使全部的子陣列22A-22D內(nèi)的第“n”個(gè)字線WLn不能被激活后，只將第一子陣列22A內(nèi)的由行地址A8-A19(圖13(e))選擇的第“q”個(gè)字線WLq激活，其它子陣列22B-22D內(nèi)的字線均不被激活。
第四操作循環(huán)與第二操作循環(huán)相同，模塊地址A0-A1的值變?yōu)楸硎镜诙K20B的“1”(圖13(d))，對于第二模塊20B有外部存取的請求。因此，如圖13(f)-(i)所示，只將第二外部存取執(zhí)行信號(hào)#EX1設(shè)定在L電平(動(dòng)態(tài))，對第二子陣列22B內(nèi)的存儲(chǔ)單元執(zhí)行外部存取。這樣，對于第四操作循環(huán)，如圖13(n)-(q)所示，第一子陣列22A內(nèi)的第“q”個(gè)字線WLq不被激活，只有第二子陣列22B內(nèi)的第“q”個(gè)字線WLq被激活。
第五操作循環(huán)、第六操作循環(huán)與第一操作循環(huán)相同，由于對于第一模塊20A有外部存取的請求(圖13(d))，如圖13(f)-(i)所示，只有第一外部存取執(zhí)行信號(hào)#EX0被設(shè)定在L電平(動(dòng)態(tài))，對第一子陣列22A內(nèi)的存儲(chǔ)單元執(zhí)行外部存取。這樣，對于第五操作循環(huán)，如圖13(n)-(q)所示，第二子陣列22B內(nèi)的第“q”個(gè)字線WLq不被激活，只有第一子陣列22A內(nèi)的第“q”個(gè)字線WLq被激活。另外，對于第六操作循環(huán)，在使第一子陣列22A內(nèi)的第“q”個(gè)字線WLq不能被激活后，只將相同的第一子陣列22A內(nèi)的由行地址A8-A19(圖13(e))選擇的第“r”個(gè)字線WLr激活。
在第七操作循環(huán)中，模塊地址A0-A1的值變?yōu)楸硎镜谌K20C的“2”(圖13(d))，對于第三模塊20C有外部存取的請求。因此，第三模塊控制器40C將外部存取執(zhí)行信號(hào)#EX2(圖13(h))設(shè)定在L電平(動(dòng)態(tài))，據(jù)此對第三子陣列22C內(nèi)的存儲(chǔ)單元執(zhí)行外部存取。這樣，對于第七操作循環(huán)，如圖13(n)-(q)所示，第一子陣列22A內(nèi)的第“r”個(gè)字線WLr不被激活，只有第三子陣列22C內(nèi)的第“r”個(gè)字線WLr被激活。
如上所述，在本實(shí)施例中，當(dāng)存在外部存取請求時(shí)，基本上根據(jù)ATD信號(hào)的下降時(shí)刻開始外部存取操作。另一方面，當(dāng)存在刷新請求時(shí)，無論是否有外部存取的請求，根據(jù)ATD信號(hào)的上升時(shí)刻，全部的模塊同時(shí)開始刷新操作。接著，當(dāng)刷新操作結(jié)束，只對有外部存取請求的模塊開始外部存取。這樣，就能根據(jù)準(zhǔn)確生成的ATD信號(hào)執(zhí)行外部存取操作和刷新操作。F、本發(fā)明的其它實(shí)施例在以上實(shí)施例的說明里，設(shè)定從ATD信號(hào)的上升沿到下降沿的H電平時(shí)間(即ATD信號(hào)的脈沖寬度)不小于預(yù)先設(shè)定的地址偏離允許范圍，同時(shí)又不大于從刷新操作開始時(shí)ATD信號(hào)啟動(dòng)到刷新操作結(jié)束的時(shí)間。即對于ATD信號(hào)的H電平結(jié)束時(shí)間(ATD信號(hào)的下降)的設(shè)定，為了使存取時(shí)間不至于不必要地過長，設(shè)定其與刷新操作同時(shí)結(jié)束，或者比刷新操作提前結(jié)束。
但是實(shí)際上，在發(fā)生地址偏離的情況下，這樣的ATD信號(hào)的H電平的結(jié)束時(shí)間隨著地址偏離的發(fā)生也可以延長。以下對這樣的實(shí)施例進(jìn)行說明。
即對于本實(shí)施例，基本上與上述實(shí)施例相同，設(shè)定ATD信號(hào)的H電平時(shí)間不小于預(yù)先設(shè)定的地址偏離允許范圍。此外，在H電平時(shí)間內(nèi)，當(dāng)發(fā)生地址偏離引起地址變化情況時(shí)，從地址變化開始后一定的時(shí)間內(nèi)，在維持H電平的情況下，H電平時(shí)間延長。
下面就對應(yīng)于地址偏離的發(fā)生，說明ATD電路110如何生成延長了H電平時(shí)間的ATD信號(hào)。
本實(shí)施例中的ATD電路110的構(gòu)成與圖5所示的構(gòu)成基本相同，但地址偏離緩沖電路117內(nèi)使用的延遲電路119’的構(gòu)成卻與圖6所示構(gòu)成不同。
圖14是本發(fā)明其它實(shí)施例中構(gòu)成半導(dǎo)體存儲(chǔ)裝置的地址偏離緩沖電路內(nèi)延遲電路的電路圖。如圖14所示，延遲電路119’包括4對串行連接的與非門與反相器(126與127、128與129、130與131、以及132與133)，最后再與與門134連接而構(gòu)成，各反相器各自成為延遲元件。
圖15是圖5及圖14的相關(guān)信號(hào)的電平變化的時(shí)間流程圖。
根據(jù)地址的變化，如圖15(a)所示，從圖5的或門116輸出脈沖狀OATD信號(hào)后，于地址偏離緩沖電路117，反相器118使OATD信號(hào)的極性反轉(zhuǎn)，生成如圖15(b)所示的SATD信號(hào)，輸入進(jìn)RS鎖存器121的啟動(dòng)端子與延遲電路119’中。對于延遲電路119’，首先，通過第1段的與非門126與反相器127的耦合，延遲SATD信號(hào)，生成如圖15(c)所示的1_ATD信號(hào)。接著，通過第2-4段的與非門126與反相器耦合(128與129、130與131、以及132與133)，如圖15(c)-(f)所示，依次延遲1_ATD信號(hào)的上升沿，拉長L電平的時(shí)間。將這樣得到的4_ATD信號(hào)與先前得到的SATD信號(hào)輸入與門134，取得兩者的邏輯積，生成如圖15(g)所示的DATD信號(hào)。
這樣，SATD信號(hào)通過該延遲電路119’的作用，延遲其下降沿，并輸出L電平時(shí)間延長的DATD信號(hào)。接著，圖5的反相器120將該DATD信號(hào)的極性反轉(zhuǎn)，生成如圖15(h)所示的RATD信號(hào)，輸入到RS鎖存器121的復(fù)位端子。結(jié)果，對于RS鎖存器121，由于SATD信號(hào)的下降變?yōu)閱?dòng)狀態(tài)，此后，又由于RATD信號(hào)的下降變?yōu)閺?fù)位狀態(tài)。因此，如圖15(i)所示，從RS鎖存器121的輸出端子Q處，輸出由于SATD信號(hào)的下降從L電平升為H電平、以及由于RATD信號(hào)的下降沿從H電平降為L電平的ATD信號(hào)。
ATD信號(hào)從上升沿到下降沿的H電平的時(shí)間基本上是固定的，通過對延遲電路119’的延遲時(shí)間進(jìn)行適當(dāng)?shù)恼{(diào)整，H電平的時(shí)間長度可以很容易地設(shè)定。
如上所述，在本實(shí)施例中，對于最終得到的ATD信號(hào)的H電平的時(shí)間周期，對延遲電路119’的延遲時(shí)間的設(shè)定基本上使其大于地址偏離允許的時(shí)間，成為特定長度TW。
圖16是地址偏離發(fā)生的情況下圖5及圖14的相關(guān)信號(hào)的電平變化的時(shí)間流程圖。
一旦地址偏離發(fā)生，對于從或門116輸出的OATD信號(hào)，例如圖16(a)所示，在短時(shí)間內(nèi)有兩個(gè)脈沖啟動(dòng)。這樣的OATD信號(hào)的極性通過地址偏離緩沖電路117中的反相器118被反轉(zhuǎn)，然后作為SATD信號(hào)(圖16(b))輸入到RS鎖存器121的啟動(dòng)端子和延遲電路119’中。有兩個(gè)被反轉(zhuǎn)極性的脈沖的SATD信號(hào)在延遲電路119’中，如前所述，由于第1段的與非門126以及反相器127的耦合而被延遲，成為圖16(c)中所示的1_ATD信號(hào)。有兩個(gè)被反轉(zhuǎn)極性的脈沖的1_ATD信號(hào)由于第2-4段的與非門以及反相器耦合(128與129、130與131、以及132與133)作用，如圖16(c)-(f)所示，受到極性反轉(zhuǎn)的第一個(gè)脈沖的上升沿與第二個(gè)脈沖的上升沿分別依次被延遲，各個(gè)脈沖的L電平的時(shí)間也分別被拉長。接著，被拉長L電平時(shí)間的有兩個(gè)脈沖的4_ATD信號(hào)經(jīng)與門134，得到與有兩個(gè)極性反轉(zhuǎn)的脈沖的SATD信號(hào)的邏輯積，融合為極性反轉(zhuǎn)的L電平時(shí)間較長的一個(gè)脈沖，成為圖16(g)所示的DATD信號(hào)。這樣的DATD信號(hào)受到極性反轉(zhuǎn)后，得到圖16(h)所示的H電平時(shí)間較長的RATD信號(hào)。因此，這樣的RATD信號(hào)輸入到RS鎖存器121的復(fù)位端子后，由于SATD信號(hào)的極性反轉(zhuǎn)的第一個(gè)脈沖的下降，RS鎖存器121變?yōu)閱?dòng)狀態(tài)，此后，又由于SATD信號(hào)的下降變?yōu)閺?fù)位狀態(tài)，如圖16(i)所示，從RS鎖存器121的輸出端子Q處，輸出由于RATD信號(hào)的、極性反轉(zhuǎn)的第一個(gè)脈沖的下降從L電平升為H電平、以及又由于RATD信號(hào)的下降從H電平退為L電平的、H電平時(shí)間較長的ATD信號(hào)。
這樣，當(dāng)發(fā)生地址偏離、作為OATD信號(hào)在短時(shí)間內(nèi)兩個(gè)脈沖啟動(dòng)時(shí)，由于延遲電路119’的作用，各自的脈沖的后沿(對于1_ATD信號(hào)-4_ATD信號(hào)為上升沿)被延遲，最終，兩個(gè)脈沖融合成為脈沖寬度較長的一個(gè)脈沖，被用來作為RATD信號(hào)和RS鎖存器121的復(fù)位信號(hào)。結(jié)果，因?yàn)榈刂菲x的發(fā)生，由于SATD信號(hào)的極性反轉(zhuǎn)的第一個(gè)脈沖的下降而啟動(dòng)成為H電平的ATD信號(hào)的H電平時(shí)間周期超出上述特定的時(shí)間長度TW，延長到RATD信號(hào)的下降。此時(shí)，伴隨著基于地址偏離的發(fā)生而產(chǎn)生的地址變化，OATD信號(hào)中(圖16(a))的第二個(gè)脈沖啟動(dòng)，從此時(shí)開始，ATD信號(hào)的H電平時(shí)間被延長并至少維持上述特定的時(shí)間長度TW。
另外對于本實(shí)施例，地址偏離的發(fā)生ATD信號(hào)的H電平時(shí)間被延長后，在被延長的H電平期間如果再次發(fā)生地址偏離，則ATD信號(hào)的H電平時(shí)間將被進(jìn)一步延長。
圖17是地址偏離連續(xù)發(fā)生的情況下圖5及圖14的相關(guān)信號(hào)的電平變化的時(shí)間流程圖。
如圖17所示，地址偏離連續(xù)發(fā)生，OATD信號(hào)(圖17(a))的第一個(gè)脈沖上升后，第二個(gè)脈沖也上升，據(jù)此，ATD信號(hào)的H電平時(shí)間從第二個(gè)脈沖上升開始被延長，以上述特定的時(shí)間長度TW維持其H電平(圖17(h))。當(dāng)ATD信號(hào)被延長的H電平期間內(nèi)響應(yīng)另一地址偏離，OATD信號(hào)再次上升產(chǎn)生第三個(gè)脈沖時(shí)，ATD信號(hào)的H電平時(shí)間從第三個(gè)脈沖啟動(dòng)開始進(jìn)一步被延長，并保持一特定的時(shí)間長度TW(圖17(h))。
這樣，若地址偏離連續(xù)發(fā)生，其地址偏離發(fā)生部分也使ATD信號(hào)的H電平時(shí)間連續(xù)地延長。
另外對于本實(shí)施例，由于刷新控制模塊和外部存取控制模塊的構(gòu)成以及操作與前述實(shí)施例相同，故省略其說明。此外，即使對于根據(jù)上述說明生成的ATD信號(hào)的外部存取以及刷新操作，因可以通過前述的實(shí)施例很容易地類推出來，故對說明予以省略。
如上所述，根據(jù)本實(shí)施例，當(dāng)?shù)刂菲x發(fā)生，由于可以自動(dòng)地延長ATD信號(hào)的H電平的時(shí)間長度，ATD信號(hào)在短時(shí)間內(nèi)其狀態(tài)不能有多個(gè)脈沖啟動(dòng)，因此可以生成準(zhǔn)確的ATD信號(hào)。
另外，由于外部存取操作是根據(jù)ATD信號(hào)的下降時(shí)刻開始的，當(dāng)外部存取操作開始后，地址偏離發(fā)生的概率變得極低，因此外部存取操作不會(huì)受地址偏離發(fā)生的影響，可以正常工作。
在發(fā)生地址偏離時(shí)，地址不固定，由于地址偏離的發(fā)生使ATD信號(hào)的H電平時(shí)間延長，其結(jié)果，即使外部存取操作的開始時(shí)間后延，因?yàn)樵诘刂菲x發(fā)生時(shí)從最后的地址變化的地方開始計(jì)數(shù)的實(shí)際的存取時(shí)間不會(huì)變長，所以ATD信號(hào)的H電平時(shí)間被延長也不會(huì)產(chǎn)生問題。
再有，即使發(fā)生地址偏離，從地址變化的測出點(diǎn)(即OATD信號(hào)的脈沖上升點(diǎn))開始，因?yàn)榭梢员ＷCATD信號(hào)以上述特定的長度TW維持H電平，故ATD信號(hào)可以確實(shí)吸收地址偏離。G、電子產(chǎn)品上的應(yīng)用圖18是作為本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的電子產(chǎn)品實(shí)施例的手機(jī)的透視圖。該手機(jī)600的本體部分為610，機(jī)蓋為620。本體610中有鍵盤612、液晶顯示部分614、聽筒616、以及本體天線部分618。機(jī)蓋中有語音發(fā)出部分622。
圖19是構(gòu)成圖18所示手機(jī)600的電路框圖。CPU630通過總線連接鍵盤612、驅(qū)動(dòng)液晶顯示部分614的LCD驅(qū)動(dòng)器632、SRAM640、VSRAM642、以及EEPROM644。
例如，SRAM640被用來作為超高速緩沖存儲(chǔ)器。VSRAM642用來作為用于圖像處理的作業(yè)存儲(chǔ)器。上述的存儲(chǔ)芯片300可以應(yīng)用于該VSRAM642(稱之為虛擬SRAM或者偽SRAM)。EEPROM644用來存放手機(jī)600的各種設(shè)定值。
為使手機(jī)600的操作暫停，VSRAM642可以維持在低耗狀態(tài)。這樣，VSRAM642自動(dòng)執(zhí)行內(nèi)部刷新操作，可以使VSRAM642內(nèi)的數(shù)據(jù)不被消除而得以保存。特別地，本實(shí)施例的存儲(chǔ)芯片300容量較大，具有可長期保留大容量數(shù)據(jù)，諸如圖像數(shù)據(jù)，的優(yōu)點(diǎn)。H、修改例此外，本發(fā)明的內(nèi)容不只限于所述實(shí)施例或是其應(yīng)用，在不脫離其要點(diǎn)的范圍內(nèi)可以實(shí)施各種修改、變化、和變更，例如可以有以下修改的實(shí)施例。
(1)在上述實(shí)施例中，當(dāng)?shù)刂纷兓瘯r(shí)，ATD信號(hào)是從L電平升到H電平。反之，在這里，當(dāng)?shù)刂纷兓瘯r(shí)，又可以使ATD信號(hào)是從H電平降到L電平。在這種情況下，刷新操作根據(jù)ATD信號(hào)的下降時(shí)刻開始，而外部存取操作根據(jù)ATD信號(hào)的上升時(shí)刻開始。另外，對于ATD信號(hào)的時(shí)間長度，即ATD信號(hào)的從下降沿到上升沿的L電平時(shí)間，也可以使用上述方法來設(shè)定。
(2)對于上述實(shí)施例中的第一個(gè)實(shí)施例，ATD信號(hào)的H電平時(shí)間是固定的，而本發(fā)明中沒有這樣的限定，只要在地址偏離允許范圍以上，同時(shí)，又在從刷新操作開始時(shí)的ATD信號(hào)的上升沿開始到刷新操作結(jié)束的時(shí)間范圍以內(nèi)，ATD信號(hào)的H電平時(shí)間可以有所變化。
(3)上述實(shí)施例中，存儲(chǔ)單元陣列20被區(qū)分為四個(gè)模塊20A-20D，但存儲(chǔ)單元陣列20也可以作為一個(gè)模塊使用。在這種情況下，圖4中按每個(gè)模塊設(shè)置的行前置解碼器30A-30D、模塊控制器40A-40D、以及刷新請求信號(hào)發(fā)生電路50A-50D可以分別準(zhǔn)備，即存儲(chǔ)芯片300具備一個(gè)行前置解碼器、一個(gè)模塊控制器、以及一個(gè)刷新請求信號(hào)發(fā)生電路。此時(shí)，其地址不包括模塊地址，而只包括行地址以及列地址。
(4)上述實(shí)施例中，地址的使用分別為最下位的2位地址A0-A1作為模塊地址、高于模塊地址A0-A1的6位地址A2-A7作為列地址、最高位的12位地址A8-A19作為行地址。但本發(fā)明沒有這樣的限定，模塊地址、列地址及行地址與各位之間可以設(shè)定任意的組合。
盡管本發(fā)明已經(jīng)參照附圖和優(yōu)選實(shí)施例進(jìn)行了說明，但是，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。本發(fā)明的各種更改，變化，和等同物由所附的權(quán)利要求書的內(nèi)容涵蓋。
附圖標(biāo)記說明10...數(shù)據(jù)輸入輸出緩沖器20...存儲(chǔ)單元陣列20A-20D...模塊22A-22D...存儲(chǔ)單元子陣列24A-24D...行解碼器26A-26D...列解碼器28A-28D...門30A-30D...行前置解碼器34，36...開關(guān)和鎖存電路38...判斷電路40A-40D...模塊控制器42...外部存取執(zhí)行信號(hào)發(fā)生電路44...刷新執(zhí)行信號(hào)發(fā)生電路46...復(fù)位信號(hào)發(fā)生電路50A-50D...刷新請求信號(hào)發(fā)生電路60...地址緩沖器70...刷新計(jì)時(shí)器90...刷新計(jì)數(shù)控制器100...刷新計(jì)數(shù)110...地址轉(zhuǎn)移檢測電路(ATD電路)111...轉(zhuǎn)移檢測電路112...反相器113，114...脈沖發(fā)生電路115，116...或門117...地址偏離緩沖電路118，120...反相器119...延遲電路121...RS鎖存器122-125...反相器126...與非門127...反相器134...與門300...存儲(chǔ)芯片410...RS鎖存器411...反相器420...啟動(dòng)信號(hào)發(fā)生電路421，425，427...反相器421...反相器422...解碼器423...與門424...脈沖發(fā)生電路425...反相器426...與門427...反相器430...復(fù)位信號(hào)發(fā)生電路434，438...脈沖發(fā)生電路436...或門600...手機(jī)610...本體部分612...鍵盤614...液晶顯示部分616...聽筒618...本體天線部分620...機(jī)蓋部分622...語音發(fā)出部分630...CPU632...LCD驅(qū)動(dòng)器640...SRAM642...VSRAM644...EEPROM
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括具有動(dòng)態(tài)存儲(chǔ)單元的存儲(chǔ)單元陣列；地址轉(zhuǎn)移檢測模塊，所述地址轉(zhuǎn)移檢測模塊用于檢測外部提供的地址是否有至少一位變化并生成地址轉(zhuǎn)移檢測信號(hào)，所述地址轉(zhuǎn)移檢測模塊響應(yīng)在第一狀態(tài)下檢測的地址變化轉(zhuǎn)換為第二狀態(tài)，并在轉(zhuǎn)換為第二狀態(tài)后且經(jīng)過預(yù)定的基準(zhǔn)時(shí)間，又轉(zhuǎn)換為所述第一狀態(tài)；刷新控制模塊，所述刷新控制模塊根據(jù)所述地址轉(zhuǎn)移檢測信號(hào)從所述第一狀態(tài)轉(zhuǎn)換到所述第二狀態(tài)的時(shí)刻，對于所述存儲(chǔ)單元陣列中所希望的存儲(chǔ)單元開始刷新操作；以及外部存取控制模塊，所述外部存取控制模塊根據(jù)所述地址轉(zhuǎn)移檢測信號(hào)從所述第二狀態(tài)轉(zhuǎn)換到所述第一狀態(tài)的時(shí)刻或者根據(jù)所述刷新操作的結(jié)束時(shí)刻，對所述存儲(chǔ)單元陣列中與由外部提供的地址所指定的存儲(chǔ)單元開始外部存取操作；其中，所述基準(zhǔn)時(shí)間被設(shè)定為，不小于相對于所述地址所預(yù)先設(shè)定的可允許地址偏離范圍，同時(shí)又不大于從所述地址轉(zhuǎn)移檢測信號(hào)轉(zhuǎn)換到所述第二狀態(tài)和所述刷新操作結(jié)束之間的時(shí)間。
2.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括具有動(dòng)態(tài)存儲(chǔ)單元的存儲(chǔ)單元陣列；地址轉(zhuǎn)移檢測模塊，所述地址轉(zhuǎn)移檢測模塊用于檢測外部提供的地址是否有至少一位變化并生成地址轉(zhuǎn)移檢測信號(hào)，所述地址轉(zhuǎn)移檢測模塊響應(yīng)在第一狀態(tài)下檢測的地址變化轉(zhuǎn)換為第二狀態(tài)，并在轉(zhuǎn)換為第二狀態(tài)后且經(jīng)過預(yù)定的基準(zhǔn)時(shí)間，又轉(zhuǎn)換為所述第一狀態(tài)；刷新控制模塊，所述刷新控制模塊根據(jù)所述地址轉(zhuǎn)移檢測信號(hào)從所述第一狀態(tài)轉(zhuǎn)換到所述第二狀態(tài)的時(shí)刻，對于所述存儲(chǔ)單元陣列中所希望的存儲(chǔ)單元開始刷新操作；以及外部存取控制模塊，所述外部存取控制模塊根據(jù)所述地址轉(zhuǎn)移檢測信號(hào)從所述第二狀態(tài)轉(zhuǎn)換到所述第一狀態(tài)的時(shí)刻或者根據(jù)所述刷新操作的結(jié)束時(shí)刻，對所述存儲(chǔ)單元陣列中與由外部提供的地址所指定的存儲(chǔ)單元開始外部存取操作；其中，所述基準(zhǔn)時(shí)間被設(shè)定為一特定值，其不小于相對于所述地址的預(yù)先設(shè)定的可允許地址偏離范圍，并且響應(yīng)所述地址變化的檢測，所述地址轉(zhuǎn)移檢測模塊延長其所述基準(zhǔn)時(shí)間，而所述地址轉(zhuǎn)移檢測信號(hào)處于所述第二狀態(tài)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，響應(yīng)所述地址變化的檢測，所述地址轉(zhuǎn)移檢測模塊延長其所述基準(zhǔn)時(shí)間以維持所述第二狀態(tài)一段預(yù)先確定的時(shí)間，而所述地址轉(zhuǎn)移檢測信號(hào)處于所述第二狀態(tài)。
全文摘要
本發(fā)明提供了一種半導(dǎo)體存儲(chǔ)裝置。本發(fā)明涉及一種即使在外部提供的地址處發(fā)生地址偏離，也能夠生成適當(dāng)?shù)腁TD信號(hào)的技術(shù)。設(shè)定ATD信號(hào)的從上升沿到下降沿的H電平時(shí)間周期(即ATD信號(hào)的脈沖寬度)不小于預(yù)先設(shè)定的可允許地址偏離范圍，同時(shí)又不大于從ATD信號(hào)上升時(shí)，即刷新操作開始時(shí)，到刷新操作結(jié)束之間的時(shí)間。
文檔編號(hào)G11C11/403GK1414562SQ0214636
公開日2003年4月30日 申請日期2002年10月24日 優(yōu)先權(quán)日2001年10月26日
發(fā)明者水垣浩一 申請人:精工愛普生株式會(huì)社