專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，特別是涉及將隧道磁電阻(TMP)元件作為存儲(chǔ)元件使用的磁存儲(chǔ)裝置(MRAM磁隨機(jī)存取存儲(chǔ)器)。
背景技術(shù)：
近年來(lái)，作為信息存儲(chǔ)元件，提出了利用隧道磁電阻效應(yīng)(以下稱為TMR)的MRAM存儲(chǔ)單元。
圖33表示按照已有技術(shù)的半導(dǎo)體存儲(chǔ)裝置的等效電路圖。圖34表示TMR元件的概略斷面圖。
如圖33所示，位線26和字線27、28相互正交配置，在位線26和寫入字線27的交點(diǎn)配置TMR元件25。該TMR元件25的一端部連接位線26，另一端部連接晶體管14。該晶體管14的柵電極為讀出字線28。
該TMR元件25是由2個(gè)磁性層和由這些磁性層夾住的非磁性層組成的3層構(gòu)造。也就是如圖34所示，TMR元件25由連接下部電極17的磁化粘合層41、通過(guò)上部電極(未圖示)連接位線26的磁記錄層43、由這些磁化粘合層41和磁記錄層43夾住的薄隧道接合層42構(gòu)成。
磁化粘合層41由反鐵磁性層和鐵磁性層構(gòu)成，稱為固定在單向磁化的引線層。磁記錄層43由鐵磁性層構(gòu)成，稱為磁化方向自由變化的存儲(chǔ)信息的存儲(chǔ)層。該磁記錄層43的磁化方向可按照由流過(guò)位線26的電流和流過(guò)寫入字線27的電流形成的合成磁場(chǎng)變化。
圖35、圖36表示按照已有技術(shù)的半導(dǎo)體存儲(chǔ)裝置的剖面圖。圖35、圖36所示疊層構(gòu)造的半導(dǎo)體存儲(chǔ)裝置由存儲(chǔ)單元部和配置在該存儲(chǔ)單元部周圍的外圍電路部組成。
在存儲(chǔ)單元部，例如在P型半導(dǎo)體基片(或阱)11內(nèi)，有選擇地形成STI(淺溝隔離)構(gòu)造的元件分離區(qū)域12和N型擴(kuò)散層13a。在半導(dǎo)體基片11上，有選擇地形成MOSFET14。在半導(dǎo)體基片11上的絕緣膜15內(nèi)，形成第1至第5布線16a、17a、18a、19a、20a。擴(kuò)散層13a和第1布線16a用第1接點(diǎn)21a連接，第1布線16a和第2布線17a用第2接點(diǎn)22a連接，第2布線17a和第3布線18a用第3接點(diǎn)23a連接，第3布線18a和第4布線19a用第4接點(diǎn)24a連接。第4布線19a和第5布線20a用TMR元件25連接。該TMR25由磁化粘合層(磁性層)41、遂道接合層(非磁性層)42、磁記錄層(磁性層)43組成。
連接TMR元件25的第5布線20a為位線26。未連接第4布線19a的第3布線18a為寫入字線27，該寫入字線27與位線26正交配置。在該位線26和寫入字線27的交點(diǎn)配置的TMR元件25用作存儲(chǔ)元件。與該TMR元件25電連接的MOS FET14具有開關(guān)功能，該MOSFET14的柵電極為讀出字線28。未連接第2布線17a的第1布線16a為Gnd(接地)線29。
簡(jiǎn)單說(shuō)明該存儲(chǔ)單元的信息寫入·讀出動(dòng)作。
首先，當(dāng)將“1”、“0”數(shù)據(jù)寫入TMR元件25時(shí)，選擇一對(duì)寫入字線27和位線26，在選擇的寫入字線27和位線26中都流過(guò)電流，分別產(chǎn)生電流磁場(chǎng)。這樣，僅位于寫入字線27和位線26交叉點(diǎn)部的選擇單元的磁場(chǎng)，超過(guò)TMR元件25的磁化反轉(zhuǎn)閾值，寫入信息。
當(dāng)磁化粘合層41和磁記錄層43的磁化方向平行時(shí)，由于在隧道接合層42流過(guò)電流而檢出的隧道電阻最低，在這種狀態(tài)下可存儲(chǔ)“1”。當(dāng)磁化粘合層41和磁記錄層43的磁化方向反平行時(shí)，由于在隧道接合層42流過(guò)電流而檢出的隧道電阻最高，在這種狀態(tài)下可存儲(chǔ)“0”。也就是，在MRAM中，可將該隧道電阻之差作為“1”、“0”數(shù)據(jù)存儲(chǔ)。
當(dāng)讀出寫入到TMR元件25的“1”、“0”數(shù)據(jù)時(shí)，選擇讀出字線28和位線26，則電流從位線26通過(guò)TMR元件25和MOSFET14流到Gnd線19，外圍電路將不同的TMR元件25間的隧道電阻的差別作為信息讀取，進(jìn)行“1”、“0”數(shù)據(jù)的判定。
在具有上述存儲(chǔ)單元部的已有半導(dǎo)體存儲(chǔ)裝置中，為了控制該存儲(chǔ)單元部，在存儲(chǔ)單元部的外圍設(shè)置外圍電路部。以下說(shuō)明該外圍電路部。
圖35是在外圍電路部具有電阻元件的例子。如圖35所示，擴(kuò)散層32b通過(guò)接點(diǎn)21b連接布線16b。外圍電路部的擴(kuò)散層13b具有電阻元件30的功能。該電阻元件30的電阻值由于擴(kuò)大擴(kuò)散層32b的表面積而提高。然而，這種情況下，由于擴(kuò)散層32b的表面積擴(kuò)大，增加了芯片面積。因此，難地實(shí)現(xiàn)芯片的微細(xì)化。
圖36是在外圍電路部具有熔絲元件的例子。如圖36所示，擴(kuò)散層13b通過(guò)第1接點(diǎn)21b連接第1布線16b，該第1布線16b通過(guò)第2接點(diǎn)22b連接第2布線17b。該第2布線17b連接閂鎖電路(未圖示)。這些外圍電路部的布線和接點(diǎn)具有熔絲元件50的功能。這樣，已有的熔絲元件50形成與存儲(chǔ)單元部不同的圖案。隨著元件的微細(xì)化，希望縮小相對(duì)于芯片面積的熔絲元件50的占有面積。
發(fā)明概述本發(fā)明的半導(dǎo)體存儲(chǔ)裝置是具有存儲(chǔ)單元部和配置在該存儲(chǔ)單元部外圍的外圍電路部的半導(dǎo)體存儲(chǔ)裝置，上述存儲(chǔ)單元部具有在第1方向延伸的第1布線；配置在上述第1布線的上方，在與上述第1方向不同的第2方向延伸的第2布線；配置在上述第1和第2布線間的第3布線；配置在上述第1和第2布線間的上述第1和第2布線的交點(diǎn)，連接上述第2和第3布線的第1磁電阻效應(yīng)元件，上述外圍電路部具有第4布線；配置在上述第4布線上方的第5布線；配置在上述第4和第5布線間，連接上述第4和第5布線，作為電阻元件、熔絲元件和接點(diǎn)的其中之一使用的第2磁電阻效應(yīng)元件。


圖1是表示本發(fā)明第1實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖2是表示本發(fā)明第1實(shí)施例的、串聯(lián)連接TMR元件時(shí)半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖3是表示本發(fā)明第1實(shí)施例的、并聯(lián)連接TMR元件時(shí)半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖4A、4B是表示本發(fā)明各實(shí)施例的、1重隧道接合構(gòu)造的TMR元件的剖面圖。
圖5A、5B是表示本發(fā)明各實(shí)施例的、2重隧道接合構(gòu)造的TMR元件的剖面圖。
圖6是表示按照已有技術(shù)的半導(dǎo)體存儲(chǔ)裝置的平面圖。
圖7是表示本發(fā)明第1實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的平面圖。
圖8是表示本發(fā)明第2實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖9是表示按照已有技術(shù)的半導(dǎo)體存儲(chǔ)裝置的平面圖。
圖10是表示本發(fā)明第2實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖11是表示本發(fā)明第3實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖12是表示本發(fā)明第4實(shí)施例的、變更第1實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖13是表示本發(fā)明第4實(shí)施例的、變更第2實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖14是表示本發(fā)明第4實(shí)施例的、變更第3實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖15是表示本發(fā)明第5實(shí)施例的、變更第1實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖16是表示本發(fā)明第5實(shí)施例的、變更第2實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖17是表示本發(fā)明第5實(shí)施例的、變更第3實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖18是表示本發(fā)明第6實(shí)施例的、變更第1實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖19是表示本發(fā)明第6實(shí)施例的、變更第2實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖20是表示本發(fā)明第6實(shí)施例的、變更第3實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖21是表示本發(fā)明第7實(shí)施例的、變更第1實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖22是表示本發(fā)明第7實(shí)施例的、變更第2實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖23是表示本發(fā)明第7實(shí)施例的、變更第3實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖24是表示本發(fā)明第8實(shí)施例的、變更第1實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖25是表示本發(fā)明第8實(shí)施例的、變更第2實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖26是表示本發(fā)明第8實(shí)施例的、變更第3實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖27是表示本發(fā)明第9實(shí)施例的、變更第1實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖28是表示本發(fā)明第9實(shí)施例的、變更第2實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖29是表示本發(fā)明第9實(shí)施例的、變更第3實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖30是表示本發(fā)明第9實(shí)施例的變更例的、變更第1實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖31是表示本發(fā)明第9實(shí)施例的變更例的、變更第2實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖32是表示本發(fā)明第9實(shí)施例的變更例的、變更第3實(shí)施例的存儲(chǔ)單元部的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖33是表示按照已有技術(shù)的半導(dǎo)體存儲(chǔ)裝置的電路圖。
圖34是表示按照已有技術(shù)的半導(dǎo)體存儲(chǔ)裝置的概略剖面圖。
圖35是表示按照已有技術(shù)的具有電阻元件的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖36是表示按照已有技術(shù)的具有熔絲元件的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
具體實(shí)施例方式
本發(fā)明涉及將隧道磁電阻(TMR)效應(yīng)元件作為存儲(chǔ)元件使用的磁存儲(chǔ)裝置(MRAM)。在該MRAM中，形成將具有TMR元件的存儲(chǔ)單元按矩陣狀配置的多個(gè)存儲(chǔ)單元陣列，在該存儲(chǔ)單元陣列的外圍設(shè)置譯碼器和讀出電路等外圍電路，通過(guò)在任意單元進(jìn)行隨機(jī)存取，即可實(shí)行信息的寫入·讀出動(dòng)作。
以下參照

本發(fā)明的實(shí)施例，在說(shuō)明時(shí)，全部圖中相同的部分附與相同的標(biāo)號(hào)。
第1實(shí)施例中，存儲(chǔ)單元部用TMR元件作為存儲(chǔ)元件，外圍電路部用TMR元件作為電阻元件。
圖1表示本發(fā)明第1實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。
圖2表示串聯(lián)連接外圍電路部的TMR元件時(shí)的半導(dǎo)體存儲(chǔ)裝置的部分?jǐn)嗝鎴D。圖3表示并聯(lián)連接外圍電路部的TMR元件時(shí)的半導(dǎo)體存儲(chǔ)裝置的部分剖面圖。
如圖1所示，例如在P型半導(dǎo)體基片(或阱)11內(nèi)，有選擇地形成STI構(gòu)造的元件分離區(qū)域12和N型擴(kuò)散層13a、13b。在半導(dǎo)體基片11上，有選擇地形成MOSFET14。在半導(dǎo)體基片11上的絕緣膜15內(nèi)，形成第1至第5布線16a、16b、17a、17b、18a、18b、19a、19b、20a、20b。擴(kuò)散層13a、13b和第1布線16a、16b用第1接點(diǎn)21a、21b連接，第1布線16a、16b和第2布線17a、17b用第2接點(diǎn)22a、22b連接，第2布線17a、17b和第3布線18a、18b用第3接點(diǎn)23a、23b連接，第3布線18a、18b和第4布線19a、19b用第4接點(diǎn)24a、24b連接。第4布線19a、19b和第5布線20a、20b用TMR元件25a、25b連接。該TMR元件25a、25b由磁化粘合層(磁性層)41、隧道接合層(非磁性層)42、磁記錄層(磁性層)43組成。
這種疊層構(gòu)造的半導(dǎo)體存儲(chǔ)裝置由存儲(chǔ)單元部和控制該存儲(chǔ)單元部的外圍電路部組成。
在存儲(chǔ)單元部，TMR元件25a用作存儲(chǔ)“1”或“0”數(shù)據(jù)的存儲(chǔ)元件31。連接TMR元件25a的第5布線20a為位線26。未連接第4布線19a的第3布線18a為寫入字線27，該寫入字線27與位線26正交配置。與該TMR元件25a電連接的MOSFET14具有數(shù)據(jù)讀出用開關(guān)元件的功能，該MOSFET14的柵電極為讀出字線28。未與第2布線17a連接的第1布線16a為Gnd(接地)線29。
在外圍電路部，連接第4布線19b和第5布線20b的TMR元件25b用作電阻元件30。該電阻元件30的電阻可用以下方法調(diào)整。
如圖2、圖3所示，改變電阻元件30的電阻值時(shí)，可以變更TMR元件25b的排列。也就是，串聯(lián)連接TMR元件25b時(shí)(圖2)，通過(guò)變更TMR元件25b的數(shù)量，電阻元件30可得到任意高的電阻值。并聯(lián)連接TMR元件25b時(shí)(圖3)，可使加工尺寸偏差引起的電阻抗值偏差平均化，即可實(shí)現(xiàn)精度高的電阻元件30。
電阻元件30的電阻也可以由構(gòu)成TMR元件25b一部分的隧道接合層42的膜厚進(jìn)行調(diào)整。
電阻元件30的電阻還可以通過(guò)使TMR元件25b的磁性層41、43磁化方向平行或反平行進(jìn)行調(diào)整。所謂平行，意味著磁性層41、43的磁化方向?yàn)橄嗤较虻臓顟B(tài)；所謂反平行，意味著磁性層41、43的磁化方向?yàn)橄喾捶较虻臓顟B(tài)。
作為存儲(chǔ)元件31或電阻元件30使用的TMR元件25a、25b，可以是如下所示的1重隧道接合構(gòu)造或2重隧道接合構(gòu)造的其中任一種構(gòu)造。
圖4A、圖4B表示1重隧道接合構(gòu)造的TMR元件的剖面圖。以下說(shuō)明1重隧道接合構(gòu)造的TMR元件25a、25b的構(gòu)造。
圖4所示TMR元件25a、25b由將模板層101、初始鐵磁性層102、反鐵磁性層103、基準(zhǔn)鐵磁性層104順序疊層的磁化粘合層41，在該磁化粘合層41上形成的隧道接合層42，在該隧道接合層42上將自由鐵磁性層105、接點(diǎn)層106順序疊層的磁記錄層43組成。
同樣，圖4B所示TMR元件25a、25b由將模板層101、初始鐵磁性層102、反鐵磁性層103、鐵磁性層104’、非磁性層107、鐵磁性層104”順序疊層的磁化粘合層41，在該磁化粘合層41上形成的隧道接合層42，在該隧道接合層42上將鐵磁性層105’、非磁性層107、鐵磁性層105”、接點(diǎn)層106順序疊層的磁記錄層43組成。
圖4B所示TMR元件25a、25b中引入了由磁化粘合層41內(nèi)的鐵磁性層104’、非磁性層107、鐵磁性層104”組成的3層構(gòu)造，以及由磁記錄層43內(nèi)的鐵磁性層105’、非磁性層107、鐵磁性層105”組成的3層構(gòu)造，與圖4A所示TMR元件25a、25b比較，抑制了鐵磁性內(nèi)部磁極的發(fā)生，提供了適合微細(xì)化的單元構(gòu)造。
圖5A、圖5B表示2重隧道接合構(gòu)造的TMR元件的剖面圖。以下說(shuō)明2重隧道接合構(gòu)造的TMR元件25a、25b的構(gòu)造。
圖5A所示TMR元件25a、25b由將模板層101、初始鐵磁性層102、反鐵磁性層103、基準(zhǔn)鐵磁性層104順序疊層的第1磁化粘合層41a，在該第1磁化粘合層41a上形成的第1隧道接合層42a，在該第1隧道接合層42a上形成的磁記錄層43，在該磁記錄層43上形成的第2隧道接合層42b，在該第2隧道接合層42b上將基準(zhǔn)鐵磁性層104、反鐵磁性層103、初始鐵磁性層102、接點(diǎn)層106順序疊層的第2磁化粘合層41b組成。
圖5B所示TMR元件25a、25b由將模板層101、初始鐵磁性層102、反鐵磁性層103、基準(zhǔn)鐵磁性層104順序疊層的第1磁化粘合層41a，在該第1磁化粘合層41a上形成的第1隧道接合層42a，在該第1隧道接合層42a上由鐵磁性層43’、非磁性層107、鐵磁性層43”的3層構(gòu)造順序疊層的磁記錄層43，在該磁記錄層43上形成的第2隧道接合層42b，在該第2隧道接合層42b上將鐵磁性層104’、非磁性層107、鐵磁性層104”、反鐵磁性層103、初始鐵磁性層102、接點(diǎn)層106順序疊層的第2磁化粘合層41b組成。
圖5B所示TMR元件25a、25b中引入了構(gòu)成磁記錄層43的鐵磁性層43’、非磁性層107、鐵磁性層43”的3層構(gòu)造，以及由第2磁化粘合層41b內(nèi)的鐵磁性層104’、非磁性層107、鐵磁性層104組成的3層構(gòu)造，與圖5A所示的TMR元件25a、25b比較，抑制了鐵磁性內(nèi)部磁極的發(fā)生，提供了適合微細(xì)化的單元構(gòu)造。
使用2重隧道接合構(gòu)造的TMR元件25a、25b，與使用1重隧道接合構(gòu)造的TMR元件25a、25b比較，外加相同外部偏壓時(shí)的MR(磁電阻)比(“1”狀態(tài)、“0”狀態(tài)的電阻變化率)的劣化較少，可用更高的偏壓動(dòng)作。也就是，將單元內(nèi)的信息讀出到外部時(shí)是有利的。
采用以下材料形成該1重隧道接合合要造或2重隧道接合構(gòu)造的TMR元件25a、25b。
對(duì)于磁化粘合層41、41a、41b以及磁記錄層43的材料，最好采用Fe、Co、Ni或其合金，自旋極化率大的四氧化三鐵，CrO2，RXMnO3-y(R稀土類；XCa，Ba，Sr)等的氧化物，NiMnSb，PtMnSb等的霍伊斯勒高導(dǎo)磁率合金等。在這些磁性體中，只要不丟失鐵磁性，也可以多少包含一些Ag，Cu，Au，Al，Mg，Si，Bi，Ta，B，C，O，N，Pd，Pt，Zr，Ir，W，Mo，Nb等非磁性元素。
對(duì)于構(gòu)成磁化粘合層41、41a、41b一部分的反鐵磁性層103的材料，最好采用Fe-Mn，Pt-Mn，Pt-Cr-Mn，Ni-Mn，Ir-Mn，NiO，F(xiàn)e2O3等。
對(duì)于隧道接合層42、42a、42b的材料，可以使用Al2O3，SiO2，MgO，AIN，Bi2O3，MgF2，CaF2，SrTiO2，AlLaO3等各種電介質(zhì)。在這些電介質(zhì)中，也可以存在氧、氮、氟的虧損。
如上所述，在存儲(chǔ)單元部，采用TMR元件25a作為存儲(chǔ)元件31時(shí)的數(shù)據(jù)寫入和讀出，可按以下方式進(jìn)行。
將數(shù)據(jù)寫入TMR元件25a時(shí)，選擇位線26和寫入字線27，在位線26和寫入字線27分別流過(guò)電流，產(chǎn)生電流磁場(chǎng)。這樣，在位線26和寫入字線27上分別產(chǎn)生的電流磁場(chǎng)的合成磁場(chǎng)供給TMR元件25a，則在TMR元件25a寫入“1”或“0”數(shù)據(jù)。
在讀出寫入TMR元件25a的數(shù)據(jù)時(shí)，使連接TMR元件25a的MOSFET14為ON，從TMR元件25a到MOSFET14的擴(kuò)散層13a流過(guò)電流。這樣，讀取TMR元件25a的電阻值，進(jìn)行“1”或“0”數(shù)據(jù)的判斷。
上述第1實(shí)施例中，外圍電路部的電阻元件30，由配置在布線間的TMR元件25b形成。也就是，用與存儲(chǔ)單元部同樣的構(gòu)造，形成外圍電路部的電阻元件30。因此，與以往用擴(kuò)散層形成電阻元件比較，可以減少電阻元件30的專有面積，可能縮小芯片面積。
具體地說(shuō)，如圖6所示，按照由擴(kuò)散層32b形成電阻元件的已有技術(shù)，擴(kuò)散層32b的層電阻是250Ω/層。因此，當(dāng)需要10KΩ電阻值的電阻元件時(shí)，必需40層的面積。與此不同，在第1實(shí)施例中，電阻元件30的電阻值，不因TMR元件25b表面積的增減而變化，例如由隧道接合層42的電阻值等決定。這樣，如圖7所示，當(dāng)需要10kΩ電阻值的電阻元件30時(shí)，使隧道接合層42的電阻值為10kΩ，即可在不增加TMR元件25b表面積的情況下調(diào)整電阻值。
若串聯(lián)連接外圍電路部的多個(gè)TMR元件25b，則可實(shí)現(xiàn)高電阻的電阻元件30。若并聯(lián)連接外圍電路部的多個(gè)TMR元件25b，則可抑制電阻值的偏差，實(shí)現(xiàn)精度高的電阻元件30。

第2實(shí)施例中，存儲(chǔ)單元部用TMR元件作為存儲(chǔ)元件，外圍電路部用TMR元件作為熔絲元件。
圖8表示本發(fā)明第2實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第2實(shí)施例中，與第1實(shí)施例同樣的構(gòu)造省略其說(shuō)明，僅說(shuō)明不同的構(gòu)造。
第2實(shí)施例的疊層構(gòu)造的半導(dǎo)體存儲(chǔ)裝置與第1實(shí)施例一樣，由存儲(chǔ)單元部和控制該存儲(chǔ)單元部的外圍電路部組成。
在外圍電路部，連接第4布線19b和第5布線20b的TMR元件25b用作熔絲元件50。作為熔絲元件50的利用方法是在TMR元件25b中流過(guò)所定值以上的大電流，擊穿TMR元件25b。因此，TMR元件25b的電阻下降，在TMR元件25b中容易流過(guò)電流。這樣，熔絲元件50即可在外圍電路部的冗余電路中作為電熔絲使用。
上述第2實(shí)施例中，外圍電路部的熔絲元件50由配置在布線間的TMR元件256形成。也就是，用與存儲(chǔ)單元部同樣的構(gòu)造，即可形成外圍電路部的熔絲元件50。因此，第2實(shí)施例與以往用與存儲(chǔ)單元部不同的構(gòu)造形成熔絲元件50比較，可以減少熔絲元件50的面積，能夠縮小芯片面積。
具體地說(shuō)，如圖9所示，用接點(diǎn)22b連接第1布線16b和第2布線17b，第2布線17b連接熔絲閂鎖電路。因此，需要一定程度的布線面積。與此不同，第2實(shí)施例中，如圖10所示，在第4布線196和第5布線20b之間配置熔絲元件50，可將第5布線20b連接控制電路。因此，可以縮小布線面積，從而縮小芯片面積。
第3實(shí)施例中，存儲(chǔ)單元部用TMR元件作為存儲(chǔ)元件，外圍電路部用TMR元件作為接點(diǎn)形成電容器。
圖11表示本發(fā)明第3實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第3實(shí)施例中，與第1實(shí)施例同樣的構(gòu)造省略其說(shuō)明，僅說(shuō)明不同的構(gòu)造。
第3實(shí)施例的疊層構(gòu)造的半導(dǎo)體存儲(chǔ)裝置與第1實(shí)施例一樣，由存儲(chǔ)單元部和控制該存儲(chǔ)單元部的外圍電路部組成。
在存儲(chǔ)單元部，由于縮短了第4布線19a和寫入字線27之間的距離X，則可減少產(chǎn)生寫入磁場(chǎng)時(shí)的電流，提高動(dòng)作容限。
當(dāng)外圍電路部的一部分用與存儲(chǔ)單元部相同構(gòu)造形成時(shí)，與存儲(chǔ)單元部寫入字線27對(duì)應(yīng)的第3布線18b’和第4布線19b之間的距離X也非常短。因此，由第3布線18b’、第4布線19b、第3和第4布線18b’和19b之間的絕緣膜15形成電容器61。這時(shí)，連接第4布線19b和第5布線20b的TMR元件25b用作接點(diǎn)60。第5布線20b連接其他電路(未圖示)。
TMR元件25b的電阻一般是1kΩ·μm2，也可以降低到100Ω·μm2和10Ω·μm2。因此，完全可以將TMR元件25b用作接點(diǎn)。
上述第3實(shí)施例中，外圍電路部的接點(diǎn)60由配置在布線間的TMR元件25b形成。也就是，由于用同樣的構(gòu)造形成存儲(chǔ)單元部和外圍電路部，則與用不同的構(gòu)造形成存儲(chǔ)單元部和外圍電路部比較，可以實(shí)現(xiàn)無(wú)浪費(fèi)的布線構(gòu)造。因此，可以縮小芯片面積。
在存儲(chǔ)單元部，由于縮短了第4布線19a和寫入字線27之間的距離X，用同樣的構(gòu)造形成存儲(chǔ)單元部和外圍電路部，則可在外圍電路部形成電容器61。
第3實(shí)施例表示了通過(guò)接點(diǎn)60和第5布線20b將電容器61連接到其他電路(未圖示)的構(gòu)造，但并不限定于此。例如，同樣可以在外圍電路部形成存儲(chǔ)單元部的擴(kuò)散層13a、第1至第3布線16a、17a、18a以及第1至第4接點(diǎn)21a、22a、23a、24a，將第4接點(diǎn)24a連接第4布線19b。因此，也可以將電容器61連接擴(kuò)散層13a。這時(shí)，電容器61不連接接點(diǎn)60和第5布線20b。
第4實(shí)施例是對(duì)上述第1至第3實(shí)施例的存儲(chǔ)單元部的構(gòu)造進(jìn)行了變更，采用二極管作為數(shù)據(jù)讀出用開關(guān)元件。
圖12至圖14表示本發(fā)明第4實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第4實(shí)施例中，與第1至第3實(shí)施例同樣的構(gòu)造簡(jiǎn)略地予以說(shuō)明。
在存儲(chǔ)單元部用作存儲(chǔ)元件31的TMR元件25a，串聯(lián)連接由P型擴(kuò)散層71和N型擴(kuò)散層72組成的二極管70。該二極管70具有讀出用開關(guān)元件的功能。
當(dāng)采用二極管70作為開關(guān)元件時(shí)，用與第1實(shí)施例同樣的方法將數(shù)據(jù)寫入TMR元件25a。寫入到TMR元件25a的數(shù)據(jù)的讀出，可以通過(guò)調(diào)整偏置電壓使連接該TMR元件25a的二極管70流過(guò)電流，再讀出TMR元件25a的電阻值來(lái)實(shí)現(xiàn)。
外圍電路部是與第1至第3實(shí)施例同樣的構(gòu)造。如圖12所示，連接第4布線19b和第5布線20b的TMR元件25b用作電阻元件30。如圖13所示，連接第4布線19b和第5布線20b的TMR元件25b用作熔絲元件50。如圖14所示，由第3布線18b’、第4布線19b、第3和第4布線18b’和19b之間的絕緣膜15形成電容器61。這時(shí)，連接第4布線19b和第5布線20b的TMR元件25b用作接點(diǎn)60。
上述第4實(shí)施例可以分別得到與第1至第3實(shí)施例同樣的效果。
第4實(shí)施例中，由于采用二極管作為讀出用開關(guān)元件，則與第1至第3實(shí)施例比較，可以縮小存儲(chǔ)單元部的專有面積。
第5實(shí)施例是對(duì)上述第1至第3實(shí)施例的存儲(chǔ)單元部的構(gòu)造進(jìn)行了變更，不使用讀出用開關(guān)元件，僅在位線和字線的交點(diǎn)配置TMR元件。
圖15至圖17表示本發(fā)明第5實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第5實(shí)施例中，對(duì)與第1至第3實(shí)施例同樣的構(gòu)造簡(jiǎn)略地予以說(shuō)明。
存儲(chǔ)單元部，在位線26和字線27’的交點(diǎn)配置用作存儲(chǔ)元件31的TMR元件25a，該TMR元件25a分別連接位線26和字線27’。位線26和字線27’在讀出時(shí)和寫入時(shí)都使用。第5實(shí)施例中，未形成如第1實(shí)施例等的讀出用開關(guān)元件。
在不使用這種開關(guān)元件的情況下，可用與第1實(shí)施例同樣的方法將數(shù)據(jù)寫入TMR元件25a。寫入到TMR元件25a的數(shù)據(jù)的讀出，可以通過(guò)選擇連接該TMR元件25a的位線26和字線27’使電流僅流過(guò)TMR元件25a，再讀出TMR元件25a的電阻值來(lái)實(shí)現(xiàn)。
外圍電路部是與第1至第3實(shí)施例同樣的構(gòu)造。如圖15所示，連接第4布線19b和第5布線20b的TMR元件25b用作電阻元件30。如圖16所示，連接第4布線19b和第5布線20b的TMR元件25b用作熔絲元件50。如圖17所示，由布線18b’、布線20b、布線18’和20b之間的絕緣值15形成電容器61。
上述第5實(shí)施例可以分別得到與第1至第3實(shí)施例同樣的效果。
第5實(shí)施例中，由于未形成讀出用開關(guān)元件，則與第1至第4實(shí)施例比較，可以進(jìn)一步縮小存儲(chǔ)單元部的專有面積。
第6實(shí)施例是對(duì)上述第1至第3實(shí)施例的存儲(chǔ)單元部的構(gòu)造進(jìn)行了變更，是用布線連接多個(gè)TMR元件兩端的所謂梯子型構(gòu)造。
圖18至圖20表示本發(fā)明第6實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第6實(shí)施例中，與第1至第3實(shí)施例同樣的構(gòu)造簡(jiǎn)略地予以說(shuō)明。
存儲(chǔ)單元部中，用作存儲(chǔ)元件31的多個(gè)TMR元件25a并聯(lián)配置在同一階層。各TMR元件25a的磁化粘合層41用下部電極19a連接，各TMR元件25a的磁記錄層43用位線26連接。離開下部電極19a在TMR元件25a的下方，分別配置寫入字線27。位線26連接寫入用晶體管(未圖示)，下部電極19a連接讀出用晶體管(未圖示)。
在這種梯子型構(gòu)造的情況下，在并聯(lián)連接的多個(gè)TMR元件25a中，可用與第1實(shí)施例同樣的方法將數(shù)據(jù)寫入任意TMR元件25a。寫入任意TMR元件25a的數(shù)據(jù)，可用以下方法讀出。
首先，在第1周期，使連接下部電極19a的讀出用晶體管導(dǎo)通，在并聯(lián)連接的多個(gè)TMR元件25a中流過(guò)第1讀出電流。接著，將該第1讀出電流存儲(chǔ)在讀出電路(未圖示)。然后，關(guān)閉讀出用晶體管使讀出電流截止。
然后，在第2周期，在字線27和位線26中流過(guò)寫入期待值“1”或“0”數(shù)據(jù)的寫入電流，在任意TMR元件25a再次進(jìn)行數(shù)據(jù)寫入。此后，使該寫入電流截止。
接著，在第3周期，使讀出用晶體管導(dǎo)通，在并聯(lián)連接的多個(gè)TMR元件25a中流過(guò)第2讀出電流。將該第2讀出電流存儲(chǔ)在讀出電路。然后，對(duì)在第1周期存儲(chǔ)在讀出電路的第1讀出電流與在第3周期存儲(chǔ)在讀出電路的第2讀出電流進(jìn)行比較。在寫入時(shí)進(jìn)行期待值“1”數(shù)據(jù)寫入動(dòng)作的情況下，若第1和第2讀出電流不變化，則在任意TMR元件25a寫入“1”數(shù)據(jù)，若第1和第2讀出電流變化，則在任意TMR元件25a寫入“0”數(shù)據(jù)。在寫入時(shí)進(jìn)行期待值“0”數(shù)據(jù)寫入動(dòng)作的情況下，若第1和第2讀出電流不變化，則在任意TMR元件25a寫入“0”數(shù)據(jù)，若第1和第2讀出電流變化，則在任意TMR元件25a寫入“1”數(shù)據(jù)。這樣，即可讀出在任意TMR元件25a寫入的數(shù)據(jù)。
此后，在第4周期，與初始(初期)狀態(tài)相同的數(shù)據(jù)再次寫入任意TMR元件25a，在字線27和位線26中流過(guò)電流，讀出動(dòng)作結(jié)束。
外圍電路部是與第1至第3實(shí)施例同樣的構(gòu)造。如圖18所示，連接第4布線19b和第5布線20b的TMR元件25b用作電阻元件30。如圖19所示，連接第4布線19b和第5布線20b的TMR元件25b用作熔絲元件50。如圖20所示，由第3布線18b’、第4布線19b、第3和第4布線18b’和19b之間的絕緣膜15形成電容器61。這時(shí)，連接第4布線19b和第5布線20b的TMR元件25b用作接點(diǎn)60。
上述第6實(shí)施例可以分別得到與第1至第3實(shí)施例同樣的效果。
第6實(shí)施例中，由于不是在每一個(gè)TMR元件25a形成讀出用開關(guān)元件，則與第1至第4實(shí)施例比較，可以縮小存儲(chǔ)單元部的專有面積。
并且，可以不大幅度降低輸出電壓而增加TMR元件25a的并聯(lián)數(shù)。因此，可以提高存儲(chǔ)單元的集成度，這種情況下，可以使用MR比低的TMR元件25a，也可以使用MR比和電阻值的偏差較大的TMR元件25a，形成非常實(shí)用的存儲(chǔ)單元。這樣，即可實(shí)現(xiàn)高密度配置存儲(chǔ)單元的MRAM。
根據(jù)第6實(shí)施例的讀出動(dòng)作，對(duì)在第1周期存儲(chǔ)在讀出電路的第1讀出電流和在第3周期存儲(chǔ)在讀出電路的第2讀出電流進(jìn)行比較，其結(jié)果，若2個(gè)電流值未產(chǎn)生變化時(shí)，則判定進(jìn)行按照期待值的寫入；若2個(gè)電流值產(chǎn)生變化時(shí)，則判定進(jìn)行與期待值不同的寫入。這樣，第6實(shí)施例中，可以充分確保判定“1”、“0”數(shù)據(jù)的容限。
第7實(shí)施例是對(duì)上述第1至第3實(shí)施例的存儲(chǔ)單元部的構(gòu)造進(jìn)行了變更，是在疊層方向淀積TMR元件的第1疊層構(gòu)造。該第1疊層構(gòu)造是串聯(lián)連接疊層的多個(gè)TMR元件，該串聯(lián)連接的TMR元件共同使用讀出位線和讀出用開關(guān)元件。
圖21至圖23表示本發(fā)明第7實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第7實(shí)施例中，與第1至第3實(shí)施例同樣的構(gòu)造簡(jiǎn)略予以說(shuō)明。
存儲(chǔ)單元部，沿疊層方向?qū)⒌?至第4TMR元件25a-n(n＝1，2，3，4)淀積在半導(dǎo)體基片11上，該第1至第4TMR元件25a-n串聯(lián)連接。第7實(shí)施例中，以淀積4個(gè)TMR元件25a-n為例，然而，TMR元件25a-n數(shù)量并不限定于此，可以是多個(gè)。以下，以淀積4個(gè)TMR元件25a-n為例，說(shuō)明具體構(gòu)造。
第1至第4TMR元件25a-n分別配置在寫入位線26-n和寫入字線27-n的交點(diǎn)。在第1至第4TMR元件25a-n的一端部連接下部布線18a-n，在第1至第4TMR元件25a-n的另一端連接上部布線19a-n。
第1TMR元件25a-1的上部布線19a-1和第2TMR元件25a-2的下部布線18a-2，通過(guò)接點(diǎn)81a-1、23a-2以及布線17a-2連接。第2TMR元件25a-2的上部布線19a-2和第3TMR元件25a-3的下部布線18a-3，通過(guò)接點(diǎn)81a-2、23a-3以及布線17a-3連接。第3TMR元件25a-3的上部布線19a-3和第4TMR元件25a-4的下部布線18a-4，通過(guò)接點(diǎn)81a-3、23a-4以及布線17a-4連接。
在第1TMR元件25a-1的下部布線18a-1，通過(guò)接點(diǎn)23a-1、22a、21a以及布線17a-1、16a連接作為讀出用開關(guān)元件的MOSFET14。在第4TMR元件25a-4的上部布線19a-4，通過(guò)接點(diǎn)81a-4連接讀出位線82a。這樣，串聯(lián)連接的第1至第4TMR元件25a-n共同使用讀出用開關(guān)元件和讀出字線82a。
在這種疊層構(gòu)造的情況下，對(duì)于串聯(lián)連接的第1至第4TMR元件25a-n中的任意TMR元件，都可以用與上述第6實(shí)施例同樣的方法進(jìn)行數(shù)據(jù)的寫入和讀出。
外圍電路部是與第1至第3實(shí)施例同樣的構(gòu)造。即，如圖21所示，連接第3布線18b-1和第4布線19b-1的第1TMR元件25b-1，連接第7布線18b-2和第8布線19b-2的第2TMR元件25b-2，連接第11布線18b-3和第12布線19b-3的第3TMR元件25b-3，連接第15布線18b-4和第16布線19b-4的第4TMR元件25b-4，都用作電阻元件30。如圖22所示，連接第15布線18b-4和第16布線19b-4的TMR元件25b用作熔絲元件50。如圖23所示，由第14布線17b’-4、第15布線18b-4、第14和第15布線17b’-4和18b-4之間的絕緣膜15形成電容器61。這時(shí)，連接第15布線18b-4和第16布線19b-4的TMR元件25b用作接點(diǎn)60。
上述第7實(shí)施例可以分別得到與第1至第3實(shí)施例同樣的效果。
第7實(shí)施例中，由于不是在每一個(gè)TMR元件形成讀出用開關(guān)元件，則與第1至第4實(shí)施例比較，可以進(jìn)一步縮小存儲(chǔ)單元部的專有面積。
另外，數(shù)據(jù)讀出用開關(guān)元件并不限定于MOSFET14，例如也可以使用二極管。
第8實(shí)施例是對(duì)上述第1至第3實(shí)施例的存儲(chǔ)單元部的構(gòu)造進(jìn)行了變更，是在疊層方向淀積TMR元件的第2疊層構(gòu)造。該第2疊層構(gòu)造是并聯(lián)連接疊層的多個(gè)TMR元件，該并聯(lián)連接的TMR元件共同使用讀出位線和讀出用開關(guān)元件。
圖24至圖26表示本發(fā)明第8實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第8實(shí)施例中，與第1至第3實(shí)施例同樣的構(gòu)造簡(jiǎn)略地予以說(shuō)明。
存儲(chǔ)單元部中，第1至第4TMR元件25a-n沿疊層方向淀積在半導(dǎo)體基片11上，這些第1至第4TMR元件25a-n并聯(lián)連接。第8實(shí)施例中，僅以淀積4個(gè)TMR元件25a-n為例，TMR元件25a-n的數(shù)量并不限定于此，可以是多個(gè)。以下，以淀積4個(gè)TMR元件25a-n為例，說(shuō)明具體構(gòu)造。
第1至第4TMR元件25a-n分別配置在寫入位線26-n和寫入字線27-n的交點(diǎn)。在第1至第4TMR元件25a-n的一端部連接下部布線18a-n，第1至第4TMR元件25a-n的另一端部連接上部布線19a-n。
第1TMR元件25a-1的下部布線18a-1，通過(guò)接點(diǎn)81a-1、23a-2以及布線17a-2連接第2TMR元件25a-2的下部布線18a-2。該第2 TMR元件25a-2的下部布線18a-2，通過(guò)接點(diǎn)81a-2、23a-3以及布線17a-3連接第3TMR元件25a-3的下部布線18a-3。該第3TMR元件25a-3的下部布線18a-3，通過(guò)接點(diǎn)81a-3、23a-4以及布線17a-4連接第4TMR元件25a-4的下部布線18a-4。
第1TMR元件25a-1的上部布線19a-1，通過(guò)接點(diǎn)83a-1連接第2TMR元件25a-2的上部布線19a-2。該第2TMR元件25a-2的上部布線19a-2，通過(guò)接點(diǎn)83a-2連接第3TMR元件25a-3的上部布線19a-3。該第3TMR元件25a-3的上部布線19a-3，通過(guò)接點(diǎn)83a-3連接第4TMR元件25a-4的上部布線19a-4。
在第1TMR元件25a-1的下部布線18a-1，通過(guò)接點(diǎn)23a-1、22a、21a以及布線17a-1、16a，連接作為讀出用開關(guān)元件的MOSFET14。在第4TMR元件25a-4的上部布線19a-4，通過(guò)接點(diǎn)81a-4連接讀出位線82a。這樣，并聯(lián)連接的第1至第4TMR元件25a-n，共同使用讀出用開關(guān)元件和讀出字線82a。
在這種疊層構(gòu)造的情況下，對(duì)于并聯(lián)連接的第1至第4TMR元件25a-n中的任意TMR元件，都可以用與上述第6實(shí)施例同樣的方法進(jìn)行數(shù)據(jù)的寫入和讀出。
外圍電路部是與第1至第3實(shí)施例同樣的構(gòu)造。如圖21所示，連接第3布線18b-1和第4布線19b-1的第1TMR元件25b-1、連接第7布線18b-2和第8布線19b-2的第2TMR元件25b-2、連接第11布線18b-3和第12布線19b-3的第3TMR元件25b-3、連接第15布線18b-4和第16布線19b-4的第4TMR元件25b-4，都用作電阻元件30。如圖22所示，連接第15布線18b-4和第16布線19b-4的TMR元件25b用作熔絲元件50。如圖23所示，由第14布線17b’-4、第15布線18b-4、第14和第15布線17b’-4和18b-4之間的絕緣膜15形成的電容器61。這時(shí)，連接第15布線18b-4和第16布線19b-4的TMR元件25b用作接點(diǎn)60。
上述第8實(shí)施例可以分別得到與第1至第3實(shí)施例同樣的效果。
第8實(shí)施例中，由于不是在每一個(gè)TMR元件形成讀出用開關(guān)元件，則與第1至第4實(shí)施例比較，可以進(jìn)一步縮小存儲(chǔ)單元部的專有面積。
另外，數(shù)據(jù)讀出用開關(guān)元件并不限定于MOSFET14，例如也可以使用二極管。
第9實(shí)施例是對(duì)上述第1至第3實(shí)施例存儲(chǔ)單元部的構(gòu)造進(jìn)行了變更，是在疊層方向淀積TMR元件的第3疊層構(gòu)造。該第3疊層構(gòu)造是串聯(lián)連接疊層的多個(gè)TMR元件的下部電極，疊層的多個(gè)TMR元件共同使用讀出用開關(guān)元件。
圖27至圖29表示本發(fā)明第9實(shí)施例的半導(dǎo)體存儲(chǔ)裝置的剖面圖。第9實(shí)施例中，與第1至第3實(shí)施例同樣的構(gòu)造簡(jiǎn)略地予以說(shuō)明。
存儲(chǔ)單元部，第1至第4TMR元件25a-n沿疊層方向淀積在半導(dǎo)體基片11上。第9實(shí)施例中，以淀積4個(gè)TMR元件25a-n為例，但是TMR元件25a-n的數(shù)量并不限定于此，可以是多個(gè)。以下，以淀積4個(gè)TMR元件25a-n為例，說(shuō)明具體構(gòu)造。
第1至第4TMR元件25a-n分別配置在位線26-n和寫入字線27-n的交點(diǎn)。在第1至第4TMR元件25a-n的一端部連接下部布線18a-n。第1至第4TMR元件25a-n的下部布線18a-n，通過(guò)接點(diǎn)22a-n、21a、81a-n以及布線17a-n，連接作為讀出用開關(guān)元件的MOSFET14。這樣，淀積的第1至第4TMR元件25a-n共同使用讀出用開關(guān)元件。
在這種疊層構(gòu)造的情況下，對(duì)于第1至第4TMR元件25a-n中任意TMR元件，都可用與上述第1實(shí)施例同樣的方法，進(jìn)行數(shù)據(jù)的寫入和讀出。當(dāng)數(shù)據(jù)讀出時(shí)，作為開關(guān)元件的MOSFET14由淀積的第1至第4TMR元件25a-n共有。
外圍電路部是與第1至第3實(shí)施例同樣的構(gòu)造。如圖27所示，連接第12布線18b和第13布線20b-4的TMR元件25b用作電阻元件30。如圖28所示，連接第12布線18b和第13布線20b-4的TMR元件25b用作熔絲元件50。如圖29所示，由第11布線17b’-4、第12布線18b、第11和第12布線17b’-4和18b之間的絕緣膜15形成電容器61。這時(shí)，連接第12布線18b和第13布線20b-4的TMR元件25b用作接點(diǎn)60。
上述第9實(shí)施例可以分別得到與第1至第3實(shí)施例同樣的效果。
第9實(shí)施例中，由于不是在每一個(gè)TMR元件形成讀出用開關(guān)元件，所以與第1至第4實(shí)施例比較，可以進(jìn)一步縮小存儲(chǔ)單元部的專有面積。
在圖27至圖29所示構(gòu)造中，位線26-n在與MOSFET14的溝道長(zhǎng)的相同方向延伸，寫入字線27-n在與MOSFET14的溝道長(zhǎng)大約錯(cuò)開90度的方向延伸。然而，在第9實(shí)施例中，也可以使位線26-n和寫入字線27-n的延伸方向相反。也就是，如圖30至圖32所示，位線26-n在與MOSFET14的溝道長(zhǎng)大約錯(cuò)開90度的方向延伸，寫入字線27-n在與MOSFET14的溝道長(zhǎng)的相同方向延伸。
另外，數(shù)據(jù)讀出用開關(guān)元件并不限定于MOSFET14，例如也可以使用二極管。
本領(lǐng)域技術(shù)人員會(huì)很容易想到其它的改進(jìn)和變更。所以，本發(fā)明從更寬的角度來(lái)看并不限于這里的特定詳述和具體實(shí)例的展示。因此，在所附所限定的總的發(fā)明構(gòu)思的精神和范圍內(nèi)可以進(jìn)行各種變更。
例如，可以使用2個(gè)磁性層和夾在這些磁性層之間的導(dǎo)體層組成的GMR(巨磁致電阻)元件，代替作為存儲(chǔ)元件31的TMR元件。也可以使用雙極性晶體管等，代替作為讀出用開關(guān)元件的MOSFET14。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，具有存儲(chǔ)單元部和配置在該存儲(chǔ)單元部外圍的外圍電路部，其特征在于，上述存儲(chǔ)單元部具有在第1方向延伸的第1布線；配置在上述第1布線上方，并在與上述第1方向不同的第2方向延伸的第2布線；配置在上述第1和第2布線間的第3布線；以及配置在上述第1和第2布線間的上述第1和第2布線的交點(diǎn)上，并連接上述第2和第3布線的第1磁電阻效應(yīng)元件，上述外圍電路部具有第4布線；配置在上述第4布線上方的第5布線；以及配置在上述第4和第5布線間，連接上述第4和第5布線，并作為電阻元件、熔絲元件和接點(diǎn)中的任一個(gè)使用的第2磁電阻效應(yīng)元件。
2.一種半導(dǎo)體存儲(chǔ)裝置，具有存儲(chǔ)單元部和配置在該存儲(chǔ)單元部外圍的外圍電路部，其特征在于，上述存儲(chǔ)單元部具有在第1方向延伸的第1布線；配置在上述第1布線的上方，并在與上述第1方向不同的第2方向延伸的第2布線；以及配置在上述第1和第2布線間的上述第1和第2布線的交點(diǎn)上，并連接上述第1和第2布線的第1磁電阻效應(yīng)元件，上述外圍電路部具有第4布線；配置在第4布線上方的第5布線；以及配置在上述第4和第5布線間，連接上述第4和第5布線，并作為電阻元件或熔絲元件使用的第2磁電阻效應(yīng)元件。
3.一種半導(dǎo)體存儲(chǔ)裝置，具有存儲(chǔ)單元部和配置在該存儲(chǔ)單元部外圍的外圍電路部，其特征在于，上述存儲(chǔ)單元部具有在第1方向延伸的第1布線；配置在上述第1布線上方，并在與上述第1方向不同的第2方向延伸的第2布線；配置在上述第1和第2布線間的第3布線；配置在上述第2和第3布線間的上述第1和第2布線的交點(diǎn)上，并通過(guò)連接上述第2和第3布線相互并聯(lián)連接的多個(gè)第1磁電阻效應(yīng)元件，上述外圍電路部具有第4布線；配置在第4布線上方的第5布線；以及配置在上述第4和第5布線間，連接上述第4和第5布線，并作為電阻元件、熔絲元件和接點(diǎn)中的任一個(gè)使用的第2磁電阻效應(yīng)元件。
4.一種半導(dǎo)體存儲(chǔ)裝置，具有存儲(chǔ)單元部和配置在該存儲(chǔ)單元部外圍的外圍電路部，其特征在于，上述存儲(chǔ)單元部具有在第1方向延伸的第1布線；配置在上述第1布線上方，并在與上述第1方向不同的第2方向延伸的第2布線；配置在上述第1和第2布線間的上述第1和第2布線的交點(diǎn)上，并具有一端部和另一端部的第1磁電阻效應(yīng)元件；連接在上述第1磁電阻效應(yīng)元件的上述一端部的第3布線；以及連接在上述第1磁電阻效應(yīng)元件的上述另一端部的第6布線；具有上述構(gòu)造的部件淀積在半導(dǎo)體基片上，該淀積的部件內(nèi)的上述第1磁電阻效應(yīng)元件相互串聯(lián)或并聯(lián)連接，上述外圍電路部具有第4布線；配置在上述第4布線上方的第5布線；以及配置在上述第4和第5布線間，連接上述第4和第5布線，并作為電阻元件、熔絲元件和接點(diǎn)中的任一個(gè)使用的第2磁電阻效應(yīng)元件。
5.一種半導(dǎo)體存儲(chǔ)裝置，具有存儲(chǔ)單元部和配置在該存儲(chǔ)單元部外圍的外圍電路部，其特征在于，上述存儲(chǔ)單元部具有在第1方向延伸的第1布線；配置在上述第1布線上方，并在與上述第1方向不同的第2方向延伸的第2布線；配置在上述第1和第2布線間的第3布線；以及配置在上述第2和第3布線間的上述第1和第2布線的交點(diǎn)上，并連接上述第2和第3布線的第1磁電阻效應(yīng)元件；具有上述構(gòu)造的部件淀積在半導(dǎo)體基片上，該淀積的部件內(nèi)的上述第3布線相互連接，上述外圍電路部上有第4布線；配置在上述第4布線上方的第5布線；以及配置在上述第4和第5布線間，連接上述第4和第5布線的，并作為電阻元件、熔絲元件和接點(diǎn)中的任一個(gè)使用的第2磁電阻效應(yīng)元件。
6.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于還具有連接上述第1磁電阻效應(yīng)元件的晶體管或二極管。
7.權(quán)利要求4記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于還具有與上述相互串聯(lián)或并聯(lián)連接的第1磁電阻效應(yīng)元件的一端部連接的晶體管或二極管；以及與上述相互串聯(lián)或并聯(lián)連接的第1磁電阻效應(yīng)元件的另一端部連接的第7布線。
8.權(quán)利要求5記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于還具有與相互連接的第3布線連接的晶體管或二極管。
9.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，將上述第2磁電阻效應(yīng)元件作為上述電阻元件使用時(shí)，在上述第2延伸方向配置多個(gè)上述第2磁電阻效應(yīng)元件，通過(guò)串聯(lián)或并聯(lián)連接該多個(gè)第2磁電阻效應(yīng)元件，改變上述電阻元件的電阻值。
10.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，將上述第2磁電阻效應(yīng)元件作為上述電阻元件使用時(shí)，通過(guò)改變構(gòu)成上述第2磁電阻效應(yīng)元件的一部分的非磁性層的膜厚，改變上述電阻元件的電阻值。
11.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，將上述第2磁電阻效應(yīng)元件作為上述電阻元件使用時(shí)，通過(guò)使構(gòu)成上述第2磁電阻效應(yīng)元件的一部分的第1和第2磁性層的磁化方向?yàn)槠叫谢蚍雌叫?，改變上述電阻元件的電阻值?br> 12.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，將上述第2磁電阻效應(yīng)元件作為上述接點(diǎn)使用時(shí)，還具有與上述第4布線離開配置的第8布線；和在上述第8布線和上述第4布線間形成的絕緣膜，由上述絕緣膜、上述第4布線、上述第8布線形成電容器。
13.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，上述第1磁電阻效應(yīng)元件和上述第2磁電阻效應(yīng)元件在同一階層形成。
14.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，上述第2布線和上述第5布線在同一階層形成，上述第3布線和上述第4布線在同一階層形成。
15.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，上述第1和第2磁電阻效應(yīng)元件是TMR元件或GMR元件。
16.權(quán)利要求1記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，上述第1和第2磁電阻效應(yīng)元件是TMR元件，上述TMR元件是包含1層隧道接合層的1重隧道接合構(gòu)造，或包含2層隧道接合層的2重隧道接合構(gòu)造。
17.權(quán)利要求3記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，通過(guò)在上述第1布線和上述第2或第3布線中的一個(gè)中流過(guò)電流，向上述多個(gè)第1磁電阻效應(yīng)元件中的任意的第1磁電阻效應(yīng)元件寫入第1或第2狀態(tài)。
18.權(quán)利要求17記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在上述多個(gè)第1磁電阻效應(yīng)元件中流過(guò)第1電流，并存儲(chǔ)該第1電流的第1電流值，向上述任意第1磁電阻效應(yīng)元件再次寫入上述第1或第2狀態(tài)后，在上述多個(gè)第1磁電阻效應(yīng)元件中流過(guò)第2電流，并存儲(chǔ)該第2電流的第2電流值，通過(guò)比較上述第1電流值和上述第2電流值，判別寫入上述任意第1磁電阻效應(yīng)元件的上述第1或第2狀態(tài)。
19.權(quán)利要求4記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，通過(guò)在上述第1布線和上述第2布線中流過(guò)電流，向上述相互串聯(lián)或并聯(lián)連接的第1磁電阻效應(yīng)元件中的任意的第1磁電阻效應(yīng)元件寫入第1或第2狀態(tài)。
20.權(quán)利要求19記載的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在上述相互串聯(lián)或并聯(lián)連接的第1磁電阻效應(yīng)元件中流過(guò)第1電流，并存儲(chǔ)該第1電流的第1電流值，向上述任意第1磁電阻效應(yīng)元件再次寫入上述第1或第2狀態(tài)后，在上述相互串聯(lián)或并聯(lián)連接的第1磁電阻效應(yīng)元件中流過(guò)第2電流，并存儲(chǔ)該第2電流的第2電流值，通過(guò)比較上述第1電流值和上述第2電流值，判別寫入上述任意第1磁電阻效應(yīng)元件的上述第1或第2狀態(tài)。
全文摘要
一種半導(dǎo)體存儲(chǔ)裝置,包括存儲(chǔ)單元部和外圍電路部。上述存儲(chǔ)單元部具有:在第1方向延伸的第1布線;配置在上述第1布線上方并在第2方向延伸的第2布線;在上述第1和第2布線間配置的第3布線;以及配置上述第1和第2布線的交點(diǎn)上并連接上述第2和第3布線的第1磁電阻效應(yīng)元件。上述外圍電路部具有:第4布線;配置在上述第4布線上方的第5布線;以及配置在上述第4和第5布線間,連接上述第4和第5布線,并作為電阻元件、熔絲元件或接點(diǎn)使用的第2磁電阻效應(yīng)元件。
文檔編號(hào)G11C11/15GK1379472SQ0211981
公開日2002年11月13日 申請(qǐng)日期2002年3月29日 優(yōu)先權(quán)日2001年3月29日
發(fā)明者淺尾吉昭, 須之內(nèi)一正, 中島健太郎 申請(qǐng)人:株式會(huì)社東芝