專利名稱：具有雙晶體管/雙電容型存儲(chǔ)單元的集成存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有雙晶體管/雙電容型存儲(chǔ)單元的集成存儲(chǔ)器。
在美國(guó)專利文獻(xiàn)US5381364 A中公開(kāi)了這樣一種存儲(chǔ)單元，其類型為FRAM或FeRAM(鐵電隨機(jī)存取存儲(chǔ)器)。FRAM的存儲(chǔ)器電容具有鐵電介質(zhì)。每個(gè)存儲(chǔ)單元的兩個(gè)存儲(chǔ)器電容的一個(gè)電極經(jīng)所屬選擇晶體管的控制端分別與一對(duì)位線中的一條位線相連。兩個(gè)選擇晶體管的控制端與一條共用字線相連。每個(gè)存儲(chǔ)單元的兩個(gè)存儲(chǔ)器電容的第二電極與一條共用極板線路相連。所以在存儲(chǔ)器工作期間，存儲(chǔ)器電容的這些電極上始終有相同的電位。
本發(fā)明的任務(wù)是，提供一種具有雙晶體管/雙電容型存儲(chǔ)單元的集成存儲(chǔ)器，其存儲(chǔ)單元的結(jié)構(gòu)與公知存儲(chǔ)單元的結(jié)構(gòu)不同。
以上任務(wù)的解決方案體現(xiàn)于這樣的集成存儲(chǔ)器，-具有分別由兩個(gè)晶體管和兩個(gè)電容構(gòu)成的、位于位線和字線交叉點(diǎn)上的存儲(chǔ)單元，-在該存儲(chǔ)單元中，分別有-一個(gè)第一電容的第一電極經(jīng)第一晶體管的控制端與一條位線相連，-一個(gè)第一電容的第二電極與一個(gè)在對(duì)所述存儲(chǔ)單元進(jìn)行一次存取期間保持恒定的第一極板電位相連，-一個(gè)第二電容的第一電極經(jīng)第二晶體管的控制端與另一條位線相連，-一個(gè)第二電容的第二電極與一個(gè)在對(duì)所述存儲(chǔ)單元進(jìn)行一次存取期間保持恒定的第二極板電位相連，該極板電位不同于第一極板電位，-并且兩個(gè)晶體管的控制端與至少一條字線相連，在對(duì)所述存儲(chǔ)單元進(jìn)行一次存取時(shí)，所述晶體管經(jīng)該字線同時(shí)導(dǎo)通，其中所述位線的電位在晶體管導(dǎo)通之前具有一個(gè)預(yù)充電電位，其特征在于，
所述預(yù)充電電位位于兩個(gè)極板電位之間，而且基本上是兩個(gè)極板電位的中間值。本發(fā)明的有利改進(jìn)和擴(kuò)展均是從屬權(quán)利要求的主題。
在本發(fā)明所述的集成存儲(chǔ)器中，每個(gè)存儲(chǔ)單元的兩個(gè)電容上遠(yuǎn)離晶體管的電極在對(duì)存儲(chǔ)單元進(jìn)行一次存取期間分別與相互不同的極板電位，即與一個(gè)第一極板電位和一個(gè)第二極板電位相連。
該方案可允許選擇兩個(gè)位線上的預(yù)充電電位，所述位線與存儲(chǔ)單元相連，所述預(yù)充電電位位于第一和第二電位之間。特別是對(duì)于公知的FRAMs，其按照所謂的VDD/2設(shè)計(jì)方式工作，所以位線預(yù)充電電位的選擇受到很大限制。在這種存儲(chǔ)器中，存儲(chǔ)器電容的與選擇晶體管相對(duì)的電極持續(xù)位于供電電位VDD數(shù)值的一半上。為了得到讀取操作時(shí)在位線對(duì)上產(chǎn)生的差動(dòng)信號(hào)的有效評(píng)價(jià)，必須在讀操作之前使兩個(gè)位線對(duì)地“預(yù)充電”或者放電。在這種公知的存儲(chǔ)器中，預(yù)充電電位并不能在一個(gè)較大的數(shù)值范圍內(nèi)自由選擇。而本發(fā)明則可以在較大的范圍內(nèi)選擇預(yù)充電電位，所選擇的電位只需要位于第一和第二極板電位之間即可。
本發(fā)明可實(shí)現(xiàn)按照VCC/2設(shè)計(jì)原理工作的FRAMs的最好效果，其前提是位線預(yù)充電電位在存儲(chǔ)單元晶體管導(dǎo)通之前等于所述第一和第二極板電位的平均值。這樣在讀出時(shí)便可在位線對(duì)上得到最大的差動(dòng)信號(hào)。
為了避免存儲(chǔ)單元的數(shù)據(jù)損失，按照本發(fā)明的一種改進(jìn)，最好規(guī)定存儲(chǔ)器采取一種刷新工作方式，在該方式中，對(duì)存儲(chǔ)在存儲(chǔ)單元內(nèi)的信息進(jìn)行讀出和重新寫(xiě)入操作。
作為不同于刷新工作方式的另一種選擇，按照本發(fā)明的另一種方案，所述存儲(chǔ)單元分別具有兩個(gè)短路器件，其作用是在存儲(chǔ)單元的兩個(gè)晶體管不導(dǎo)通時(shí)，將電容之一短接。對(duì)于鐵電存儲(chǔ)器電容，只要在電容的兩個(gè)電極上施加同一個(gè)電位，就可以避免數(shù)據(jù)損失，也就是說(shuō)，在電容上沒(méi)有電壓降。
每個(gè)存儲(chǔ)單元的兩個(gè)晶體管的控制端或者可以以一條共用字線相連，或者以不同的字線相連，該字線在對(duì)存儲(chǔ)單元進(jìn)行存取時(shí)可使晶體管同時(shí)導(dǎo)通和截止，使其同時(shí)被激活或消除激活。
本發(fā)明例如適用于FRAM類型的鐵電存儲(chǔ)器，特別是按照VDD/2方式工作的存儲(chǔ)器。但是該本發(fā)明也可適用于其他存儲(chǔ)器，例如FRAMs，該存儲(chǔ)器按照所謂脈沖板方式工作，其中所述存儲(chǔ)器電容的遠(yuǎn)離選擇晶體管的電位在存儲(chǔ)器存儲(chǔ)期間被施加脈沖，本發(fā)明也可用于其他任意存儲(chǔ)器，其存儲(chǔ)單元為雙晶體管/雙電容型。
下面對(duì)照附圖所示實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說(shuō)明。


圖1表示本發(fā)明所述的一個(gè)具有雙晶體管/雙電容型存儲(chǔ)單元的存儲(chǔ)器，圖2表示圖1所示存儲(chǔ)單元的信號(hào)曲線，圖3表示所述集成存儲(chǔ)器的局部布局，其中的基片線路平行于字線布置，圖4表示本發(fā)明所述存儲(chǔ)器的一個(gè)局部，其中的基片線路平行于位線布置。
圖1表示本發(fā)明所述的一個(gè)具有雙晶體管/雙電容型存儲(chǔ)單元的存儲(chǔ)器，其類型為FRAM。該存儲(chǔ)器的每個(gè)存儲(chǔ)單元均具有兩個(gè)選擇晶體管T1、T2和兩個(gè)存儲(chǔ)器電容C1、C2。所述存儲(chǔ)器電容C1、C2具有鐵電介質(zhì)。每個(gè)電容C1、C2的一個(gè)電極經(jīng)所屬晶體管T1、T2的控制線段與一個(gè)位線對(duì)的一條位線BL、/BL相連。這兩條位線與一個(gè)讀放大器SA相連，該放大器在對(duì)存儲(chǔ)單元MC進(jìn)行讀信號(hào)存取時(shí)，用于放大位線對(duì)上產(chǎn)生的差動(dòng)信號(hào)。
兩個(gè)晶體管T1、T2的控制端與一條字線WL相連。經(jīng)字線WL和位線對(duì)BL、/BL可實(shí)現(xiàn)對(duì)存儲(chǔ)器的一個(gè)特定存儲(chǔ)單元MC的選擇。所述電容C1、C2的遠(yuǎn)離晶體管T1、T2的電極與兩個(gè)不同的恒定極板電位VPL1=0V和VPL2=3V相連。
圖1所示的存儲(chǔ)單元MC還具有兩個(gè)短路器件SE，其形式為n溝道晶體管，其控制線段將兩個(gè)電容C1、C2之一的兩個(gè)電極相互連接在一起。所述短路器件SE的控制端與一個(gè)短路信號(hào)SHT相連。所述短路器件SE的作用是，在所屬晶體管T1、T2截止期間，使所屬電容C1、C2的兩個(gè)電極進(jìn)入相同的電位。此后電容C1、C2上將沒(méi)有電壓，所以該電容存儲(chǔ)的信息被保持持續(xù)存儲(chǔ)。
在另一個(gè)實(shí)施例中，所述存儲(chǔ)單元MC可以取消短路器件SE。但是為了避免電容C1、C2的數(shù)據(jù)損失，必須設(shè)定一種刷新工作方式，在該方式下，隨時(shí)讀出每個(gè)存儲(chǔ)單元MC的內(nèi)容，然后重新回寫(xiě)到存儲(chǔ)單元內(nèi)。
圖2表示的信號(hào)曲線是圖1中進(jìn)行讀取操作時(shí)所示存儲(chǔ)單元MC中出現(xiàn)的信號(hào)曲線。在圖2中，上部的曲線是與晶體管T2相連的第二電容C2的電極的電位曲線。圖2中的中部曲線是與第一晶體管T1相連的第一電容C1的電極的電位曲線。下部的曲線是字線WL以及兩條位線BL、/BL的電位曲線。所示電位曲線描述了兩個(gè)順序執(zhí)行的讀取操作的情況，其中在存儲(chǔ)單元MC內(nèi)存儲(chǔ)了一個(gè)邏輯“0”。
在對(duì)所述存儲(chǔ)單元MC進(jìn)行讀取操作前，兩個(gè)位線BL、/BL被預(yù)充電到一個(gè)共同的預(yù)充電電位V1=1.5V。該電位相當(dāng)于兩個(gè)極板電位VPL1=0V和VPL2=3V的平均值。然后字線WL通過(guò)一個(gè)正向脈沖沿被激活。這樣可使晶體管T1、T2進(jìn)入導(dǎo)通，使得位線BL、/BL和電容C1、C2之間產(chǎn)生電荷平衡。在這里所討論的存儲(chǔ)了邏輯“0”的情況中，第一位線BL的電位有少許下降，而第二位線/BL的電位有少許上升。然后所述讀放大器SA被激活，從而將位線對(duì)BL、/BL上的差動(dòng)信號(hào)放大。字線WL上的電位為負(fù)向脈沖沿時(shí)，所述讀取操作結(jié)束。
圖3和圖4表示本發(fā)明所述存儲(chǔ)器的不同實(shí)施例的較大的局部連接圖，所述存儲(chǔ)器分別具有圖1所示類型的存儲(chǔ)單元MC。其中的第一極板電位VPL1和第二極板電位VPL2是通過(guò)極板導(dǎo)線PLi送入的。
在圖3所示的存儲(chǔ)器中，所述極板導(dǎo)線PLi平行于字線WLm。存儲(chǔ)單元MC分別用兩個(gè)點(diǎn)和一個(gè)橢圓表示。所述的點(diǎn)位于位線BLn、/BLn和字線WLm之間的交叉點(diǎn)上，所述位線和字線對(duì)應(yīng)于相應(yīng)的存儲(chǔ)單元MC。和圖1所示存儲(chǔ)單元MC不同的是，圖3中的存儲(chǔ)單元MC的晶體管T1、T2的控制端并沒(méi)有通過(guò)一條共用字線WL相連，而是分別由兩條相鄰的字線WL1、WL2；WL3、WL4等等相連。在對(duì)所述存儲(chǔ)單元MC進(jìn)行存取操作時(shí)，相應(yīng)的兩條所屬字線同時(shí)被激活，也就是說(shuō)，進(jìn)入高電頻，所以存儲(chǔ)單元MC的兩個(gè)晶體管T1、T2同時(shí)進(jìn)入導(dǎo)通。
圖3中的極板導(dǎo)線PLi的連接方式是，它分別在兩個(gè)多晶硅字線WL2、WL3、WL4、WL5等的上方延伸，這些字線分別分配給不同的存儲(chǔ)單元MC。所述極板導(dǎo)線PLi或者與第一極板電位VPL1或者與第二極板電位VPL2相連。其中兩個(gè)極板電位VPL1和VPL2在相鄰的極板導(dǎo)線PLi上始終交替出現(xiàn)。以這種方式可實(shí)現(xiàn)每個(gè)存儲(chǔ)單元MC的電容C1、C2上遠(yuǎn)離晶體管T1、T2的電極分別與不同的極板電位VPL1和VPL2相連。
圖4表示的存儲(chǔ)器與圖3所示的形式不同，其中的極板導(dǎo)線PLi不是平行于字線WLm，而是平行于位線BLn、/3Ln。圖3中僅表示出兩個(gè)存儲(chǔ)單元MC的位線對(duì)，而圖4中除了表示出兩個(gè)完整的位線對(duì)外，還分別表示出了另外兩個(gè)位線對(duì)中的一條，即位線/BL0和BL3。在圖4所示的實(shí)施例中也可保證實(shí)現(xiàn)每個(gè)存儲(chǔ)單元MC的電容C1、C2的遠(yuǎn)離晶體管T1、T2的電極分別與不同的極板電位VPL1和VPL2相連。按照?qǐng)D4所示方案，相鄰的極板導(dǎo)線PLi也是分別與不同的極板電位VPL1和VPL2相連的。
權(quán)利要求
1．集成存儲(chǔ)器，-具有分別由兩個(gè)晶體管(T1,T2)和兩個(gè)電容(C1,C2)構(gòu)成的、位于位線(BL,/BL)和字線(WL)交叉點(diǎn)上的存儲(chǔ)單元(MC)，-在該存儲(chǔ)單元(MC)中，分別有-一個(gè)第一電容(C1)的第一電極經(jīng)第一晶體管(T1)的控制端與一條位線(BL)相連，-一個(gè)第一電容(C1)的第二電極與一個(gè)在對(duì)所述存儲(chǔ)單元進(jìn)行一次存取期間保持恒定的第一極板電位(VPL1)相連，-一個(gè)第二電容(C2)的第一電極經(jīng)第二晶體管(T2)的控制端與另一條位線(/BL)相連，-一個(gè)第二電容(C2)的第二電極與一個(gè)在對(duì)所述存儲(chǔ)單元進(jìn)行一次存取期間保持恒定的第二極板電位(VPL2)相連，該極板電位不同于第一極板電位(VPL1)，-并且兩個(gè)晶體管(T1,T2)的控制端與至少一條字線(WL)相連，在對(duì)所述存儲(chǔ)單元進(jìn)行一次存取時(shí)，所述晶體管經(jīng)該字線同時(shí)導(dǎo)通，其中所述位線(BL,/BL)的電位在晶體管(T1,T2)導(dǎo)通之前具有一個(gè)預(yù)充電電位，其特征在于，所述預(yù)充電電位位于兩個(gè)極板電位(VPL1,VPL2)之間，而且基本上是兩個(gè)極板電位(VPL1,VPL2)的中間值。
2．如權(quán)利要求1所述的集成存儲(chǔ)器，其特征在于，在一種刷新工作方式中，對(duì)存儲(chǔ)在所述存儲(chǔ)單元(MC)中的信息進(jìn)行讀出和重新寫(xiě)入操作。
3．如權(quán)利要求1或2所述的集成存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元(MC)分別具有兩個(gè)短路元件(SE)，它們?cè)诖鎯?chǔ)單元的兩個(gè)晶體管(T1,T2)不導(dǎo)通期間分別用于短接電容(C1,C2)之一。
4．如權(quán)利要求1至3中任何一項(xiàng)所述的集成存儲(chǔ)器，其特征在于，與每個(gè)存儲(chǔ)單元(MC)的兩個(gè)晶體管(T1,T2)的控制端相連的字線(WL)分別通過(guò)一條共用字線構(gòu)成。
5．如以上權(quán)利要求中任何一項(xiàng)所述的集成存儲(chǔ)器，其特征在于，所述存儲(chǔ)器是鐵電存儲(chǔ)器，并且其電容(C1,C2)具有鐵電介質(zhì)。
全文摘要
一種集成存儲(chǔ)器,其存儲(chǔ)單元(MC)分別由兩個(gè)晶體管(T1,T2)和兩個(gè)電容(C1,C2)構(gòu)成。和公知的具有雙晶體管/雙電容型存儲(chǔ)單元的集成存儲(chǔ)器不同的是,電容(C1,C2)的極板電極與不同的極板電位(VPL1,VPL2)相連。
文檔編號(hào)G11C14/00GK1303100SQ00128200
公開(kāi)日2001年7月11日 申請(qǐng)日期2000年10月28日 優(yōu)先權(quán)日1999年10月29日
發(fā)明者H·赫尼格施米德 申請(qǐng)人:因芬尼昂技術(shù)股份公司