芯片程序更新系統(tǒng)的制作方法
【專利摘要】本實用新型提供一種芯片程序更新系統(tǒng)，包括：上位機、第一控制電路板和至少一個第二控制電路板；所述第一控制電路板包括相互連接的第一通信芯片和第一控制芯片，所述第二控制電路板包括相互連接的第二通信芯片和第二控制芯片；所述上位機與所述第一通信芯片通過通信接口連接，所述第一通信芯片分別與各所述第二通信芯片連接。本實用新型提供的芯片程序更新系統(tǒng)，可以通過一個通信接口實現(xiàn)控制電路中所有控制電路板的遠(yuǎn)程程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
【專利說明】
芯片程序更新系統(tǒng)
技術(shù)領(lǐng)域
[0001]本實用新型涉及電子技術(shù)領(lǐng)域，尤其涉及一種芯片程序更新系統(tǒng)。
【背景技術(shù)】
[0002]城市軌道交通作為支撐城市正常運行的大動脈，發(fā)展迅速，與此同時，軌道交通牽引控制技術(shù)也進入快速發(fā)展期，控制技術(shù)的發(fā)展，使得控制電路由單一簡單時序邏輯運算向多塊復(fù)雜邏輯運算控制電路板方向發(fā)展?？刂齐娐钒宄绦虼a的維護也由簡單的編程器燒寫方式開始向在線式、遠(yuǎn)程式方向發(fā)展，以適應(yīng)越來越復(fù)雜的牽引控制方式形勢發(fā)展的需要。
[0003]目前，控制電路板上的控制芯片大多都支持在線遠(yuǎn)程完成程序代碼的燒寫更新，控制電路板通過控制電路的串行接口與外置的程序更新裝置連接，控制電路板上的控制芯片通過串行接口接收更新程序，從而在線遠(yuǎn)程完成程序更新。
[0004]但是，控制電路通常只包括一個串行接口，一個串行接口只能與一個控制電路板連接，因此，通過一個串行接口僅能在線遠(yuǎn)程完成一個控制電路板的程序更新。而當(dāng)控制電路中存在多塊控制電路板時，通過一個串行接口無法實現(xiàn)所有控制電路板的程序更新，同時也降低了串行接口的通信效率。
【實用新型內(nèi)容】
[0005]本實用新型提供一種芯片程序更新系統(tǒng)，可以通過一個通信接口實現(xiàn)控制系統(tǒng)中多個控制電路板上控制芯片的在線遠(yuǎn)程程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
[0006]本實用新型提供的芯片程序更新系統(tǒng)，包括:上位機、第一控制電路板和至少一個第二控制電路板;所述第一控制電路板包括相互連接的第一通信芯片和第一控制芯片，所述第二控制電路板包括相互連接的第二通信芯片和第二控制芯片;所述上位機與所述第一通信芯片通過通信接口連接，所述第一通信芯片分別與各所述第二通信芯片連接；
[0007]所述上位機，用于通過所述通信接口向所述第一通信芯片發(fā)送更新數(shù)據(jù)；
[0008]所述第一通信芯片，用于將所述更新數(shù)據(jù)轉(zhuǎn)發(fā)至所述第一控制芯片；
[0009]所述第一控制芯片，用于解析所述更新數(shù)據(jù)獲得芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第一控制芯片，則根據(jù)所述更新數(shù)據(jù)完成所述第一控制芯片的程序更新;若所述芯片標(biāo)識對應(yīng)所述第二控制芯片，則控制所述第一通信芯片建立所述上位機與所述芯片標(biāo)識相對應(yīng)的第二通信芯片之間的通信信道;其中，所述芯片標(biāo)識與第一通信芯片和第一控制芯片相對應(yīng)，或者與位于同一個第二控制電路板上的第二通信芯片和第二控制芯片相對應(yīng)；
[0010]所述第二通信芯片，用于將所述更新數(shù)據(jù)轉(zhuǎn)發(fā)至與所述第二通信芯片連接的所述第二控制芯片；
[0011 ]所述第二控制芯片，用于根據(jù)所述更新數(shù)據(jù)完成所述第二控制芯片的程序更新。
[0012]可選的，所述第一控制芯片包括第一類型芯片和第二類型芯片，所述第一類型芯片和所述第二類型芯片均與所述第一通信芯片連接；
[0013]所述第一類型芯片，用于解析所述更新數(shù)據(jù)獲得所述芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第一類型芯片，則根據(jù)所述更新數(shù)據(jù)完成所述第一類型芯片的程序更新;若所述芯片標(biāo)識對應(yīng)所述第二類型芯片，則控制所述第一通信芯片建立所述上位機與所述第二類型芯片之間的通信信道；
[0014]所述第二類型芯片，用于根據(jù)所述更新數(shù)據(jù)完成所述第二類型芯片的程序更新。
[0015]可選的，所述第二控制芯片包括第三類型芯片和第四類型芯片，所述第三類型芯片和所述第四類型芯片均與所述第二通信芯片連接；
[0016]所述第一類型芯片還用于，若所述芯片標(biāo)識對應(yīng)所述第三類型芯片或者所述第四類型芯片，則控制所述第一通信芯片建立所述上位機與所述芯片標(biāo)識相對應(yīng)的第二通信芯片之間的通信信道；
[0017]所述第三類型芯片用于，若所述芯片標(biāo)識對應(yīng)所述第三類型芯片，則根據(jù)所述更新數(shù)據(jù)完成所述第三類型芯片的程序更新;若所述芯片標(biāo)識對應(yīng)所述第四類型芯片，則控制與所述第三類型芯片連接的所述第二通信芯片建立所述上位機與所述芯片標(biāo)識相對應(yīng)的第四類型芯片之間的通信信道；
[0018]所述第四類型芯片，用于根據(jù)所述更新數(shù)據(jù)完成所述第四類型芯片的程序更新。
[0019]可選的，所述第一類型芯片或者所述第三類型芯片還用于，在完成芯片程序更新之后，向所述上位機反饋成功標(biāo)識；
[0020]所述上位機還用于，在接收到所述成功標(biāo)識之后，通過所述通信接口向所述第一通信芯片發(fā)送第一重啟指令;所述第一重啟指令用于指示重啟第一類型芯片或者重啟第三類型芯片；
[0021 ]所述第一通信芯片，用于將所述第一重啟指令轉(zhuǎn)發(fā)至所述第一類型芯片；
[0022]所述第一類型芯片，用于解析所述第一重啟指令獲得所述芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第一類型芯片，則控制所述第一通信芯片觸發(fā)所述第一類型芯片進行復(fù)位；若所述芯片標(biāo)識對應(yīng)所述第三類型芯片，則控制所述第一通信芯片將所述第一重啟指令轉(zhuǎn)發(fā)至與所述芯片標(biāo)識對應(yīng)的所述第二通信芯片；
[0023]所述第二通信芯片，用于將所述第一重啟指令轉(zhuǎn)發(fā)至與所述第二通信芯片連接的所述第三類型芯片；
[0024]所述第三類型芯片，用于控制與所述第三類型芯片連接的第二通信芯片觸發(fā)所述第三類型芯片進行復(fù)位。
[0025]可選的，所述上位機還用于，在檢測到所述第二類型芯片或者所述第四類型芯片完成芯片程序更新之后，通過所述通信接口向所述第一通信芯片發(fā)送第二重啟指令;所述第二重啟指令用于指示重啟第二類型芯片或者重啟第四類型芯片；
[0026]所述第一通信芯片，用于將所述第二重啟指令轉(zhuǎn)發(fā)至所述第一類型芯片；
[0027]所述第一類型芯片，用于解析所述第二重啟指令獲得所述芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第二類型芯片，則控制所述第一通信芯片關(guān)閉所述上位機與所述第二類型芯片之間的通信信道，并控制所述第一通信芯片觸發(fā)所述第二類型芯片進行復(fù)位;若所述芯片標(biāo)識對應(yīng)所述第四類型芯片，則控制所述第一通信芯片關(guān)閉所述上位機與所述芯片標(biāo)識相對應(yīng)的第二通信芯片之間的通信信道，并控制所述第一通信芯片將所述第二重啟指令轉(zhuǎn)發(fā)至與所述芯片標(biāo)識對應(yīng)的所述第二通信芯片；
[0028]所述第二通信芯片，用于將所述第二重啟指令轉(zhuǎn)發(fā)至與所述第二通信芯片連接的所述第三類型芯片；
[0029]所述第三類型芯片，用于控制與所述第三類型芯片連接的第二通信芯片關(guān)閉所述上位機與所述芯片標(biāo)識相對應(yīng)的第四類型芯片之間的通信信道，并控制與所述第三類型芯片連接的第二通信芯片觸發(fā)所述第四類型芯片進行復(fù)位。
[0030]可選的，所述第一類型芯片和所述第三類型芯片為現(xiàn)場可編程門陣列FPGA;所述第二類型芯片和所述第四類型芯片為數(shù)字信號處理器DSP;所述第一通信芯片和所述第二通信芯片為復(fù)雜可編程邏輯器件CPLD。
[0031]可選的，所述第一控制電路板和至少一個第二控制電路板通過電氣接口直接連接。
[0032]可選的，所述更新數(shù)據(jù)包括:芯片更新指令和芯片更新程序。
[0033]本實用新型提供一種芯片程序更新系統(tǒng)，包括:上位機、第一控制電路板和至少一個第二控制電路板，第一控制電路板包括相互連接的第一通信芯片和第一控制芯片，第二控制電路板包括相互連接的第二通信芯片和第二控制芯片，上位機與第一通信芯片通過通信接口連接，第一通信芯片分別與各第二通信芯片連接。本實用新型提供的芯片程序更新系統(tǒng)，可以通過一個通信接口實現(xiàn)控制電路中所有控制電路板的遠(yuǎn)程程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
【附圖說明】
[0034]為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0035]圖1為本實用新型實施例一提供的芯片程序更新系統(tǒng)的結(jié)構(gòu)示意圖；
[0036]圖2為本實用新型實施例二提供的芯片程序更新系統(tǒng)的結(jié)構(gòu)示意圖；
[0037]圖3為本實用新型實施例四提供的芯片程序更新系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實施方式】
[0038]為使本實用新型實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0039]圖1為本實用新型實施例一提供的芯片程序更新系統(tǒng)的結(jié)構(gòu)示意圖。如圖1所示，本實施例提供的芯片程序更新系統(tǒng)，可以包括:
[0040]上位機1、第一控制電路板2和至少一個第二控制電路板3。第一控制電路板2包括相互連接的第一通信芯片21和第一控制芯片23，第二控制電路板3包括相互連接的第二通信芯片31和第二控制芯片33。上位機I與第一通信芯片21通過通信接口連接，第一通信芯片21分別與各第二通信芯片31連接。
[0041 ]上位機I，用于通過通信接口向第一通信芯片21發(fā)送更新數(shù)據(jù)。
[0042]第一通信芯片21，用于將更新數(shù)據(jù)轉(zhuǎn)發(fā)至第一控制芯片23。
[0043]第一控制芯片23，用于解析更新數(shù)據(jù)獲得芯片標(biāo)識。若芯片標(biāo)識對應(yīng)第一控制芯片23，則根據(jù)更新數(shù)據(jù)完成第一控制芯片23的程序更新，若芯片標(biāo)識對應(yīng)第二控制芯片33，則控制第一通信芯片21建立上位機I與芯片標(biāo)識相對應(yīng)的第二通信芯片31之間的通信信道。其中，芯片標(biāo)識與第一通信芯片21和第一控制芯片23相對應(yīng)，或者與位于同一個第二控制電路板3上的第二通信芯片31和第二控制芯片33相對應(yīng)。
[0044]第二通信芯片31，用于將更新數(shù)據(jù)轉(zhuǎn)發(fā)至與第二通信芯片31連接的第二控制芯片33ο
[0045]第二控制芯片33，用于根據(jù)更新數(shù)據(jù)完成第二控制芯片33的程序更新。
[0046]在本實施例中，芯片標(biāo)識可以唯一區(qū)分第一控制芯片23或者任意一個第二控制芯片33，并且，芯片標(biāo)識與位于同一塊控制電路板上的通信芯片和控制芯片均具有對應(yīng)關(guān)系，例如:芯片標(biāo)識B與某一個第二控制芯片33相對應(yīng)，則芯片標(biāo)識B同時也和與該第二控制芯片33相連接的第二通信芯片31相對應(yīng)。其中，芯片標(biāo)識可以具有多種實現(xiàn)方式，例如:芯片標(biāo)識可以是數(shù)字、字母的組合，也可以是芯片類型、數(shù)字的組合，本實施例對此不加以限制。
[0047]在本實施例中，芯片程序更新系統(tǒng)包括多個控制電路板，具體的，包括一個第一控制電路板2和至少一個第二控制電路板3，從物理連接關(guān)系上看，上位機I與第一控制電路板2通過通信接口和第一通信芯片21實現(xiàn)物理連接，上位機I與各第二控制電路板3通過通信接口、第一通信芯片21和各第二控制電路板3上的第二通信芯片31實現(xiàn)物理連接。
[0048]在本實施例中，第一通信芯片21和各第二通信芯片31實現(xiàn)了數(shù)據(jù)轉(zhuǎn)發(fā)功能，第一通信芯片21可以將更新數(shù)據(jù)轉(zhuǎn)發(fā)至第一控制芯片23或者各第二通信芯片31，第二通信芯片31可以將更新數(shù)據(jù)轉(zhuǎn)發(fā)至與該第二通信芯片31連接的第二控制芯片33。
[0049]在本實施例中，第一控制芯片23可以對上位機I發(fā)送的更新數(shù)據(jù)進行解析，獲得芯片標(biāo)識，根據(jù)芯片標(biāo)識，第一控制芯片23或者各第二控制芯片33可以實現(xiàn)芯片程序的更新。具體的，當(dāng)芯片標(biāo)識對應(yīng)第一控制芯片23時，由于上位機I與第一控制芯片23之間通信信道連通，可以相互發(fā)送數(shù)據(jù)，則第一控制芯片23直接根據(jù)更新數(shù)據(jù)完成第一控制芯片23的程序更新。當(dāng)芯片標(biāo)識對應(yīng)某一個第二控制芯片33時，由于上位機I與第二控制芯片33之間僅是物理連通，并沒有實現(xiàn)通信信道連通，所以，首先第一控制芯片23控制第一通信芯片21建立上位機I與該第二通信芯片31之間的雙工通信信道，然后，第二控制芯片33根據(jù)更新數(shù)據(jù)完成該第二控制芯片33的程序更新。
[0050]綜上可見，本實施例提供的芯片程序更新系統(tǒng)，通過第一控制電路板2上的第一通信芯片21實現(xiàn)了多塊控制電路板與上位機I之間的物理連接，通過第一控制電路板2上的第一控制芯片23對更新數(shù)據(jù)進行解析，可以獲得需要更新的芯片標(biāo)識，進而使得第一控制芯片23或者任意一個第二控制芯片33完成程序更新，實現(xiàn)了通過一個通信接口在線遠(yuǎn)程進行芯片程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
[0051]需要說明的是，通信接口可以是第一控制電路板2上的任意通信接口，例如:串口，也可以是上位機I與第一控制電路板2自定義的通信接口，本實施例對此不加以限制。上位機I與第一通信芯片21根據(jù)通信接口遵循的通信協(xié)議進行數(shù)據(jù)傳輸。
[0052]需要說明的是，上位機I與芯片標(biāo)識相對應(yīng)的第二通信芯片31之間建立的通信信道為雙工信道。
[0053]需要說明的是，第一通信芯片21和第二通信芯片31的型號可以相同，也可以不同，第一控制芯片23和第二控制芯片33的型號可以相同，也可以不同。
[0054]可選的，更新數(shù)據(jù)可以包括:芯片更新指令和芯片更新程序。其中，芯片更新指令是指在芯片程序更新過程中的各種指令，例如:程序更新開始指令、程序更新中斷指令、程序更新暫緩指令、芯片重啟指令，等等，每一種指令均包括芯片標(biāo)識。
[0055]可選的，第一控制電路板2和至少一個第二控制電路板3通過電氣接口直接連接。
[0056]本實施例提供一種芯片程序更新系統(tǒng)，包括:上位機、第一控制電路板和至少一個第二控制電路板，第一控制電路板包括相互連接的第一通信芯片和第一控制芯片，第二控制電路板包括相互連接的第二通信芯片和第二控制芯片，上位機與第一通信芯片通過通信接口連接，第一通信芯片分別與各第二通信芯片連接。本實施例提供的芯片程序更新系統(tǒng)，可以通過一個通信接口實現(xiàn)控制電路中所有控制電路板的遠(yuǎn)程程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
[0057]圖2為本實用新型實施例二提供的芯片程序更新系統(tǒng)的結(jié)構(gòu)示意圖，本實施例在實施例一的基礎(chǔ)上，提供了芯片程序更新系統(tǒng)的另一種實現(xiàn)方式，具體實現(xiàn)了當(dāng)控制電路板包括多個不同類型芯片時的芯片程序的遠(yuǎn)程更新。如圖2所示，本實施例提供的芯片程序更新系統(tǒng)，可以包括:
[0058]上位機1、第一控制電路板2和至少一個第二控制電路板3。第一控制電路板2包括相互連接的第一通信芯片21和第一控制芯片23，第二控制電路板3包括相互連接的第二通信芯片31和第二控制芯片33。上位機I與第一通信芯片21通過通信接口連接，第一通信芯片21分別與各第二通信芯片31連接。
[0059]其中，第一控制芯片23包括第一類型芯片231和第二類型芯片233，第一類型芯片231和第二類型芯片233均與第一通信芯片21連接。
[0060]第一類型芯片231，用于解析更新數(shù)據(jù)獲得芯片標(biāo)識。若芯片標(biāo)識對應(yīng)第一類型芯片231，則根據(jù)更新數(shù)據(jù)完成第一類型芯片231的程序更新。若芯片標(biāo)識對應(yīng)第二類型芯片233，則控制第一通信芯片21建立上位機I與第二類型芯片233之間的通信信道。
[0061]第二類型芯片233，用于根據(jù)更新數(shù)據(jù)完成第二類型芯片233的程序更新。
[0062]在上述結(jié)構(gòu)中，第一控制電路板2上包括兩種不同類型的控制芯片，分別為第一類型芯片231和第二類型芯片233。其中，芯片標(biāo)識可以唯一區(qū)分第一類型芯片231或者第二類型芯片233。從物理連接關(guān)系上看，第一類型芯片231和第二類型芯片233均與第一通信芯片21連接，因此，上位機I與第一類型芯片231和第二類型芯片233均通過通信接口和第一通信芯片21實現(xiàn)物理連接。
[0063]在上述結(jié)構(gòu)中，第一類型芯片231可以對上位機I發(fā)送的更新數(shù)據(jù)進行解析，獲得芯片標(biāo)識，根據(jù)芯片標(biāo)識，第一類型芯片231或者第二類型芯片233可以實現(xiàn)芯片程序的更新。具體的，當(dāng)芯片標(biāo)識對應(yīng)第一類型芯片231時，由于上位機I與第一類型芯片231之間通信信道連通，可以相互發(fā)送數(shù)據(jù)，則第一類型芯片231直接根據(jù)更新數(shù)據(jù)完成第一類型芯片231的程序更新。當(dāng)芯片標(biāo)識對應(yīng)第二類型芯片233時，由于上位機I與第二類型芯片233之間僅是物理連通，并沒有實現(xiàn)通信信道連通，所以，首先第一類型芯片231控制第一通信芯片21建立上位機I與第二類型芯片233之間的通信信道，然后，第二類型芯片233直接根據(jù)上位機發(fā)送的更新數(shù)據(jù)完成該第二類型芯片233的程序更新。
[0064]可見，本實施例提供的芯片程序更新系統(tǒng)，可以通過一個通信接口，實現(xiàn)當(dāng)一個控制電路板上存在兩個不同類型的控制芯片時的遠(yuǎn)程程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
[0065]進一步，第二控制芯片33可以包括第三類型芯片331和第四類型芯片333，第三類型芯片331和第四類型芯片333均與第二通信芯片31連接。
[0066]第一類型芯片231還用于，若芯片標(biāo)識對應(yīng)第三類型芯片331或者第四類型芯片333，則控制第一通信芯片21建立上位機I與芯片標(biāo)識相對應(yīng)的第二通信芯片31之間的通信信道。
[0067]第三類型芯片331用于，若芯片標(biāo)識對應(yīng)第三類型芯片331，則根據(jù)更新數(shù)據(jù)完成第三類型芯片331的程序更新。若芯片標(biāo)識對應(yīng)第四類型芯片333，則控制與第三類型芯片331連接的第二通信芯片31建立上位機I與芯片標(biāo)識相對應(yīng)的第四類型芯片333之間的通信信道。
[0068]第四類型芯片333，用于根據(jù)更新數(shù)據(jù)完成第四類型芯片333的程序更新。
[0069]在上述結(jié)構(gòu)中，第二控制電路板3上包括兩種不同類型的控制芯片，分別為第三類型芯片331和第四類型芯片333。其中，芯片標(biāo)識可以唯一區(qū)分第三類型芯片331或者第四類型芯片333。從物理連接關(guān)系上看，第三類型芯片331和第四類型芯片333均與第二通信芯片31連接，因此，上位機I與第三類型芯片331和第四類型芯片333通過通信接口、第一通信芯片21和各第二通信芯片31實現(xiàn)物理連接。
[0070]在上述結(jié)構(gòu)中，第一類型芯片231可以對上位機I發(fā)送的更新數(shù)據(jù)進行解析，獲得芯片標(biāo)識，根據(jù)芯片標(biāo)識，第三類型芯片331或者第四類型芯片333可以實現(xiàn)芯片程序的更新。具體的，當(dāng)芯片標(biāo)識對應(yīng)某一個第三類型芯片331時，由于上位機I與該第三類型芯片331之間僅是物理連通，并沒有實現(xiàn)通信信道連通，所以，首先第一類型芯片231控制第一通信芯片21建立上位機I與該芯片標(biāo)識相對應(yīng)的第二通信芯片31之間的通信信道，然后，第三類型芯片331根據(jù)更新數(shù)據(jù)完成該第三類型芯片331的程序更新。當(dāng)芯片標(biāo)識對應(yīng)第四類型芯片333時，由于上位機I與第四類型芯片333之間僅是物理連通，并沒有實現(xiàn)通信信道連通，所以，首先第一類型芯片231控制第一通信芯片21建立上位機I與該芯片標(biāo)識相對應(yīng)的第二通信芯片31之間的通信信道，然后，第三類型芯片331控制與該第三類型芯片331連接的第二通信芯片31建立上位機I與該第四類型芯片333之間的通信信道，然后，第四類型芯片333直接根據(jù)上位機發(fā)送的更新數(shù)據(jù)完成該第四類型芯片333的程序更新。
[0071]可見，通過上述芯片程序更新系統(tǒng)，可以通過一個通信接口，實現(xiàn)當(dāng)控制電路中存在多塊控制電路板且每塊控制電路板上存在兩個不同類型的控制芯片時的遠(yuǎn)程程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
[0072]需要說明的是，第一類型芯片231和第三類型芯片331的型號可以相同，第二類型芯片233和第四類型芯片333的型號可以相同。
[0073]可選的，第一類型芯片231和第三類型芯片331可以為現(xiàn)場可編程門陣列(Field-Programmable Gate Array，簡稱FPGA)。第二類型芯片233和第四類型芯片333可以為數(shù)字信號處理器(Digital Signal Processor，簡稱DSP)。第一通信芯片21和第二通信芯片31可以為復(fù)雜可編程邏輯器件(Complex Programmable Logic Device，簡稱CPLD)。
[0074]本實施例提供了一種芯片程序更新系統(tǒng)，可以通過一個通信接口，當(dāng)控制電路中包括多塊控制電路板且控制電路板上包括多種不同類型的控制芯片時，實現(xiàn)所有控制芯片的遠(yuǎn)程程序更新，提高了芯片程序的更新效率和通信接口的通信效率。
[0075]作為本實用新型實施例三提供的芯片程序更新系統(tǒng)，在實施例二的基礎(chǔ)上，提供了芯片程序更新系統(tǒng)的另一種實現(xiàn)方式，具體實現(xiàn)了芯片更新成功之后控制芯片的重啟功能。本實施例提供的芯片程序更新系統(tǒng)，具體包括:
[0076]第一類型芯片231或者第三類型芯片331還用于，在完成芯片程序更新之后，向上位機I反饋成功標(biāo)識。
[0077]上位機I還用于，在接收到成功標(biāo)識之后，通過通信接口向第一通信芯片21發(fā)送第一重啟指令。第一重啟指令用于指示重啟第一類型芯片231或者重啟第三類型芯片331。
[0078]第一通信芯片21，用于將第一重啟指令轉(zhuǎn)發(fā)至第一類型芯片231。
[0079]第一類型芯片231，用于解析第一重啟指令獲得芯片標(biāo)識。若芯片標(biāo)識對應(yīng)第一類型芯片231，則控制第一通信芯片21觸發(fā)第一類型芯片231進行復(fù)位。若芯片標(biāo)識對應(yīng)第三類型芯片331，則控制第一通信芯片21將第一重啟指令轉(zhuǎn)發(fā)至與芯片標(biāo)識對應(yīng)的第二通信芯片31。
[0080]第二通信芯片31，用于將第一重啟指令轉(zhuǎn)發(fā)至與第二通信芯片31連接的第三類型芯片331。
[0081 ] 第三類型芯片331，用于控制與第三類型芯片331連接的第二通信芯片31觸發(fā)第三類型芯片331進行復(fù)位。
[0082]可見，通過上述過程，使得芯片程序更新之后，僅復(fù)位重啟完成程序更新的控制芯片，不會影響控制系統(tǒng)中其他部件以及整個控制系統(tǒng)，避免了因為程序更新而引起的整個控制系統(tǒng)的復(fù)位重啟。
[0083]進一步地，上位機I還用于，在檢測到第二類型芯片233或者第四類型芯片333完成芯片程序更新之后，通過通信接口向第一通信芯片21發(fā)送第二重啟指令。第二重啟指令用于指示重啟第二類型芯片233或者重啟第四類型芯片333。
[0084]第一通信芯片21，用于將第二重啟指令轉(zhuǎn)發(fā)至第一類型芯片231。
[0085]第一類型芯片231，用于解析第二重啟指令獲得芯片標(biāo)識。若芯片標(biāo)識對應(yīng)第二類型芯片233，則控制第一通信芯片21關(guān)閉上位機I與第二類型芯片233之間的通信信道，并控制第一通信芯片21觸發(fā)第二類型芯片233進行復(fù)位。若芯片標(biāo)識對應(yīng)第四類型芯片333，則控制第一通信芯片21關(guān)閉上位機I與芯片標(biāo)識相對應(yīng)的第二通信芯片31之間的通信信道，并控制第一通信芯片21將第二重啟指令轉(zhuǎn)發(fā)至與芯片標(biāo)識對應(yīng)的第二通信芯片31。
[0086]第二通信芯片31，用于將第二重啟指令轉(zhuǎn)發(fā)至與第二通信芯片31連接的第三類型芯片331。
[0087]第三類型芯片331，用于控制與第三類型芯片331連接的第二通信芯片31關(guān)閉上位機I與芯片標(biāo)識相對應(yīng)的第四類型芯片333之間的通信信道，并控制與第三類型芯片331連接的第二通信芯片31觸發(fā)第四類型芯片333進行復(fù)位。
[0088]本實施例提供了一種芯片程序更新系統(tǒng)，當(dāng)某一個控制芯片遠(yuǎn)程完成程序更新之后，僅實現(xiàn)了該控制芯片的單獨復(fù)位重啟，避免了單次更新某控制芯片后整個控制系統(tǒng)的復(fù)位重啟問題，保證了程序更新后整個控制系統(tǒng)的正常運行。
[0089]圖3為本實用新型實施例四提供的芯片程序更新系統(tǒng)的結(jié)構(gòu)示意圖，本實施例在上述實施例的基礎(chǔ)上，以具體芯片類型為例，詳細(xì)說明了本實用新型提供的芯片程序更新系統(tǒng)的工作原理。如圖3所示，本實施例提供的芯片程序更新系統(tǒng)，包括:上位機1、第一控制電路板和四個第二控制電路板。
[0090]其中，第一控制電路板包括:CPLD1、FPGA1、DSP1和閃存(Flash Memory，簡稱Flash) I，第一個第二控制電路板包括:CPLD2、FPGA2、DSP2和Flash2，第二個第二控制電路板包括:CPLD3、FPGA3、DSP3和Flash3，第三個第二控制電路板包括:CPLD4、FPGA4、DSP4和Flash40
[0091 ] 其中，上位機I通過串口與CPLDl連接。
[0092]下面以遠(yuǎn)程更新FPGAl為例，詳細(xì)說明本實施例提供的芯片程序更新系統(tǒng)的工作原理。
[0093]上位機I通過串口發(fā)送更新數(shù)據(jù)，更新數(shù)據(jù)中包括芯片標(biāo)識fpgaUCPLDl收到更新數(shù)據(jù)后轉(zhuǎn)發(fā)至FPGAl，F(xiàn)PGA1對更新數(shù)據(jù)進行解析，獲得芯片標(biāo)識為fpgal，F(xiàn)PGA1將更新數(shù)據(jù)直接導(dǎo)入Flashl Alashl代碼導(dǎo)入結(jié)束后，F(xiàn)PGAl通過CPLDl向上位機I反饋成功標(biāo)識，上位機I確認(rèn)FPGAl的程序代碼更新成功，則通過CPLDl發(fā)送復(fù)位指令，F(xiàn)PGAl根據(jù)復(fù)位指令控制CPLDl觸發(fā)FPGAl的復(fù)位接口，從而完成FPGAl的復(fù)位重啟。
[0094]下面以遠(yuǎn)程更新DSPl為例，詳細(xì)說明本實施例提供的芯片程序更新系統(tǒng)的工作原理。
[0095]上位機I通過串口發(fā)送更新數(shù)據(jù)，更新數(shù)據(jù)中包括芯片標(biāo)識dspUCPLDl收到更新數(shù)據(jù)后轉(zhuǎn)發(fā)至FPGAl，F(xiàn)PGAl對更新數(shù)據(jù)進行解析，獲得芯片標(biāo)識為dspI，F(xiàn)PGAl控制CPLDI建立DSPl與上位機I的串行雙工通道，上位機I直接調(diào)用TI插件C2prog即可完成DSPl程序的更新。當(dāng)上位機I檢測到DSPl的程序代碼更新成功后，上位機I通過CPLDl發(fā)送復(fù)位指令，F(xiàn)PGAl控制CPLDl關(guān)閉該串行通道，并控制CPLDl觸發(fā)DSPl的復(fù)位接口，從而完成DSPl的復(fù)位重啟。
[0096]下面以遠(yuǎn)程更新FPGA3為例，詳細(xì)說明本實施例提供的芯片程序更新系統(tǒng)的工作原理。
[0097]上位機I通過串口發(fā)送更新數(shù)據(jù)，更新數(shù)據(jù)中包括芯片標(biāo)識fPga3<XPLDl收到更新數(shù)據(jù)后轉(zhuǎn)發(fā)至FPGAl，F(xiàn)PGA1對更新數(shù)據(jù)進行解析，獲得芯片標(biāo)識為fpga3，F(xiàn)PGA1控制CPLDl建立上位機I到DPLD3之間的串行全雙工通道，F(xiàn)PGA3將更新數(shù)據(jù)直接導(dǎo)入Flash3 TlashS代碼導(dǎo)入結(jié)束后，F(xiàn)PGA3通過CPLD3和CPLDl向上位機I反饋成功標(biāo)識，上位機I確認(rèn)FPGA3的程序代碼更新成功，則通過CPLDl發(fā)送復(fù)位指令，F(xiàn)PGAl對復(fù)位指令解析后獲得芯片標(biāo)識為fpga3，CPLDl將復(fù)位指令轉(zhuǎn)發(fā)至CPLD3，F(xiàn)PGA3根據(jù)復(fù)位指令控制CPLD3觸發(fā)FPGA3的復(fù)位接口，從而完成FPGA3的復(fù)位重啟。
[0098]下面以遠(yuǎn)程更新DSP3為例，詳細(xì)說明本實施例提供的芯片程序更新系統(tǒng)的工作原理。
[0099]上位機I通過串口發(fā)送更新數(shù)據(jù)，更新數(shù)據(jù)中包括芯片標(biāo)識dSp3<XPLDl收到更新數(shù)據(jù)后轉(zhuǎn)發(fā)至FPGAl，F(xiàn)PGA1對更新數(shù)據(jù)進行解析，獲得芯片標(biāo)識為dsp3，F(xiàn)PGA1控制CPLDl建立上位機I到DPLD3之間的串行全雙工通道，F(xiàn)PGA3控制CPLD3建立DSP3與上位機I的串行雙工通道，上位機I直接調(diào)用TI插件C2prog即可完成DSP3程序的更新。當(dāng)上位機I檢測到DSP3的程序代碼更新成功后，上位機I通過CPLDl發(fā)送復(fù)位指令，F(xiàn)PGAl對復(fù)位指令解析后獲得芯片標(biāo)識為dsp3，F(xiàn)PGAl控制CPLDl關(guān)閉上位機I到DPLD3之間的串行全雙工通道，F(xiàn)PGA3控制CPLD3關(guān)閉DSP3與上位機I之間的串行雙工通道，F(xiàn)PGA3控制CPLD3觸發(fā)DSP3的復(fù)位接口，從而完成DSP3的復(fù)位重啟。
[0100]最后應(yīng)說明的是:以上各實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制;盡管參照前述各實施例對本實用新型進行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型各實施例技術(shù)方案的范圍。
【主權(quán)項】
1.一種芯片程序更新系統(tǒng)，其特征在于，包括:上位機、第一控制電路板和至少一個第二控制電路板;所述第一控制電路板包括相互連接的第一通信芯片和第一控制芯片，所述第二控制電路板包括相互連接的第二通信芯片和第二控制芯片;所述上位機與所述第一通信芯片通過通信接口連接，所述第一通信芯片分別與各所述第二通信芯片連接； 所述上位機，用于通過所述通信接口向所述第一通信芯片發(fā)送更新數(shù)據(jù)； 所述第一通信芯片，用于將所述更新數(shù)據(jù)轉(zhuǎn)發(fā)至所述第一控制芯片； 所述第一控制芯片，用于解析所述更新數(shù)據(jù)獲得芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第一控制芯片，則根據(jù)所述更新數(shù)據(jù)完成所述第一控制芯片的程序更新;若所述芯片標(biāo)識對應(yīng)所述第二控制芯片，則控制所述第一通信芯片建立所述上位機與所述芯片標(biāo)識相對應(yīng)的第二通信芯片之間的通信信道;其中，所述芯片標(biāo)識與第一通信芯片和第一控制芯片相對應(yīng)，或者與位于同一個第二控制電路板上的第二通信芯片和第二控制芯片相對應(yīng)； 所述第二通信芯片，用于將所述更新數(shù)據(jù)轉(zhuǎn)發(fā)至與所述第二通信芯片連接的所述第二控制芯片； 所述第二控制芯片，用于根據(jù)所述更新數(shù)據(jù)完成所述第二控制芯片的程序更新。2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述第一控制芯片包括第一類型芯片和第二類型芯片，所述第一類型芯片和所述第二類型芯片均與所述第一通信芯片連接； 所述第一類型芯片，用于解析所述更新數(shù)據(jù)獲得所述芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第一類型芯片，則根據(jù)所述更新數(shù)據(jù)完成所述第一類型芯片的程序更新;若所述芯片標(biāo)識對應(yīng)所述第二類型芯片，則控制所述第一通信芯片建立所述上位機與所述第二類型芯片之間的通信信道； 所述第二類型芯片，用于根據(jù)所述更新數(shù)據(jù)完成所述第二類型芯片的程序更新。3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，所述第二控制芯片包括第三類型芯片和第四類型芯片，所述第三類型芯片和所述第四類型芯片均與所述第二通信芯片連接； 所述第一類型芯片還用于，若所述芯片標(biāo)識對應(yīng)所述第三類型芯片或者所述第四類型芯片，則控制所述第一通信芯片建立所述上位機與所述芯片標(biāo)識相對應(yīng)的第二通信芯片之間的通信信道； 所述第三類型芯片用于，若所述芯片標(biāo)識對應(yīng)所述第三類型芯片，則根據(jù)所述更新數(shù)據(jù)完成所述第三類型芯片的程序更新;若所述芯片標(biāo)識對應(yīng)所述第四類型芯片，則控制與所述第三類型芯片連接的所述第二通信芯片建立所述上位機與所述芯片標(biāo)識相對應(yīng)的第四類型芯片之間的通信信道； 所述第四類型芯片，用于根據(jù)所述更新數(shù)據(jù)完成所述第四類型芯片的程序更新。4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述第一類型芯片或者所述第三類型芯片還用于，在完成芯片程序更新之后，向所述上位機反饋成功標(biāo)識； 所述上位機還用于，在接收到所述成功標(biāo)識之后，通過所述通信接口向所述第一通信芯片發(fā)送第一重啟指令;所述第一重啟指令用于指示重啟第一類型芯片或者重啟第三類型芯片； 所述第一通信芯片，用于將所述第一重啟指令轉(zhuǎn)發(fā)至所述第一類型芯片； 所述第一類型芯片，用于解析所述第一重啟指令獲得所述芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第一類型芯片，則控制所述第一通信芯片觸發(fā)所述第一類型芯片進行復(fù)位;若所述芯片標(biāo)識對應(yīng)所述第三類型芯片，則控制所述第一通信芯片將所述第一重啟指令轉(zhuǎn)發(fā)至與所述芯片標(biāo)識對應(yīng)的所述第二通信芯片； 所述第二通信芯片，用于將所述第一重啟指令轉(zhuǎn)發(fā)至與所述第二通信芯片連接的所述第三類型芯片； 所述第三類型芯片，用于控制與所述第三類型芯片連接的第二通信芯片觸發(fā)所述第三類型芯片進行復(fù)位。5.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于，所述上位機還用于，在檢測到所述第二類型芯片或者所述第四類型芯片完成芯片程序更新之后，通過所述通信接口向所述第一通信芯片發(fā)送第二重啟指令;所述第二重啟指令用于指示重啟第二類型芯片或者重啟第四類型芯片； 所述第一通信芯片，用于將所述第二重啟指令轉(zhuǎn)發(fā)至所述第一類型芯片； 所述第一類型芯片，用于解析所述第二重啟指令獲得所述芯片標(biāo)識;若所述芯片標(biāo)識對應(yīng)所述第二類型芯片，則控制所述第一通信芯片關(guān)閉所述上位機與所述第二類型芯片之間的通信信道，并控制所述第一通信芯片觸發(fā)所述第二類型芯片進行復(fù)位;若所述芯片標(biāo)識對應(yīng)所述第四類型芯片，則控制所述第一通信芯片關(guān)閉所述上位機與所述芯片標(biāo)識相對應(yīng)的第二通信芯片之間的通信信道，并控制所述第一通信芯片將所述第二重啟指令轉(zhuǎn)發(fā)至與所述芯片標(biāo)識對應(yīng)的所述第二通信芯片； 所述第二通信芯片，用于將所述第二重啟指令轉(zhuǎn)發(fā)至與所述第二通信芯片連接的所述第三類型芯片； 所述第三類型芯片，用于控制與所述第三類型芯片連接的第二通信芯片關(guān)閉所述上位機與所述芯片標(biāo)識相對應(yīng)的第四類型芯片之間的通信信道，并控制與所述第三類型芯片連接的第二通信芯片觸發(fā)所述第四類型芯片進行復(fù)位。6.根據(jù)權(quán)利要求3至5任一所述的系統(tǒng)，其特征在于，所述第一類型芯片和所述第三類型芯片為現(xiàn)場可編程門陣列FPGA;所述第二類型芯片和所述第四類型芯片為數(shù)字信號處理器DSP;所述第一通信芯片和所述第二通信芯片為復(fù)雜可編程邏輯器件CPLD。7.根據(jù)權(quán)利要求1至5任一所述的系統(tǒng)，其特征在于，所述第一控制電路板和至少一個第二控制電路板通過電氣接口直接連接。8.根據(jù)權(quán)利要求1至5任一所述的系統(tǒng)，其特征在于，所述更新數(shù)據(jù)包括:芯片更新指令和芯片更新程序。
【文檔編號】G06F9/445GK205656607SQ201620411123
【公開日】2016年10月19日
【申請日】2016年5月9日 公開號201620411123.9, CN 201620411123, CN 205656607 U, CN 205656607U, CN-U-205656607, CN201620411123, CN201620411123.9, CN205656607 U, CN205656607U
【發(fā)明人】何莉, 趙安定, 陳宗原, 李康樂, 王雨琦, 楊偉
【申請人】日立永濟電氣設(shè)備（西安）有限公司