基于PowerPC架構(gòu)中央處理器的核心板的制作方法
【專利摘要】本實(shí)用新型公開了一種基于PowerPC架構(gòu)中央處理器的核心板，包括中央處理器、現(xiàn)場(chǎng)可編程門陣列、復(fù)雜可編程邏輯器件、電源模塊、復(fù)位模塊、時(shí)鐘模塊、通信單元以及存儲(chǔ)單元；現(xiàn)場(chǎng)可編程門陣列與中央處理器連接，復(fù)雜可編程邏輯器件與中央處理器、現(xiàn)場(chǎng)可編程門陣列、電源模塊、復(fù)位模塊以及時(shí)鐘模塊連接；通信單元包括與中央處理器連接的千兆以太網(wǎng)模塊、千兆以太網(wǎng)交換機(jī)以及與現(xiàn)場(chǎng)可編程門陣列連接的RS232收發(fā)器、RS422收發(fā)器、LVTTL緩沖器；存儲(chǔ)單元包括與中央處理器連接的DRAM、eMMC以及SSD。本實(shí)用新型提供的核心板，集成度高、體積小、外設(shè)接口豐富，適合于集成到用戶目標(biāo)板卡內(nèi)，縮短設(shè)計(jì)人員的產(chǎn)品開發(fā)時(shí)間。
【專利說(shuō)明】
基于Powe r PG架構(gòu)中央處理器的核心板
技術(shù)領(lǐng)域
[0001 ]本實(shí)用新型涉及集成電路技術(shù)領(lǐng)域，具體涉及一種基于PowerPC架構(gòu)中央處理器的核心板。
【背景技術(shù)】
[0002]核心板是將迷你PC的核心功能打包封裝的一塊電子主板。大多數(shù)核心板集成了中央處理器(CPU，Central Processing Unit)、存儲(chǔ)設(shè)備以及引腳，通過(guò)引腳與配套底板連接在一起從而實(shí)現(xiàn)某個(gè)領(lǐng)域的系統(tǒng)芯片。一方面，由于核心板集成了核心的通用功能，所以它可以定制各種不同的底板，大大提高了單片機(jī)的開發(fā)效率;另一方面，核心板作為一塊獨(dú)立的模塊分離出來(lái)，也降低了開發(fā)難度，增加了系統(tǒng)的穩(wěn)定性和可維護(hù)性。
[0003]中央處理器是核心板中最重要的一個(gè)部分。隨著嵌入式技術(shù)的快速發(fā)展，科技領(lǐng)域產(chǎn)生了眾多的中央處理器架構(gòu)和標(biāo)準(zhǔn)，各種中央處理器型號(hào)更是不斷涌現(xiàn)。例如，目前市場(chǎng)上流行的中央處理器類型包括ARM、P0wer、DSP、M⑶、MIPS等，具體器件型號(hào)更是高達(dá)成百上千種。各種中央處理器的總線接口和外設(shè)接口又都是千差萬(wàn)別，很難找到一種中央處理器能靈活定制其外設(shè)，造成最終產(chǎn)品的設(shè)計(jì)中，難以用單個(gè)中央處理器來(lái)提供所有的特殊接口，不能實(shí)現(xiàn)設(shè)計(jì)兼容性的最大化。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型所要解決的是現(xiàn)有的核心板難以用單個(gè)中央處理器提供所有特殊接口、不能實(shí)現(xiàn)設(shè)計(jì)兼容性最大化的問(wèn)題。
[0005]本實(shí)用新型通過(guò)下述技術(shù)方案實(shí)現(xiàn):
[0006]基于PowerPC架構(gòu)中央處理器的核心板，包括中央處理器、現(xiàn)場(chǎng)可編程門陣列、復(fù)雜可編程邏輯器件、電源模塊、復(fù)位模塊、時(shí)鐘模塊、通信單元以及存儲(chǔ)單元;其中，所述現(xiàn)場(chǎng)可編程門陣列通過(guò)eLBC接口和GP1接口與所述中央處理器連接，所述復(fù)雜可編程邏輯器件與所述中央處理器、所述現(xiàn)場(chǎng)可編程門陣列、所述電源模塊、所述復(fù)位模塊以及所述時(shí)鐘模塊連接;所述通信單元包括千兆以太網(wǎng)模塊、千兆以太網(wǎng)交換機(jī)、RS232收發(fā)器、RS422收發(fā)器以及LVTTL緩沖器，所述千兆以太網(wǎng)模塊和所述千兆以太網(wǎng)交換機(jī)通過(guò)RGMII接口與所述中央處理器連接，所述RS232收發(fā)器和所述RS422收發(fā)器通過(guò)UART接口與所述現(xiàn)場(chǎng)可編程門陣列連接，所述LVTTL緩沖器通過(guò)GP1接口與所述現(xiàn)場(chǎng)可編程門陣列連接;所述存儲(chǔ)單元包括DRAM、eMMC以及SSD，所述DRAM通過(guò)內(nèi)存控制器連接所述中央處理器，所述eMMC通過(guò)eMMC總線連接所述中央處理器，所述SSD通過(guò)高速串行接口連接所述中央處理器。
[0007]本實(shí)用新型提供的通用核心板，具有電源狀態(tài)管理和工作狀態(tài)監(jiān)控功能，支持低功耗和喚醒操作，并具有SSD、eMMC以及DRAM存儲(chǔ)器件，具有千兆以太網(wǎng)模塊和千兆以太網(wǎng)交換機(jī)，引出RS232收發(fā)器、RS422收發(fā)器以及LVTTL緩沖器，為中央處理器提供eLBC接口和GP1接口到現(xiàn)場(chǎng)可編程門陣列。該核心板集成度高、體積小、外設(shè)接口豐富，適合于集成到用戶目標(biāo)板卡內(nèi)，縮短設(shè)計(jì)人員的產(chǎn)品開發(fā)時(shí)間。
[0008]可選的，所述中央處理器為飛思卡爾半導(dǎo)體公司的P2040處理器。
[0009]可選的，所述現(xiàn)場(chǎng)可編程門陣列為賽靈思公司的XC7K325T芯片。
[0010]可選的，所述復(fù)雜可編程邏輯器件為阿爾特拉公司的EPM2210芯片。
[0011]可選的，所述千兆以太網(wǎng)交換機(jī)通過(guò)RGMn接口連接擴(kuò)展的千兆以太網(wǎng)模塊和加密模塊。
[0012]可選的，所述基于PowerPC架構(gòu)中央處理器的核心板還包括與所述中央處理器連接的第一GP1接口、第一光模塊以及SR1交換芯片。
[0013]可選的，所述基于PowerPC架構(gòu)中央處理器的核心板還包括與所述現(xiàn)場(chǎng)可編程門陣列連接的第二 GP1接口和第二光模塊。
[0014]本實(shí)用新型與現(xiàn)有技術(shù)相比，具有如下的優(yōu)點(diǎn)和有益效果:
[0015]本實(shí)用新型提供的基于PowerPC架構(gòu)中央處理器的通用核心板，能夠提供豐富多樣的外設(shè)接口，通用性、兼容性強(qiáng)，能適應(yīng)大部分新產(chǎn)品的開發(fā)及原有產(chǎn)品的升級(jí)，從而縮短設(shè)計(jì)人員的產(chǎn)品開發(fā)時(shí)間，降低產(chǎn)品開發(fā)成本。同時(shí)，本核心板還具有集成度高、體積小的優(yōu)點(diǎn)。
【附圖說(shuō)明】

[0016]此處所說(shuō)明的附圖用來(lái)提供對(duì)本實(shí)用新型實(shí)施例的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本實(shí)用新型實(shí)施例的限定。在附圖中:
[0017]圖1是本實(shí)用新型實(shí)施例的基于PowerPC架構(gòu)中央處理器的核心板的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0018]為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和附圖，對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說(shuō)明，本實(shí)用新型的示意性實(shí)施方式及其說(shuō)明僅用于解釋本實(shí)用新型，并不作為對(duì)本實(shí)用新型的限定。
實(shí)施例
[0019]圖1是本實(shí)用新型實(shí)施例的通用核心板的結(jié)構(gòu)示意圖，所述通用核心板包括中央處理器10、現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programming Gate Array)ll、復(fù)雜可編程邏輯器件(CPLD,Complex Programmable Logic Device)12、電源模塊 131、復(fù)位模塊 132、時(shí)鐘模塊133、通信單元以及存儲(chǔ)單元。以上所述的各模塊之間的通信接口如下:
[0020]在本實(shí)施例中，所述中央處理器(CI3U,Central Processing Unit)10為飛思卡爾半導(dǎo)體公司的P2040處理器。P2040處理器基于PowerPC的架構(gòu)，主頻IGHz，內(nèi)嵌了增強(qiáng)的通信處理單元和加密單元。POWER的全稱為Performance Optimized With Enhanced RISC，即增強(qiáng)RISC性能優(yōu)化，是1991年由Apple、IBM、Motorola組成的A頂聯(lián)盟所發(fā)展出的微處理器架構(gòu)，具有結(jié)構(gòu)簡(jiǎn)單、效率高、伸縮性好、方便靈活的特點(diǎn)。
[0021 ] 所述現(xiàn)場(chǎng)可編程門陣列11通過(guò)增強(qiáng)型本地總線控制器(eLBC，Enhance Local BusController )接口和通用輸入輸出(GP10 ,General Purpose Input Output)接口與所述中央處理器10連接。在本實(shí)施例中，所述現(xiàn)場(chǎng)可編程門陣列11為賽靈思公司的XC7K325T芯片，XC7K325T芯片是一種低功耗、高性能的FPGA芯片。FPGA是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，它是作為專用集成電路領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。現(xiàn)代FPGA還集成了高速串行收發(fā)器(Serdes)，可實(shí)現(xiàn)多種高速串行總線協(xié)議。
[0022]所述復(fù)雜可編程邏輯器件12與所述中央處理器10、所述現(xiàn)場(chǎng)可編程門陣列11、所述電源模塊131、所述復(fù)位模塊132以及所述時(shí)鐘模塊133連接。在本實(shí)施例中，所述復(fù)雜可編程邏輯器件12為阿爾特拉公司的EPM2210芯片。具體地，所述電源模塊131將+12V電源通過(guò)DC-DC電源模塊將電源轉(zhuǎn)換為所述復(fù)雜可編程邏輯器件12所需電源，所述復(fù)雜可編程邏輯器件12作為系統(tǒng)的監(jiān)測(cè)單元，控制系統(tǒng)的電源、復(fù)位以及時(shí)鐘。核心板所需的電源+3.3V、+2.5V、+1.5V、+1.2V、+1.0V由受控的電源模塊131進(jìn)行轉(zhuǎn)換實(shí)現(xiàn)，通過(guò)管理電源模塊131實(shí)現(xiàn)核心板以及系統(tǒng)的電源管理和系統(tǒng)的狀態(tài)監(jiān)測(cè)。所述時(shí)鐘模塊133為板內(nèi)器件提供各種時(shí)鐘，本核心板使用可編程的時(shí)鐘芯片，在板卡中提供多個(gè)頻點(diǎn)，包括1 O M H z、5 O M H z、64MHz、16.384MHz等頻點(diǎn)。所述復(fù)位模塊132為板內(nèi)器件提供上電復(fù)位、冷復(fù)位、熱復(fù)位、看門狗復(fù)位等復(fù)位管理功能。
[0023]所述通信單元包括千兆以太網(wǎng)模塊141、千兆以太網(wǎng)交換機(jī)142、RS232收發(fā)器161、RS422收發(fā)器162以及LVTTL緩沖器163。所述千兆以太網(wǎng)模塊141和所述千兆以太網(wǎng)交換機(jī)142通過(guò)RGMII接口與所述中央處理器10連接，千兆以太網(wǎng)是建立在基礎(chǔ)以太網(wǎng)標(biāo)準(zhǔn)之上的技術(shù)。千兆以太網(wǎng)和大量使用的以太網(wǎng)與快速以太網(wǎng)完全兼容，并利用了原以太網(wǎng)標(biāo)準(zhǔn)所規(guī)定的全部技術(shù)規(guī)范，其中包括CSMA/⑶協(xié)議、以太網(wǎng)幀、全雙工、流量控制以及IEEE802.3標(biāo)準(zhǔn)中所定義的管理對(duì)象。千兆以太網(wǎng)最高線速率1.0Gbps，采用8B10B編碼，在全雙工模式下，最高可實(shí)現(xiàn)200MB的雙向傳輸帶寬。在本實(shí)施例中，使用P2040芯片上的一路RGMII接口實(shí)現(xiàn)千兆以太網(wǎng)，與所述千兆以太網(wǎng)模塊141連接，提供單獨(dú)數(shù)據(jù)交互;使用P2040芯片上的另一路RGMII接口與所述千兆以太網(wǎng)交換機(jī)142連接，實(shí)現(xiàn)千兆以太網(wǎng)擴(kuò)展對(duì)外的以太網(wǎng)接口，所述千兆以太網(wǎng)交換機(jī)142通過(guò)RGMII接口連接擴(kuò)展的千兆以太網(wǎng)模塊143和加密模塊144。所述加密模塊144通過(guò)內(nèi)部擴(kuò)展的SR1嵌入系統(tǒng)中，實(shí)現(xiàn)高速的數(shù)據(jù)加密和解密操作。系統(tǒng)通信過(guò)程中的數(shù)據(jù)鏈路不能保證鏈路數(shù)據(jù)不會(huì)泄露，那么保障通信數(shù)據(jù)的安全性尤為重要，特別是那些敏感信息，數(shù)據(jù)加密就是解決數(shù)據(jù)安全的主要手段。所述加密模塊144主要完成把即將發(fā)送的數(shù)據(jù)進(jìn)行加密操作，對(duì)于接收到的已經(jīng)加密的數(shù)據(jù)進(jìn)行解密操作。
[0024]所述RS232收發(fā)器161、所述RS422收發(fā)器162以及所述LVTTL緩沖器163通過(guò)通用異步收發(fā)傳輸器(UART，Universal Asynchronous Receiver Transmitter)接口與所述現(xiàn)場(chǎng)可編程門陣列11連接。RS422總線和RS232總線均符合EIA制定的串行數(shù)據(jù)通信接口標(biāo)準(zhǔn)，被廣泛用于計(jì)算機(jī)串行接口外設(shè)連接和工業(yè)控制、現(xiàn)場(chǎng)通信、遠(yuǎn)距離通信等場(chǎng)合。RS232采用單端電平標(biāo)準(zhǔn)，以+3?+15V表示數(shù)據(jù)O，以-3—15V表示數(shù)據(jù)I; RS422采用差分電平標(biāo)準(zhǔn)，因而傳輸速率更高，使用四線全雙工傳輸方式。在本實(shí)施例中，所述RS232收發(fā)器161以XC7K325T芯片的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn)16路UART，通過(guò)RS232電平收發(fā)器輸出，通過(guò)16.384MHz時(shí)鐘或10MHz時(shí)鐘來(lái)實(shí)現(xiàn)可編程波特率，從4800到IMHz可調(diào);所述RS422收發(fā)器162以XC7K325T芯片的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn)16路UART，通過(guò)RS422電平收發(fā)器輸出，通過(guò)16.384MHz時(shí)鐘或10MHz時(shí)鐘來(lái)實(shí)現(xiàn)可編程波特率，從115200到1MHz可調(diào);所述LVTTL緩沖器163以XC7K325T芯片的內(nèi)部邏輯資源實(shí)現(xiàn)24路GP10，各路輸入/輸出方向可自定義，從而實(shí)現(xiàn)靈活的多用途離散數(shù)字信號(hào)線，通過(guò)LVTTL電平的自適應(yīng)雙向緩沖器輸出。
[0025]所述存儲(chǔ)單元包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM，Dynamic Random Access Memory)151、嵌入式多媒體卡(eMMC，Embedded Multi Media Card)152以及固態(tài)硬盤(SSD，SolidState Drives)153，所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器151通過(guò)內(nèi)存控制器連接所述中央處理器10，所述嵌入式多媒體卡152通過(guò)eMMC總線連接所述中央處理器10，所述固態(tài)硬盤153通過(guò)高速串行接口連接所述中央處理器10。隨著現(xiàn)代總線通信技術(shù)的發(fā)展，總線通信數(shù)據(jù)率越來(lái)越高，傳統(tǒng)的并行總線出現(xiàn)越來(lái)越多的問(wèn)題，例如在高頻率下多路信號(hào)間變得不易對(duì)齊、并行導(dǎo)線之間的相互干擾變得嚴(yán)重等，導(dǎo)致傳輸?shù)臄?shù)據(jù)變得無(wú)法恢復(fù)。而串行總線因?yàn)閷?dǎo)線少，并且采用差分電壓進(jìn)行傳輸，可以通過(guò)不斷提高時(shí)鐘頻率來(lái)提高傳輸速率，例如常見的以太網(wǎng)、PC1-E、SATA等總線均采用高速串行總線，以少量的線纜即可達(dá)到很高的數(shù)據(jù)帶寬。進(jìn)一步，所述動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器151為雙倍速率(DDR，Double Data Rate)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。所述固態(tài)硬盤153是用固態(tài)電子存儲(chǔ)芯片陣列而制成的硬盤，由控制單元和存儲(chǔ)單元組成。在本實(shí)施例中，所述固態(tài)硬盤153是以單封裝芯片形式，具有體積小、功耗低、可靠性高的特點(diǎn)。
[0026]本實(shí)施例的核心板還包括:與所述中央處理器10連接的第一GP1接口 171、第一光模塊172以及SR1交換芯片173;與所述現(xiàn)場(chǎng)可編程門陣列11連接的第二 GP1接口 181和第二光模塊182。通過(guò)配置P2040芯片的高速接口為Serial Rapid I/O接口，可以獲得2 X I路的高速通信接口，外掛的SR1交換芯片173可以對(duì)外擴(kuò)展2X2路Serial Rapid I/O接口，對(duì)內(nèi)擴(kuò)展I X 2路Serial Rapid I/O接口。
[0027]綜上所述，本實(shí)施例提供的核心板具有多種總線接口和外設(shè)接口，將其應(yīng)用于產(chǎn)品設(shè)計(jì)中，可以滿足不同產(chǎn)品的不同需求，從而實(shí)現(xiàn)設(shè)計(jì)兼容性的最大化，保證核心板的通用性和兼容性，使之適應(yīng)大部分新產(chǎn)品的開發(fā)及原有產(chǎn)品的升級(jí)，從而縮短產(chǎn)品開發(fā)的周期，降低產(chǎn)品開發(fā)的成本。
[0028]以上所述的【具體實(shí)施方式】，對(duì)本實(shí)用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本實(shí)用新型的【具體實(shí)施方式】而已，并不用于限定本實(shí)用新型的保護(hù)范圍，凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于PowerPC架構(gòu)中央處理器的核心板，其特征在于，包括中央處理器、現(xiàn)場(chǎng)可編程門陣列、復(fù)雜可編程邏輯器件、電源模塊、復(fù)位模塊、時(shí)鐘模塊、通信單元以及存儲(chǔ)單元;其中， 所述現(xiàn)場(chǎng)可編程門陣列通過(guò)eLBC接口和GP1接口與所述中央處理器連接，所述復(fù)雜可編程邏輯器件與所述中央處理器、所述現(xiàn)場(chǎng)可編程門陣列、所述電源模塊、所述復(fù)位模塊以及所述時(shí)鐘模塊連接； 所述通信單元包括千兆以太網(wǎng)模塊、千兆以太網(wǎng)交換機(jī)、RS232收發(fā)器、RS422收發(fā)器以及LVTTL緩沖器，所述千兆以太網(wǎng)模塊和所述千兆以太網(wǎng)交換機(jī)通過(guò)RGMII接口與所述中央處理器連接，所述RS232收發(fā)器和所述RS422收發(fā)器通過(guò)UART接口與所述現(xiàn)場(chǎng)可編程門陣列連接，所述LVTTL緩沖器通過(guò)GP1接口與所述現(xiàn)場(chǎng)可編程門陣列連接； 所述存儲(chǔ)單元包括DRAM、eMMC以及SSD，所述DRAM通過(guò)內(nèi)存控制器連接所述中央處理器，所述eMMC通過(guò)eMMC總線連接所述中央處理器，所述SSD通過(guò)高速串行接口連接所述中央處理器。2.根據(jù)權(quán)利要求1所述的基于PowerPC架構(gòu)中央處理器的核心板，其特征在于，所述中央處理器為飛思卡爾半導(dǎo)體公司的P2040處理器。3.根據(jù)權(quán)利要求1所述的基于PowerPC架構(gòu)中央處理器的核心板，其特征在于，所述現(xiàn)場(chǎng)可編程門陣列為賽靈思公司的XC7K325T芯片。4.根據(jù)權(quán)利要求1所述的基于PowerPC架構(gòu)中央處理器的核心板，其特征在于，所述復(fù)雜可編程邏輯器件為阿爾特拉公司的EPM2210芯片。5.根據(jù)權(quán)利要求1所述的基于PowerPC架構(gòu)中央處理器的核心板，其特征在于，所述千兆以太網(wǎng)交換機(jī)通過(guò)RGM Π接口連接擴(kuò)展的千兆以太網(wǎng)模塊和加密模塊。6.根據(jù)權(quán)利要求1所述的基于PowerPC架構(gòu)中央處理器的核心板，其特征在于，還包括與所述中央處理器連接的第一GP1接口、第一光模塊以及SR1交換芯片。7.根據(jù)權(quán)利要求1所述的基于PowerPC架構(gòu)中央處理器的核心板，其特征在于，還包括與所述現(xiàn)場(chǎng)可編程門陣列連接的第二 GP1接口和第二光模塊。
【文檔編號(hào)】G06F15/78GK205692166SQ201620558158
【公開日】2016年11月16日
【申請(qǐng)日】2016年6月12日 公開號(hào)201620558158.5, CN 201620558158, CN 205692166 U, CN 205692166U, CN-U-205692166, CN201620558158, CN201620558158.5, CN205692166 U, CN205692166U
【發(fā)明人】王彬, 雷宇, 孫海飆, 戴榮, 陰陶, 林峰
【申請(qǐng)人】成都傅立葉電子科技有限公司