一種多路數(shù)據(jù)存儲的便攜式地面測試裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種多路數(shù)據(jù)存儲的便攜式地面測試裝置。
【背景技術(shù)】
[0002]LVDS即低電壓差分信號，這種技術(shù)的核心是采用極低的帶碾壓擺幅告訴差動傳輸數(shù)據(jù)，可以實現(xiàn)點對點或一點對多點的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點。LVDS在對信號完整新、低抖動及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。LVDS主要適用于高速數(shù)據(jù)傳輸領(lǐng)域。
[0003]在便攜式地面測試領(lǐng)域中，一般的地面測試裝置所具有的LVDS數(shù)據(jù)存儲通道少，不能很好地同時做到多通道高速數(shù)據(jù)存儲和小體積利于便攜。
【實用新型內(nèi)容】
[0004]本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種多路數(shù)據(jù)存儲的便攜式地面測試裝置，具有六路相互獨立的存儲模塊，即六個相互獨立的USB3.0控制器和eMMC存儲模塊，可實現(xiàn)六路LVDS數(shù)據(jù)同時存儲，通過USB3.0接口實現(xiàn)數(shù)據(jù)的高速存儲，以滿足大多數(shù)產(chǎn)品的地面測試要求；同時使得地面測試裝置的體積可以做得更小、功耗更低，更符合便攜式的要求。
[0005]本實用新型的目的是通過以下技術(shù)方案來實現(xiàn)的:一種多路數(shù)據(jù)存儲的便攜式地面測試裝置，它包括機(jī)箱、LVDS數(shù)據(jù)傳輸板和主控電路板，所述的LVDS數(shù)據(jù)傳輸板和主控電路板設(shè)置在機(jī)箱內(nèi)部且相互電性連接。
[0006]所述的機(jī)箱包括多個LVDS數(shù)據(jù)輸入接口、多個USB外接接口、OC指令輸出接口、RS422秒脈沖輸出接口、TTL電平輸入接口和TTL電平輸出接口，所述的多個LVDS數(shù)據(jù)輸入接口、OC指令輸出接口、RS422秒脈沖輸出接口、TTL電平輸入接口和TTL電平輸出接口均與LVDS數(shù)據(jù)傳輸板電性連接，多個USB外接接口均與主控電路板的接口芯片連接。所述的LVDS 數(shù)據(jù)輸入接口 包括 ILVDS-A 接口、ILVDS-B 接口、2LVDS-A 接口 和 2LVDS-B 接口。
[0007]所述的LVDS數(shù)據(jù)傳輸板包括FPGA處理模塊、LVDS驅(qū)動器、一個或多個USB3.0控制器和一個或多個eMMC存儲模塊。
[0008]所述的FPGA處理模塊的LVDS輸入端口與LVDS驅(qū)動器的輸出連接，LVDS驅(qū)動器的輸入與一個或多個LVDS數(shù)據(jù)輸入接口連接，F(xiàn)PGA處理模塊的FIFO端口分別與一個或多個USB3.0控制器的FIFO端口連接，每個USB3.0控制器的eMMC控制端均與一個eMMC存儲模塊連接，每個USB3.0控制器的USB I/O端口還均通過多路USB接口即P5接口與主控電路板的多路USB接口連接，F(xiàn)PGA處理模塊的PCIe端口通過PCIe接口即接口 P3與主控電路板的PCIe接口連接。
[0009]所述的LVDS數(shù)據(jù)傳輸板還包括OC電路驅(qū)動器，所述的OC電路驅(qū)動器的一端與FPGA處理模塊連接，OC電路驅(qū)動器的另一端與OC指令輸出接口連接。
[0010]所述的LVDS數(shù)據(jù)傳輸板還包括電平轉(zhuǎn)換模塊，所述的電平轉(zhuǎn)換模塊的一端與RS422秒脈沖輸出接口連接，電平轉(zhuǎn)換模塊的另一端與FPGA處理模塊連接。
[0011 ] 所述的LVDS數(shù)據(jù)傳輸板還包括TTL電平驅(qū)動器，所述的TTL電平驅(qū)動器的一端與FPGA處理模塊連接，TTL電平驅(qū)動器的另一端分別與、TTL電平輸入接口和TTL電平輸出接口連接。
[0012]所述的機(jī)箱還包括一個或多個網(wǎng)絡(luò)接口。
[0013]所述的LVDS數(shù)據(jù)傳輸板還包括DSP處理模塊、網(wǎng)絡(luò)模塊、內(nèi)存模塊和閃存模塊，所述的DSP處理模塊通過EMIF端口與FPGA處理模塊連接，DSP處理模塊的網(wǎng)絡(luò)數(shù)據(jù)端口通過網(wǎng)絡(luò)模塊與網(wǎng)絡(luò)接口連接，DSP處理模塊還分別與內(nèi)存模塊和閃存模塊連接。
[0014]所述的主控電路板包括主控處理模塊、PCH模塊、主控存儲模塊和接口芯片，所述的主控處理模塊分別與PCH模塊、主控存儲模塊和接口芯片的一端連接，PCH模塊的PCIe端口與主控電路板的PCIe接口連接，PCH模塊的USB端口與主控電路板的多路USB接口連接，接口芯片的另一端分別與多個USB外接接口連接。
[0015]所述的機(jī)箱還包括RS232接口、鼠標(biāo)/鍵盤PS2接口和VGA接口中的一種或多種的組合，RS232接口、鼠標(biāo)/鍵盤PS2接口和VGA接口分別與主控電路板的接口芯片連接。
[0016]所述的機(jī)箱還包括電源接口，所述的電源接口為防反插電源插座。
[0017]所述的DSP處理模塊為DSP C6455芯片。
[0018]所述的主控處理模塊為Intel Core i7 Processor芯片。
[0019]所述的PCH 模塊為 Intel SD82QM77 PCH 模塊。
[0020]所述的USB3.0控制器為CYUSB3023芯片。
[0021]所述的網(wǎng)絡(luò)接口為GbE網(wǎng)絡(luò)接口。
[0022]本實用新型的有益效果是:
[0023]I)本實用新型具有 ILVDS-A 接口、ILVDS-B 接口、2LVDS-A 接口和 2LVDS-B 接口等四個LVDS數(shù)據(jù)輸入接口，可同時接收4路相互獨立的LVDS數(shù)據(jù)。
[0024]2)本實用新型具有六路相互獨立的存儲通道，即六個相互獨立的USB3.0控制器和eMMC存儲模塊，可實現(xiàn)六路LVDS數(shù)據(jù)的同時存儲，通過USB3.0接口實現(xiàn)數(shù)據(jù)的高速存儲，以滿足大多數(shù)產(chǎn)品的地面測試要求。本實用新型還同時具備脈沖觸發(fā)功能和多路OC指令輸出的功能。
[0025]3)本實用新型結(jié)構(gòu)簡單，采用DSP C6455芯片作為DSP處理模塊，采用Intel Corei7 Processor芯片作為主控處理模塊，采用Intel SD82QM77 PCH模塊作為PCH模塊，采用CYUSB3023芯片作為USB控制器，CYUSB3023芯片具有eMMC控制接口，可以直接實現(xiàn)與eMMC存儲模塊的無縫連接，實現(xiàn)對eMMC存儲模塊的控制，并可實現(xiàn)通過USB3.0接口對eMMC存儲模塊中的存儲數(shù)據(jù)進(jìn)行高速卸載。
[0026]4)本實用新型采用eMMC存儲模塊作為存儲介質(zhì)，存儲模塊和處理模塊之間不存在兼容問題，有效降低LVDS數(shù)據(jù)傳輸板的設(shè)計難度、電路復(fù)雜度及有效體積。
[0027]5)本實用新型采用USB和eMMC存儲方案，使得數(shù)據(jù)傳輸板以及地面測試裝置的體積可以做得更小、功耗更低，更符合便攜式的要求。本實用新型具有體積小、重量輕、便于包裝攜帶的特點。
【附圖說明】
[0028]圖1為本實用新型便攜式地面測試裝置的機(jī)箱面板示意圖；
[0029]圖2為本實用新型便攜式地面測試裝置的電路原理框圖；
[0030]圖中，1-秒脈沖輸入接口，2-秒脈沖輸出接口，3-觸發(fā)脈沖輸出接口，4-1LVDS-A接口，5-1LVDS-B 接口，6-2LVDS-A 接口，7-2LVDS-B 接口，8-OC 指令輸出接口，9-USB 外接接口，10-網(wǎng)絡(luò)接口，11-狀態(tài)指示燈，12-鼠標(biāo)/鍵盤PS2接口，13-RS232接口，14-VGA接口。
【具體實施方式】
[0031]下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實用新型的技術(shù)方案，但本實用新型的保護(hù)范圍不局限于以下所述。
[0032]一種多路數(shù)據(jù)存儲的便攜式地面測試裝置，它包括機(jī)箱、LVDS數(shù)據(jù)傳輸板和主控電路板，所述的LVDS數(shù)據(jù)傳輸板和主控電路板設(shè)置在機(jī)箱內(nèi)部且相互電性連接，所述的LVDS數(shù)據(jù)傳輸板通過PCIe接口和多路USB接口與主控電路板連接。
[0033]如圖1所示，所述機(jī)箱的前面板包括多個LVDS數(shù)據(jù)輸入接口、多個USB外接接口9、OC指令輸出接口 8、RS422秒脈沖輸出接口 3、TTL電平輸入接口 I和TTL電平輸出接口2，所述的多個LVDS數(shù)據(jù)輸入接口、OC指令輸出接口 8、RS422秒脈沖輸出接口 3、TTL電平輸入接口 I和TTL電平輸出接口 2均與LVDS數(shù)據(jù)傳輸板電性連接，多個USB外接接口 9均與主控電路板的接口芯片連接；所述的LVDS數(shù)據(jù)輸入接口包括ILVDS-A接口 4、ILVDS-B接口 5、2LVDS-A 接口 6 和 2LVDS-B 接口 7。
[0034]所述的LVDS數(shù)據(jù)傳輸板包括FPGA處理模塊、LVDS驅(qū)動器、一個或多個USB3.0控制器和一個或多個eMMC存儲模塊；
[0035]如圖2所示，所述的FPGA處理模塊的LVDS輸入端口與LVDS驅(qū)動器的輸出連接，LVDS驅(qū)動器的輸入與一個或多個LVDS數(shù)據(jù)輸入接口連接，F(xiàn)PGA處理模塊的FIFO端口分別與一個或多個USB3.0控制器的FIFO端口連接，每個USB3.0控制器的eMMC控制端均與一個eMMC存儲模塊連接，每個USB3.0控制器的USB I/O端口還均通過多路USB接口即P5接口與主控電路板的多路USB接口連接，F(xiàn)PGA處理模塊的PCIe端口通過PCIe接口即接口 P3與主控電路板的PCIe接口連接；
[0036]所述的LVDS數(shù)據(jù)傳輸板還包括OC電路驅(qū)動器，所述的OC電路驅(qū)動器的一端與FPGA處理模塊連接，OC電路驅(qū)動器的另一端與OC指令輸出接口 8連接；
[0037]所述的LVDS數(shù)據(jù)傳輸板還包括電平轉(zhuǎn)換模塊，所述的電平轉(zhuǎn)換模塊的一端與RS422秒脈沖輸出接口 3連接，電平轉(zhuǎn)換模塊的另一端與FPGA處理模塊連接；
[0038]所述的LVDS數(shù)據(jù)傳輸板還包括TTL電平驅(qū)動器，所述的TTL電平驅(qū)動器的一端與FPGA處理模塊連接，TTL電平驅(qū)動器的另一端分別與、TTL電平輸入接口 I和TTL電平輸出接口 2連接。
[0039]所述機(jī)箱的前面板還包括一個或多個網(wǎng)絡(luò)接口 10;
[0040]所述的LVDS數(shù)據(jù)傳輸板還包括DSP處理模塊、網(wǎng)絡(luò)模塊、內(nèi)存模塊和閃存模塊，所述的DSP處理模塊通過EMIF端口與FPGA處理模塊連接，DSP處理模塊