以及自基準(zhǔn)時間開始的延遲值等，因此內(nèi)置存儲器107可以是小容量存儲器。而且，使用內(nèi)置存儲器107中的數(shù)據(jù)，能夠?qū)Υ嬖谥圃炱畹拿恳粋€半導(dǎo)體集成電路101計算出較佳的電壓改變量。
[0118]接下來，對工藝判斷電路117中的具體處理進(jìn)行說明。例如，比較工藝監(jiān)視電路116的監(jiān)視結(jié)果與規(guī)定規(guī)格范圍內(nèi)的中心值，在IF電路105中的晶體管的電流能力高的情況下，使在出廠前檢驗中的修整中確定的一定量電壓降低的信息被輸出到電壓控制電路108 中。
[0119]對于系統(tǒng)啟動時的電壓而言，將來自工藝判斷電路117的表示使一定量電壓降低的信息相加，從而對第二電源IC112的輸出電壓進(jìn)行控制。然后，電壓供向IF電路105和外部存儲器102。
[0120]另一方面，在晶體管的電流能力低的情況下，將使一定量電壓升高的信息作為上述的信息來輸出即可。
[0121]如上所述，根據(jù)本實施方式，能夠在考慮半導(dǎo)體集成電路101的各個制造偏差的情況下進(jìn)行電壓控制。
[0122](第四實施方式)
[0123]圖6是具備第四實施方式所涉及的半導(dǎo)體集成電路的數(shù)據(jù)接口系統(tǒng)的結(jié)構(gòu)圖。在本實施方式中，主要針對與第一實施方式不同的部分進(jìn)行說明。
[0124]圖6的半導(dǎo)體集成電路101除了具有圖1的半導(dǎo)體集成電路101的構(gòu)成之外，還具有電壓監(jiān)視電路118。
[0125]電壓監(jiān)視電路118監(jiān)視從第二電源IC112向IF電路105供給的電壓，向電壓控制電路108輸出表示該電壓的變化量在規(guī)定值以上或者該電壓為規(guī)定值的信息。
[0126]對本實施方式所涉及的半導(dǎo)體集成電路101的具體工作情況進(jìn)行說明。從系統(tǒng)啟動后到進(jìn)行實際動作為止的流程與第一實施方式相同(參照圖3的S101?S108)。
[0127]在進(jìn)入到實際動作后，電壓監(jiān)視電路118監(jiān)視供向IF電路105的電壓，并存儲該電壓的電壓值。如果IF電路105與外部存儲器102之間的數(shù)據(jù)收發(fā)負(fù)載發(fā)生變動，則供向IF電路105的電壓發(fā)生變動，因此在該電壓的變化量在規(guī)定值以上的情況下或者該電壓為規(guī)定值的情況下，電壓監(jiān)視電路118向電壓控制電路108發(fā)送用于對AC定時進(jìn)行評價的通知。
[0128]電壓控制電路108按照電壓監(jiān)視電路118的輸出時刻，向測試電路110輸出觸發(fā)信號。由此，實施對AC定時的評價。
[0129]在本實施方式中，能夠?qū)⒌诙娫碔C112的輸出電壓的變動看作是在圖2的S109和S117中示出的負(fù)載的變動。
[0130]如上所述，根據(jù)本實施方式，通過監(jiān)視供向IF電路105的電壓，能夠檢測外部存儲器102與IF電路105之間的數(shù)據(jù)收發(fā)負(fù)載的變動，從而能夠?qū)C定時進(jìn)行再次評價以及能夠?qū)Φ诙娫碔C112的輸出電壓進(jìn)行再次調(diào)整。因此，能夠一邊將AC定時的窗寬維持在恒定量，一邊確保外部存儲器102與IF電路105之間的數(shù)據(jù)收發(fā)穩(wěn)定性。
[0131]需要說明的是，在本實施方式中，將外部存儲器102與IF電路105之間的數(shù)據(jù)收發(fā)負(fù)載設(shè)為生成用于對AC定時實施再次評價的觸發(fā)信號的條件，然而還可以為:通過對將發(fā)送給協(xié)調(diào)電路104的待發(fā)送指令(隊列，queue)、IF電路105的數(shù)據(jù)觸發(fā)率(data togglerate)、以及數(shù)據(jù)同時變化率等數(shù)據(jù)模式進(jìn)行監(jiān)視來判斷IF電路105的負(fù)載，將該結(jié)果用作生成觸發(fā)信號的條件。此外，還可以為:通過半導(dǎo)體集成電路101的用戶程序監(jiān)視IF電路105的負(fù)載，將該結(jié)果用作生成觸發(fā)信號的條件。
[0132]此外，在上述各實施方式中，還可以為:在判斷電路106中設(shè)置存儲器等，從而能夠生成基于AC定時的控制信息，在該情況下，還可以省略內(nèi)置存儲器107。
[0133]-產(chǎn)業(yè)實用性-
[0134]本公開所涉及的半導(dǎo)體集成電路既能夠動態(tài)地控制電壓，又能夠穩(wěn)定地收發(fā)數(shù)據(jù)，因此對于進(jìn)行數(shù)據(jù)通信的各種系統(tǒng)的低功耗化有用。
[0135]-符號說明-
[0136]100 數(shù)據(jù)接口系統(tǒng)
[0137]101 半導(dǎo)體集成電路
[0138]102 外部存儲器
[0139]103 第一電源 1C
[0140]104 協(xié)調(diào)電路
[0141]105 IF電路(接口電路)
[0142]106 判斷電路
[0143]107 內(nèi)置存儲器(表電路)
[0144]108 電壓控制電路
[0145]109標(biāo)準(zhǔn)電路
[0146]110測試電路
[0147]111溫度探測部
[0148]112第二電源 1C
[0149]115工藝探測部
[0150]118電壓監(jiān)視電路
【主權(quán)項】
1.一種半導(dǎo)體集成電路，其特征在于:所述半導(dǎo)體集成電路利用從第一電源集成電路供給的電壓而工作，并且與外部存儲器之間收發(fā)數(shù)據(jù)，所述半導(dǎo)體集成電路具備: 接口電路，所述接口電路接收從不同于所述第一電源集成電路的第二電源集成電路供給的電壓而工作，并訪問所述外部存儲器，以與所述外部存儲器之間收發(fā)數(shù)據(jù)； 判斷電路，所述判斷電路基于所述接口電路的訪問結(jié)果判斷所述外部存儲器與所述接口電路之間的交流定時，并基于該交流定時生成用于控制所述第二電源集成電路的輸出電壓的控制信息；以及 電壓控制電路，所述電壓控制電路根據(jù)所述控制信息控制所述第二電源集成電路的輸出電壓。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于: 在所述交流定時大于規(guī)定值的情況下，所述判斷電路生成表示使所述第二電源集成電路的輸出電壓降低的所述控制信息，另一方面，在所述交流定時小于所述規(guī)定值的情況下，所述判斷電路生成表示使所述第二電源集成電路的輸出電壓升高的所述控制信息。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于:具備: 測試電路，所述測試電路指示所述接口電路執(zhí)行對所述外部存儲器的訪問測試； 標(biāo)準(zhǔn)電路，所述標(biāo)準(zhǔn)電路指示所述接口電路執(zhí)行對所述外部存儲器的通常訪問；以及 協(xié)調(diào)電路，所述協(xié)調(diào)電路協(xié)調(diào)由所述測試電路發(fā)出的所述訪問測試的指示和由所述標(biāo)準(zhǔn)電路發(fā)出的所述通常訪問的指示； 所述電壓控制電路指示所述測試電路開始所述訪問測試， 所述判斷電路基于根據(jù)所述訪問測試的結(jié)果獲得的所述交流定時而生成所述控制信息。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于: 所述半導(dǎo)體集成電路具備溫度探測部，所述溫度探測部探測所述接口電路的溫度，并輸出表示所述溫度的變化量在規(guī)定值以上或者所述溫度為規(guī)定值的信息， 所述電壓控制電路基于來自所述溫度探測部的輸出時刻來控制所述第二電源集成電路的輸出電壓。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于: 所述半導(dǎo)體集成電路具備工藝探測部，所述工藝探測部探測所述接口電路的固有制造偏差，并基于所述制造偏差輸出所述第二電源集成電路應(yīng)該輸出的電壓的信息， 所述電壓控制電路基于所述工藝探測部的輸出來控制所述第二電源集成電路的輸出電壓。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于: 所述半導(dǎo)體集成電路具備電壓監(jiān)視電路，所述電壓監(jiān)視電路探測從所述第二電源集成電路供向所述接口電路的電壓，并輸出表示所述電壓的變化量在規(guī)定值以上或者所述電壓為規(guī)定值的信息， 所述電壓控制電路基于來自所述電壓監(jiān)視電路的輸出時刻來控制所述第二電源集成電路的輸出電壓。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于: 所述半導(dǎo)體集成電路具備表電路，所述表電路中存儲有關(guān)于所述第二電源集成電路應(yīng)該輸出的電壓的信息， 所述判斷電路參照所述表電路來生成所述控制信息。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路，其特征在于: 所述第二電源集成電路應(yīng)該輸出的電壓值和交流定時以建立對應(yīng)關(guān)系的方式存儲在所述表電路中，其中，所述交流定時以所述接口電路以及所述外部存儲器能夠進(jìn)行正常的數(shù)據(jù)收發(fā)的方式設(shè)定。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路，其特征在于: 存儲在所述表電路中的交流定時是以下述方式設(shè)定的，即: 所述第二電源集成電路的電壓被所述電壓控制電路改變后的交流定時的中間值落在所述第二電源集成電路的電壓被改變前的交流定時的范圍內(nèi)。10.根據(jù)權(quán)利要求7至9中任一項所述的半導(dǎo)體集成電路，其特征在于: 存儲在所述表電路中的數(shù)據(jù)是通過所述半導(dǎo)體集成電路的出廠前檢驗時的修整或者所述半導(dǎo)體集成電路啟動時的校驗來設(shè)定的。11.一種數(shù)據(jù)接口系統(tǒng)，其特征在于:具備: 權(quán)利要求1所述的半導(dǎo)體集成電路； 所述第一電源集成電路； 所述第二電源集成電路；以及 所述外部存儲器，其中，電壓從所述第二電源集成電路被供向所述外部存儲器。
【專利摘要】利用由第一電源IC(103)供給的電壓而工作且在與外部存儲器之間收發(fā)數(shù)據(jù)的半導(dǎo)體集成電路(101)具備：接口電路(105)，其接收由第二電源IC(112)供給的電壓而工作且訪問外部存儲器以與外部存儲器之間收發(fā)數(shù)據(jù)；判斷電路(106)，其基于接口電路的訪問結(jié)果來判斷外部存儲器與接口電路之間的AC定時，并基于所述AC定時生成控制第二電源IC的輸出電壓的控制信息；以及電壓控制電路(108)，其按照控制信息控制第二電源IC的輸出電壓。
【IPC分類】G06F1/26, G06F12/00
【公開號】CN105283854
【申請?zhí)枴緾N201480030636
【發(fā)明人】久保浩紀(jì), 溝端教彥, 平野誠, 鈴木章宏, 武內(nèi)昌弘
【申請人】株式會社索思未來
【公開日】2016年1月27日
【申請日】2014年3月31日
【公告號】US20160091943, WO2014199545A1