映射關(guān)系，將第二數(shù)據(jù)的KeyValue格式轉(zhuǎn)換為第一格式；第一映射關(guān)系用于表明根據(jù)第一格式的第一數(shù)據(jù)轉(zhuǎn)換得到的KeyValue格式的每個(gè)Value對(duì)應(yīng)的行屬性及列屬性；
[0262]輸出模塊503，用于向應(yīng)用層反饋輸出格式轉(zhuǎn)換后的數(shù)據(jù)。
[0263]可選的，在本發(fā)明另一實(shí)施例中，該裝置還包括接收模塊、獲取模塊和操作模塊；
[0264]接收模塊用于:在讀取模塊501對(duì)存儲(chǔ)的第二數(shù)據(jù)進(jìn)行讀取之前，接收應(yīng)用層下發(fā)的待寫入的第一格式的第一數(shù)據(jù)；
[0265]獲取模塊用于:獲取第一格式的數(shù)據(jù)與第二格式的數(shù)據(jù)之間的第一映射關(guān)系；第二格式為KeyValue格式；
[0266]轉(zhuǎn)換模塊502還用于:根據(jù)第一映射關(guān)系，將第一數(shù)據(jù)的格式轉(zhuǎn)換為第二格式，得到第二數(shù)據(jù)；
[0267]操作模塊用于:存儲(chǔ)第二數(shù)據(jù)。
[0268]可選的，在本發(fā)明另一實(shí)施例中，該裝置還包括恢復(fù)模塊、第一更新模塊和第二更新豐吳塊；
[0269]恢復(fù)模塊用于:在操作模塊存儲(chǔ)第二數(shù)據(jù)之后，根據(jù)更新前的第一映射關(guān)系將第二數(shù)據(jù)恢復(fù)為第一格式的第一數(shù)據(jù)；
[0270]第一更新模塊用于:使用第二映射關(guān)系更新存儲(chǔ)的所述第一映射關(guān)系；第二映射關(guān)系用于表明根據(jù)第一格式的數(shù)據(jù)轉(zhuǎn)換得到的每個(gè)Value對(duì)應(yīng)的行屬性及列屬性，且第一映射關(guān)系中的每個(gè)value對(duì)應(yīng)的行屬性與第二映射關(guān)系中的每個(gè)value對(duì)應(yīng)的行屬性不同，和/或，第一映射關(guān)系中的每個(gè)value對(duì)應(yīng)的列屬性與第二映射關(guān)系中的每個(gè)value對(duì)應(yīng)的列屬性不同；
[0271]轉(zhuǎn)換模塊502還用于:根據(jù)更新后的第一映射關(guān)系將第一數(shù)據(jù)的格式轉(zhuǎn)換為第三格式，得到第三數(shù)據(jù)；
[0272]第二更新模塊用于:根據(jù)第三數(shù)據(jù)更新存儲(chǔ)的第一數(shù)據(jù)。
[0273]請(qǐng)參見圖6A，基于同一發(fā)明構(gòu)思以及上述各實(shí)施例，本發(fā)明實(shí)施例還提供一種數(shù)據(jù)存儲(chǔ)裝置，該數(shù)據(jù)存儲(chǔ)裝置可以包括存儲(chǔ)器601、處理器602和接收器603?？蛇x的，請(qǐng)參見圖6B，在本發(fā)明另一實(shí)施例中，該數(shù)據(jù)存儲(chǔ)裝置還可以包括發(fā)送器604。
[0274]處理器602具體可以是CPU (中央處理器)或ASIC (Applicat1n SpecificIntegrated Circuit，特定應(yīng)用集成電路)，可以是一個(gè)或多個(gè)用于控制程序執(zhí)行的集成電路，可以是使用FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)開發(fā)的硬件電路，可以是基帶芯片。存儲(chǔ)器601的數(shù)量可以是一個(gè)或多個(gè)。存儲(chǔ)器601可以包括ROM (ReadOnly Memory，只讀存儲(chǔ)器)、RAM (Random Access Memory，隨機(jī)存取存儲(chǔ)器)和磁盤存儲(chǔ)器。接收器603和發(fā)送器604可以屬于射頻系統(tǒng)，接收器603和發(fā)送器604用于與外部設(shè)備進(jìn)行網(wǎng)絡(luò)通信，具體可以通過以太網(wǎng)、無線接入網(wǎng)、無線局域網(wǎng)等網(wǎng)絡(luò)與外部設(shè)備進(jìn)行通信。接收器603和發(fā)送器604可以是物理上相互獨(dú)立的兩個(gè)元件，也可以是物理上的同一個(gè)元件。
[0275]這些存儲(chǔ)器601、接收器603和發(fā)送器604可以通過總線與處理器602相連接，或者也可以通過專門的連接線分別與處理器602連接。
[0276]通過對(duì)處理器602進(jìn)行設(shè)計(jì)編程，將前述所示的方法所對(duì)應(yīng)的代碼固化到芯片內(nèi)，從而使芯片在運(yùn)行時(shí)能夠執(zhí)行前述實(shí)施例中的所示的方法。如何對(duì)處理器602進(jìn)行設(shè)計(jì)編程為本領(lǐng)域技術(shù)人員所公知的技術(shù)，這里不再贅述。
[0277]本發(fā)明實(shí)施例中，數(shù)據(jù)存儲(chǔ)裝置可以位于如前所述的其他模塊(比如特定的數(shù)據(jù)平臺(tái))中，因此可以不直接跟用戶進(jìn)行交互。
[0278]接收器603，用于接收應(yīng)用層下發(fā)的待寫入的第一格式的第一數(shù)據(jù)；
[0279]處理器602，用于獲取第一格式的數(shù)據(jù)與第二格式的數(shù)據(jù)之間的第一映射關(guān)系，并根據(jù)第一映射關(guān)系，將第一數(shù)據(jù)的格式轉(zhuǎn)換為第二格式，得到第二數(shù)據(jù)；第二格式為KeyValue格式，第一映射關(guān)系用于表明根據(jù)第一格式的數(shù)據(jù)轉(zhuǎn)換得到的每個(gè)Value對(duì)應(yīng)的行屬性及列屬性；
[0280]存儲(chǔ)器601，用于存儲(chǔ)第二數(shù)據(jù)。
[0281]可選的，在本發(fā)明另一實(shí)施例中，處理器602還用于:
[0282]在通過存儲(chǔ)器601存儲(chǔ)第二數(shù)據(jù)之后，根據(jù)更新前的第一映射關(guān)系將第二數(shù)據(jù)恢復(fù)為第一格式的第一數(shù)據(jù)；
[0283]使用第二映射關(guān)系更新存儲(chǔ)的第一映射關(guān)系；第二映射關(guān)系用于表明根據(jù)第一格式的數(shù)據(jù)轉(zhuǎn)換得到的每個(gè)Value對(duì)應(yīng)的行屬性及列屬性，且第一映射關(guān)系中的每個(gè)value對(duì)應(yīng)的行屬性與第二映射關(guān)系中的每個(gè)value對(duì)應(yīng)的行屬性不同，和/或，第一映射關(guān)系中的每個(gè)value對(duì)應(yīng)的列屬性與第二映射關(guān)系中的每個(gè)value對(duì)應(yīng)的列屬性不同；
[0284]根據(jù)更新后的第一映射關(guān)系將第一數(shù)據(jù)的格式轉(zhuǎn)換為第三格式，得到第三數(shù)據(jù)；
[0285]根據(jù)第三數(shù)據(jù)更新存儲(chǔ)的第二數(shù)據(jù)。
[0286]可選的，在本發(fā)明另一實(shí)施例中，處理器602還用于:
[0287]在通過存儲(chǔ)器601存儲(chǔ)第二數(shù)據(jù)之后，若接收到應(yīng)用層下發(fā)的讀取所述第一數(shù)據(jù)的指令，對(duì)存儲(chǔ)的第二數(shù)據(jù)進(jìn)行讀取；根據(jù)第一映射關(guān)系，將第一數(shù)據(jù)的格式轉(zhuǎn)換為第一格式，得到第四數(shù)據(jù)；
[0288]發(fā)送器604用于:向應(yīng)用層反饋輸出第四數(shù)據(jù)。
[0289]請(qǐng)參見圖7A，基于同一發(fā)明構(gòu)思以及上述各實(shí)施例，本發(fā)明一個(gè)實(shí)施例還提供一種數(shù)據(jù)讀取裝置，該數(shù)據(jù)讀取裝置可以包括存儲(chǔ)器701、處理器702和發(fā)送器703?？蛇x的，請(qǐng)參見圖7B，在本發(fā)明另一實(shí)施例中，該數(shù)據(jù)讀取裝置還可以包括接收器704。
[0290]處理器702具體可以是CPU或ASIC，可以是一個(gè)或多個(gè)用于控制程序執(zhí)行的集成電路，可以是使用FPGA開發(fā)的硬件電路，可以是基帶芯片。存儲(chǔ)器701的數(shù)量可以是一個(gè)或多個(gè)。存儲(chǔ)器701可以包括ROM、RAM和磁盤存儲(chǔ)器。發(fā)送器703和接收器704可以屬于射頻系統(tǒng)，發(fā)送器703和接收器704用于與外部設(shè)備進(jìn)行網(wǎng)絡(luò)通信，具體可以通過以太網(wǎng)、無線接入網(wǎng)、無線局域網(wǎng)等網(wǎng)絡(luò)與外部設(shè)備進(jìn)行通信。發(fā)送器703和接收器704可以是物理上相互獨(dú)立的兩個(gè)元件，也可以是物理上的同一個(gè)元件。
[0291]這些存儲(chǔ)器701、發(fā)送器703和接收器704可以通過總線與處理器702相連接，或者也可以通過專門的連接線分別與處理器702連接。
[0292]通過對(duì)處理器702進(jìn)行設(shè)計(jì)編程，將前述所示的方法所對(duì)應(yīng)的代碼固化到芯片內(nèi)，從而使芯片在運(yùn)行時(shí)能夠執(zhí)行前述實(shí)施例中的所示的方法。如何對(duì)處理器702進(jìn)行設(shè)計(jì)編程為本領(lǐng)域技術(shù)人員所公知的技術(shù)，這里不再贅述。
[0293]本發(fā)明實(shí)施例中，
[0294]處理器702，用于若接收到應(yīng)用層下發(fā)的讀取第一數(shù)據(jù)的指令，對(duì)存儲(chǔ)的第二數(shù)據(jù)進(jìn)行讀取；根據(jù)第一映射關(guān)系，將存儲(chǔ)器701中存儲(chǔ)的第二數(shù)據(jù)的KeyValue格式轉(zhuǎn)換為第一格式；第一映射關(guān)系用于表明根據(jù)第一格式的第一數(shù)據(jù)轉(zhuǎn)換得到的KeyValue格式的每個(gè)Value對(duì)應(yīng)的行屬性及列屬性；
[0295]發(fā)送器703，用于向應(yīng)用層反饋輸出格式轉(zhuǎn)換后的數(shù)據(jù)。
[0296]可選的，在本發(fā)明另一實(shí)施例中，
[0297]接收器704用于:在處理器702對(duì)存儲(chǔ)的第二數(shù)據(jù)進(jìn)行讀取之前，接收應(yīng)用層下發(fā)的待寫入的第一格式的第一數(shù)據(jù)；
[0298]處理器702還用于:獲取第一格式的數(shù)據(jù)與第二格式的數(shù)據(jù)之間的第一映射關(guān)系；第二格式為KeyValue格式；根據(jù)第一映射關(guān)系，將第一數(shù)據(jù)的格式轉(zhuǎn)換為第二格式，得到第二數(shù)據(jù)；
[0299]存儲(chǔ)器701還用于:存儲(chǔ)第二數(shù)據(jù)。
[0300]可選的，在本發(fā)明另一實(shí)施例中，處理器702還用于:
[0301]在存儲(chǔ)器701存儲(chǔ)第二數(shù)據(jù)之后，根據(jù)更新前的第一映射關(guān)系將第二數(shù)據(jù)恢復(fù)為第一格式的第一數(shù)據(jù)；
[0302]使用第二映射關(guān)系更新存儲(chǔ)的第一映射關(guān)系；第二映射關(guān)系用于表明根據(jù)第一格式的數(shù)據(jù)轉(zhuǎn)換得到的每個(gè)Value對(duì)應(yīng)的行屬性及列屬性，且第一映射關(guān)系中的每個(gè)value對(duì)應(yīng)的行屬性與第二映射關(guān)系中的每個(gè)value對(duì)應(yīng)的行屬性不同，和/或，第一映射關(guān)系中的每個(gè)value對(duì)應(yīng)的列屬性與第二映射關(guān)系中的每個(gè)value對(duì)應(yīng)的列屬性不同；
[0303]根據(jù)更新后的第一映射關(guān)系將第一數(shù)據(jù)的格式轉(zhuǎn)換為第三格式，得到第三數(shù)據(jù)；
[0304]根據(jù)第三數(shù)據(jù)更新存儲(chǔ)的第一數(shù)據(jù)。
[0305]請(qǐng)參見圖8，基于同一發(fā)明構(gòu)思以及上述各實(shí)施例，本發(fā)明一個(gè)實(shí)施例還提供一種數(shù)據(jù)存儲(chǔ)裝置800，數(shù)據(jù)存儲(chǔ)裝置800可以包括存儲(chǔ)器802和處理器801。可選的，請(qǐng)繼續(xù)參見圖8，在本發(fā)明另一實(shí)施例中，數(shù)據(jù)存儲(chǔ)裝置800還可以包括輸入/輸出接口(I/O接P )805和通信接口 804。
[0306]處理器801具體可以是CPU或ASIC，可以是一個(gè)或多個(gè)用于控制程序執(zhí)行的集成電路，可以是使用FPGA開發(fā)的硬件電路，可以是基帶芯片。存儲(chǔ)器802的數(shù)量可以是一個(gè)或多個(gè)。存儲(chǔ)器802可以包括ROM、RAM和磁盤存儲(chǔ)器。輸入/輸出接口 805內(nèi)包括若干專用寄存器和相應(yīng)的控制邏輯電路，它是處理器801 (例如CPU)和I/O設(shè)備之間交換信息的媒介和橋梁。通信接口(Communicat1n Interface)804可以是指中央處理器和標(biāo)準(zhǔn)的通信子系統(tǒng)之間的接口，例如RS232接口。
[0307]這些存儲(chǔ)器802、輸入/輸出接口 805和通信接口 804可以通過總線803與處理器801相連接。
[0308]通過對(duì)處理器801進(jìn)行設(shè)計(jì)編程，將前述所示的方法所對(duì)應(yīng)的代碼固化到芯片內(nèi)，從而使芯片在運(yùn)行時(shí)能夠執(zhí)行前述實(shí)施例中的所示的方法。如何對(duì)處理器801進(jìn)行設(shè)計(jì)編程為本領(lǐng)域技術(shù)人員所公知的技術(shù)，這里不再贅述。
[0309]本發(fā)明實(shí)施例中，存儲(chǔ)器802用于存儲(chǔ)計(jì)算機(jī)執(zhí)行指令，當(dāng)數(shù)據(jù)存儲(chǔ)裝置800運(yùn)行時(shí)，處理器801讀取所述存儲(chǔ)器802存儲(chǔ)的所述計(jì)算機(jī)執(zhí)行指令，以使數(shù)據(jù)存儲(chǔ)裝置800執(zhí)行如圖1流程所介紹的數(shù)據(jù)存儲(chǔ)方法。
[0310]請(qǐng)參見圖9，基于同一發(fā)明構(gòu)思以及上述各實(shí)施例，本發(fā)明一個(gè)實(shí)施例還提供一種數(shù)據(jù)讀取裝置900，數(shù)據(jù)讀取裝置900可以包括存儲(chǔ)器902和處理器901?？蛇x的，請(qǐng)繼續(xù)參見圖9，在本發(fā)明另一實(shí)施例中，數(shù)據(jù)讀取裝置900還可以包括輸入/輸出接口 905和通信接口 904。
[0311]處理器901具體可以是CPU或ASIC，可以是一個(gè)或多個(gè)用于控制程序執(zhí)行的集成電路，可以是使用FPGA開發(fā)的硬件電路，可以是基帶芯片。存儲(chǔ)器902的數(shù)量可以是一個(gè)或多個(gè)。存儲(chǔ)器902可以包括ROM、RAM和磁盤存儲(chǔ)器。輸入/輸出接口 905內(nèi)包括若干專用寄存器和相應(yīng)的控制邏輯電路，它是處理器901 (例如CPU)和I/O設(shè)備之間交換信息的媒介和橋梁。通信接口 904可以是指中央處理器和標(biāo)準(zhǔn)的通信子系統(tǒng)之間的接口，例如RS232 接口。
[0312]這些存儲(chǔ)器902、輸入/輸出接口 905和通信接口 904可以通過總線903與處理器901相連接。
[0313]通過對(duì)處理器901進(jìn)行設(shè)計(jì)編程，將前述所示的方法所對(duì)應(yīng)的代碼固化到芯片內(nèi)，從而使芯片在運(yùn)行時(shí)能夠執(zhí)行前述實(shí)施例中的所示的方法。如何對(duì)處理器901進(jìn)行設(shè)計(jì)編程為本領(lǐng)域技術(shù)人員所公知的技術(shù)，這里不再贅述。
[0314]本發(fā)明實(shí)施例中，存儲(chǔ)器902用于存儲(chǔ)計(jì)算機(jī)執(zhí)行指令，當(dāng)數(shù)據(jù)讀取裝置900運(yùn)行時(shí)，處理器901讀取存儲(chǔ)器902存儲(chǔ)的計(jì)算機(jī)執(zhí)行指令，以使數(shù)據(jù)讀取裝置900執(zhí)行如圖2流程所介紹的數(shù)據(jù)讀取方法。
[0315