考慮輻照偏置電壓動(dòng)態(tài)變化的cmos電路總劑量效應(yīng)仿真方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于CMOS集成電路的總劑量效應(yīng)模擬及設(shè)計(jì)加固驗(yàn)證領(lǐng)域。
【背景技術(shù)】
[0002] 半導(dǎo)體器件長(zhǎng)期工作于空間輻射環(huán)境中，輻射產(chǎn)生的過(guò)剩載流子在器件氧化層中 被俘獲，將導(dǎo)致器件的電學(xué)性能發(fā)生退化甚至整個(gè)芯片電路發(fā)生功能失效，這種累積電離 損傷稱為總劑量效應(yīng)。
[0003] 對(duì)于集成電路而言，通用的輻照測(cè)試僅能獲取宏觀集總電學(xué)參數(shù)隨累積劑量增加 而發(fā)生的變化，單純依靠試驗(yàn)很難給出明確、深入細(xì)節(jié)的失效機(jī)理分析。而借助仿真分析的 方法能夠?qū)暧^的失效表征進(jìn)行進(jìn)一步的甄別分析，同時(shí)給出效應(yīng)機(jī)理方面的解釋。另一 方面，仿真分析能夠在設(shè)計(jì)初期預(yù)測(cè)芯片的抗輻射性能，進(jìn)而提供修改設(shè)計(jì)的判據(jù)，極大地 降低成本需求。
[0004]總劑量效應(yīng)電路仿真的主體思想是將輻射效應(yīng)引入晶體管級(jí)的SPICE模型。首先 根據(jù)輻照測(cè)試數(shù)據(jù)構(gòu)建引入總劑量效應(yīng)的單管模型，然后結(jié)合商用工具進(jìn)行電路仿真。該 流程中構(gòu)建單管模型的部分已經(jīng)有數(shù)家機(jī)構(gòu)研究過(guò)，參見專利申請(qǐng)?zhí)?00910078910,名稱 為"一種與總劑量輻射相關(guān)的器件建模方法"；專利申請(qǐng)?zhí)?01010145101.X，名稱為"一種 對(duì)半導(dǎo)體器件進(jìn)行總劑量輻照提參建模的方法"。由于得到的單管模型對(duì)應(yīng)著單一輻照偏 置的情況（通常為輻照過(guò)程中柵極接工作電壓），通常的處理方法是在接下來(lái)的電路仿真 中設(shè)置所有的晶體管均勻添加單一輻照偏置，參見專利申請(qǐng)?zhí)?01010275725,名稱為"一種 估算集成電路輻照效應(yīng)的方法"。該簡(jiǎn)化未考慮到電路在實(shí)際工作中內(nèi)部晶體管的不同偏 置狀況及動(dòng)態(tài)變化，所得結(jié)果將會(huì)高估電路的輻射損傷程度，進(jìn)而低估電路的抗總劑量能 力。

【發(fā)明內(nèi)容】

[0005] 為了解決現(xiàn)有總劑量效應(yīng)電路仿真方法未考慮到電路在實(shí)際工作中內(nèi)部晶體管 的不同偏置狀況及動(dòng)態(tài)變化，所得結(jié)果不準(zhǔn)確的技術(shù)問(wèn)題，本發(fā)明提供一種針對(duì)CMOS電路 考慮到輻照過(guò)程中偏置狀況動(dòng)態(tài)變化的電路模擬方法，用于更加合理準(zhǔn)確的研究電路的總 劑量效應(yīng)并且預(yù)測(cè)其抗輻照能力。
[0006] 本發(fā)明的技術(shù)解決方案是：一種考慮輻照過(guò)程中輻照偏置電壓動(dòng)態(tài)變化的CMOS 電路總劑量效應(yīng)仿真方法，其特征在于，包括如下步驟：
[0007] 1)單管損傷模型建立
[0008] 1. 1)選定與待研究CMOS電路特征尺寸相同的單管試驗(yàn)片；
[0009] 1. 2)測(cè)試單管試驗(yàn)片在不同累積劑量、最劣輻照電壓偏置作用下單管試驗(yàn)片的電 學(xué)性能退化；提取電學(xué)性能退化的具體數(shù)值構(gòu)建最劣輻照電壓偏置下的單管損傷模型；
[0010] 2)對(duì)待研究CMOS電路執(zhí)行瞬態(tài)仿真，描述不同輻照偏置電壓對(duì)氧化層中空穴產(chǎn) 額的影響，并建立輻照偏置電壓與測(cè)試用輻照電壓之間的關(guān)系
[0011] 2. 1)設(shè)定輻照過(guò)程中激勵(lì)源、激勵(lì)源的持續(xù)時(shí)間、該持續(xù)時(shí)間段內(nèi)的瞬態(tài)仿真步 長(zhǎng)和仿真劑量率，
[0012] 2. 2)執(zhí)行瞬態(tài)仿真，對(duì)每一步仿真進(jìn)行監(jiān)測(cè)并記錄待研究CMOS電路中各個(gè)單管 器件的源極、漏極、柵極和襯底四端電壓；
[0013] 2.3)利用步驟2.2)記錄的參數(shù)換算出單步時(shí)間間隔內(nèi)的氧化層內(nèi)電場(chǎng)強(qiáng)度和空 穴產(chǎn)額，并得出氧化層內(nèi)電場(chǎng)強(qiáng)度和空穴產(chǎn)額之間的關(guān)系；
[0014] 2.4)利用步驟2.3)所得出的氧化層內(nèi)電場(chǎng)強(qiáng)度和空穴產(chǎn)額之間的關(guān)系，并采用 等效累積劑量的概念描述任意時(shí)刻輻照偏置電壓與測(cè)試用輻照電壓之間的關(guān)系，具體為：
[0015] ⑵
[0016] 其中，Vgb代表柵極與襯底間的電壓差，輻照偏置電壓，EM代表氧化層中的電場(chǎng)強(qiáng) 度，具體數(shù)值由Vgb計(jì)算得到，Y代表空穴產(chǎn)額（逃脫初始復(fù)合的空穴比例），Y(E 表示第 i步時(shí)間段內(nèi)的空穴產(chǎn)額A表示第i步時(shí)間段內(nèi)的累積劑量，Ydx)|v=Vda表示步驟1) 中不同累積劑量、最劣輻照電壓偏置下的空穴產(chǎn)額，該數(shù)值不隨累積劑量增加而發(fā)生變化，vdd表不最劣偏置電壓；
[0017] 3)結(jié)合步驟1)所建立的單管損傷模型，近似認(rèn)為步驟1. 2)中不同累積劑量間單 管試驗(yàn)片的性能退化滿足連續(xù)、線性的特征，利用線性差值求取累積劑量等于步驟2. 4)所 求取的等效累積劑量時(shí)的電路中單管器件的電學(xué)性能退化；
[0018] 4)利用步驟3)所求取的電學(xué)性能退化具體數(shù)值對(duì)輻照后的各個(gè)單管器件的參數(shù) 進(jìn)行動(dòng)態(tài)更新。
[0019] 上述步驟2. 3)中將輻照偏置電壓對(duì)于氧化層中空穴產(chǎn)額的影響采用公式（1)描 述：
[0020] (1)
[0021] E%。和m為待定參數(shù)，由輻射類型所決定，對(duì)于常用的Co-60y射線源來(lái)說(shuō)，E%。 =0. 65MV/cm,m= 0.9〇
[0022] 上述步驟2)中對(duì)待研究CMOS電路的瞬態(tài)仿真，分為三個(gè)時(shí)間階段，分別為輻照 前、輻照過(guò)程中和輻照后，輻照前與輻照后激勵(lì)源的設(shè)定都用于檢測(cè)電路的工作性能，盡量 選用相等的上升或下降時(shí)間等參數(shù)，輻照過(guò)程中激勵(lì)源的設(shè)定將與實(shí)際開展輻照測(cè)試時(shí)的 狀況相一致，其持續(xù)時(shí)間、該時(shí)間段內(nèi)的瞬態(tài)仿真步長(zhǎng)和仿真劑量率都將作為可調(diào)節(jié)的參 數(shù)用于體現(xiàn)累積劑量的數(shù)值。
[0023] 上述步驟2) -4)所采用的仿真工具為SPICE。
[0024] 上述步驟1)單管損傷模型建立選用的是與SPICE仿真工具相兼容的Verilog-A 語(yǔ)言編程。
[0025] 本發(fā)明的優(yōu)點(diǎn)在于：
[0026] 1、本發(fā)明提出的利用電路仿真研究CMOS電路總劑量效應(yīng)的方法，能夠考慮到輻 照過(guò)程中偏置狀況動(dòng)態(tài)、多樣變化的實(shí)際情況，實(shí)現(xiàn)了利用單一輻照偏置下實(shí)測(cè)單管的電 學(xué)性能退化數(shù)據(jù)推算出任意輻照偏置下單管，以及輻照過(guò)程中處于任意工作模式、由大量 輻照過(guò)程中偏置情況各異單管所組成集成電路的實(shí)際性能退化。
[0027] 2、本發(fā)明利用解析方法實(shí)現(xiàn)了不同輻照偏置情況下單管電學(xué)性能退化之間的轉(zhuǎn) 換，避免了需要在各種輻照偏置下開展單管輻照實(shí)驗(yàn)，可以極大地節(jié)約實(shí)驗(yàn)成本。
[0028] 3、本發(fā)明利用Verilog-A語(yǔ)言加以實(shí)現(xiàn)后可以很方便的被電路仿真軟件SPICE調(diào) 用，從而實(shí)現(xiàn)對(duì)輻照過(guò)程中處于任意工作狀態(tài)的CMOS電路預(yù)測(cè)其性能退化，能夠方便的嵌 入到通用電路設(shè)計(jì)流程中。
【附圖說(shuō)明】
[0029] 圖1 :構(gòu)建最劣偏置下單管損傷模型的流程圖；
[0030] 圖2:所構(gòu)建最劣偏置下單管損傷模型與實(shí)測(cè)數(shù)據(jù)的對(duì)比；
[0031] 圖3:本發(fā)明的主體流程圖；
[0032] 圖4:結(jié)合P0R電路的仿真實(shí)例。
【具體實(shí)施方式】
[0033] 本發(fā)明重點(diǎn)解決已有方法的不足，對(duì)CMOS電路總劑量效應(yīng)進(jìn)行模擬計(jì)算時(shí)，將考 慮到輻照過(guò)程中各單管的實(shí)際工作狀況，允許其動(dòng)態(tài)變化并且不局限于已設(shè)定的單一輻照 偏置（通常為最劣偏置）。通過(guò)研究累積劑量與輻照偏置對(duì)于器件電學(xué)性能退化的協(xié)同作 用，成功提出一種模擬CMOS電路總劑量效應(yīng)的方法。
[0034] 下面結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)例做進(jìn)一步的闡述。
[0035] 圖1所示為構(gòu)建最劣偏置下單管損傷模型的流程圖，與
【發(fā)明內(nèi)容】
中的步驟1)相對(duì) 應(yīng)。研究基礎(chǔ)為與待研究CMOS電路特征尺寸相同的單管試驗(yàn)片，選取若干累積劑量點(diǎn)，測(cè) 試最劣偏