一種基于pci-e接口的fc-ae-asm通訊板卡的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通訊技術(shù)領(lǐng)域，特別涉及一種基于PC1-E接口的FC-AE-ASM通訊板卡。
【背景技術(shù)】
[0002]二十世紀(jì)七十年代以來(lái)，航空電子已從模擬化系統(tǒng)迅速發(fā)展為數(shù)字化系統(tǒng)。航空電子系統(tǒng)結(jié)構(gòu)經(jīng)歷了分立式、聯(lián)合式、綜合式以及先進(jìn)綜合式發(fā)展。聯(lián)合式航空電子系統(tǒng)數(shù)據(jù)通信主要采用RS-422、RS-485、ARINC429以及MIL-STD-1553等通信協(xié)議，這些數(shù)據(jù)通信協(xié)議具有可靠性高、通信質(zhì)量穩(wěn)定等特點(diǎn)，在當(dāng)代航空、航海等軍事通信領(lǐng)域得到了廣泛應(yīng)用。但是這些通信協(xié)議中，采用并行傳輸方式的協(xié)議造價(jià)成本高，且在長(zhǎng)距離傳輸時(shí)，數(shù)據(jù)線之間的干擾增加，數(shù)據(jù)容易產(chǎn)生錯(cuò)誤，因此其并不適于長(zhǎng)距離的數(shù)據(jù)傳輸，而一般的串行數(shù)據(jù)傳輸方式(如RS-422、RS-485等)雖然在數(shù)據(jù)傳輸方面雖然各有特點(diǎn)，但其在傳輸速率和傳輸距離方面仍不盡人意?？傊捎谏鲜鰠f(xié)議數(shù)據(jù)傳輸率低、容錯(cuò)能力有限和維修工作復(fù)雜等系統(tǒng)局限性，因此通常只適用于自身具有數(shù)據(jù)處理能力的子系統(tǒng)之間數(shù)據(jù)量較小的數(shù)據(jù)傳輸，不能滿足綜合化航空電子系統(tǒng)對(duì)數(shù)據(jù)通信的要求。
[0003]航空電子環(huán)境下的光纖通道協(xié)議(FC-AE)包含F(xiàn)C-AE-ASM、FC-AE-1553、FC-AE-RDMA等多種FC上層協(xié)議，這些協(xié)議適應(yīng)統(tǒng)一網(wǎng)絡(luò)的廣泛性要求，滿足航空電子發(fā)展的需要，得到了眾多民用、軍用公司的支持和參與。
[0004]目前，我國(guó)使用較多的機(jī)載數(shù)據(jù)總線有ARINC 429和MIL-STD-1553B總線。與歐美等國(guó)家先進(jìn)水平相比，我國(guó)戰(zhàn)機(jī)的航空電子綜合化水平和航空電子設(shè)備存在著較大差距。我國(guó)也已明確將使用光纖通道統(tǒng)一網(wǎng)絡(luò)FC作為我國(guó)新一代軍機(jī)航電系統(tǒng)的標(biāo)準(zhǔn)，在新一代戰(zhàn)機(jī)中將裝備具有FC總線的航電系統(tǒng)。作為FC-AE協(xié)議簇中的一員，F(xiàn)C-AE-ASM (航空電子環(huán)境下光纖通道的匿名消息傳輸協(xié)議)以其低延遲、高數(shù)據(jù)通信效率、實(shí)時(shí)通信能力強(qiáng)等優(yōu)點(diǎn)已被應(yīng)用于新一代航電系統(tǒng)，市場(chǎng)前景廣闊。
[0005]然而目前的FC-AE-ASM協(xié)議，實(shí)現(xiàn)數(shù)據(jù)傳輸與計(jì)算機(jī)終端連接的結(jié)構(gòu)較為繁復(fù)，成本較高，并且該連接的傳輸速率不足，偶有數(shù)據(jù)收發(fā)不及時(shí)情況，在對(duì)數(shù)據(jù)傳輸要求精準(zhǔn)高速的航電領(lǐng)域，這無(wú)疑是制約該技術(shù)發(fā)展的一個(gè)重要因素。
[0006]有鑒于此，特提出本發(fā)明。

【發(fā)明內(nèi)容】

[0007]本發(fā)明要解決的技術(shù)問(wèn)題在于克服現(xiàn)有技術(shù)的不足，提供一種基于PC1-E接口的FC-AE-ASM通訊板卡，實(shí)現(xiàn)計(jì)算機(jī)終端與協(xié)議傳輸端之間的數(shù)據(jù)高速傳輸。
[0008]為解決上述技術(shù)問(wèn)題，本發(fā)明采用技術(shù)方案的基本構(gòu)思是:
一種基于PC1-E接口的FC-AE-ASM通信板卡，包括FPGA芯片、DDR2 (第二代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)模塊、電源管理模塊、光收發(fā)模塊、可編程時(shí)鐘和配置芯片；
FPGA芯片的存儲(chǔ)控制信號(hào)輸入輸出端連接DDR2模塊的存儲(chǔ)控制信號(hào)輸出輸入端；FPGA芯片的傳輸數(shù)據(jù)輸入輸出端與光收發(fā)模塊的數(shù)據(jù)輸出輸入端連接，F(xiàn)PGA芯片與PC1-E總線接口連接；所述電源管理模塊的輸入與所述PC1-E總線接口連接；所述FPGA芯片的時(shí)鐘輸入還與可編程時(shí)鐘連接；所述FPGA芯片與所述配置芯片連接；
所述電源管理模塊的輸入電壓為3.3V，且該電源管理模塊設(shè)有電壓分別為1.0V、
1.2V、1.8V和2.5V的至少四種電壓輸出。
[0009]上述的基于PC1-E接口的FC-AE-ASM通信板卡，所述FPGA芯片的頂層模塊包括FC模塊部分、數(shù)據(jù)緩存部分和PC1-E部分；
所述PC1-E部分包括PC1-E EP (PC1-E端點(diǎn))、DMA (直接內(nèi)存存取)控制器、寄存器和GTP (高速串行收發(fā)器)；所述PC1-E EP通過(guò)所述GTP與所述PC1-E總線連接；所述DMA控制器與所述寄存器連接；
所述數(shù)據(jù)緩存部分包括FC通道接口控制模塊，所述FC通道接口控制模塊與用戶接口連接，所述FC通道接口控制模塊通過(guò)Tx緩沖模塊讀取來(lái)自所述DMA控制器的信息并將該信息傳遞給所述用戶接口，所述FC通道接口控制模塊通過(guò)Rx緩沖模塊讀取來(lái)自所述用戶接口的信息并將該信息傳遞給所述DMA控制器；
所述FC模塊部分包括MAC (媒體接入控制)模塊、用戶接口、管理接口、信用管理模塊和鏈路控制模塊；所述用戶接口、信用管理模塊和所述鏈路控制模塊均與所述MAC模塊連接；所述管理接口與所述寄存器連接；所述鏈路控制模塊通過(guò)GTP連入FC總線。
[0010]上述的基于PC1-E接口的FC-AE-ASM通信板卡，每個(gè)所述DMA控制器通過(guò)兩個(gè)數(shù)據(jù)緩存部分分別與兩個(gè)FC模塊部分相連；每個(gè)數(shù)據(jù)緩存部分僅以一個(gè)FC模塊部分作為對(duì)象進(jìn)行數(shù)據(jù)緩存。
[0011]上述的基于PC1-E接口的FC-AE-ASM通信板卡，所述PC1-E總線為4位總線，該P(yáng)C1-E總線通過(guò)兩個(gè)GTP與所述PC1-E EP連接。
[0012]上述的基于PC1-E接口的FC-AE-ASM通信板卡，所述DDR2模塊的SDRAM芯片，單片大小為512M，數(shù)據(jù)總線寬度為16位，兩片合成32位數(shù)據(jù)線后使用，該芯片為Micron公司的 MT47H128M16HG-3。
[0013]上述的基于PC1-E接口的FC-AE-ASM通信板卡，所述FPGA芯片還連接有復(fù)位電路；所述復(fù)位電路包括電阻R1、電阻R2、復(fù)位按鍵開(kāi)關(guān)K、電容Cl、二極管VD和與FPGA芯片的復(fù)位接口相連復(fù)位端子；
所述二極管VD的負(fù)極和所述電阻Rl的一端均與供電電源正極相連；所述電阻Rl的另一端、二極管VD的正極、電阻R2的一端和電容Cl的正極均與所述復(fù)位端子相連；所述電阻R2的另一端與復(fù)位按鍵開(kāi)關(guān)K的一端相連；所述復(fù)位按鍵開(kāi)關(guān)K的另一端和電容Cl的負(fù)極均接地。
[0014]采用上述技術(shù)方案后，本發(fā)明與現(xiàn)有技術(shù)相比具有以下有益效果:
對(duì)于能夠支持最高4.25Gbps的傳輸速率，最遠(yuǎn)距離達(dá)到15km的光纖協(xié)議通道，提升了其與計(jì)算機(jī)終端之間數(shù)據(jù)傳輸速度15%。
【附圖說(shuō)明】
[0015]圖1是本發(fā)明基于PC1-E接口的FC-AE-ASM通信板卡的硬件結(jié)構(gòu)示意圖。
[0016]圖2是本發(fā)明FPGA芯片的頂層模塊結(jié)構(gòu)示意圖。
[0017]圖3是本發(fā)明復(fù)位電路圖。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖和具體實(shí)施例，對(duì)本發(fā)明作進(jìn)一步說(shuō)明，以助于理解本發(fā)明的內(nèi)容。
[0019]如圖1所示，本發(fā)明提供了一種基于PC1-E接口的FC-AE-ASM通信板卡，包括FPGA芯片、DDR2 (第二代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)模塊、電源管理模塊、光收發(fā)模塊、可編程時(shí)鐘和配置芯片。本實(shí)施例中FPGA型號(hào)為Xilinx公司Virtex5 LXT系列的XC5VLX110T-1FFG1136I。FPGA芯片的存儲(chǔ)控制信號(hào)輸入輸出端連接DDR2模塊的存儲(chǔ)控制信號(hào)輸出輸入端；DDR2模塊實(shí)現(xiàn)FPGA的信息存儲(chǔ)，該DDR2模塊的SDRAM芯片單片大小為512M，數(shù)據(jù)總線寬度為16位，兩片合成32位數(shù)據(jù)線后使用，能夠有效保障FPGA的信息讀存功能，在本實(shí)施例中，DDR2模塊的芯片為Micron公司生產(chǎn)的MT47H128M16HG-3，其工作頻率在200MHz下，有效滿足FPGA需求。
[0020]FPGA芯片的傳輸數(shù)據(jù)輸入輸出端與光收發(fā)模塊的數(shù)據(jù)輸出輸入端連接，F(xiàn)PGA芯片與PC1-E總線接口連接。如此，F(xiàn)PGA能夠完成高頻光信號(hào)與電信號(hào)之間轉(zhuǎn)換和PC1-E總線與FC總線之間的信息交互功能。所述電源管理模塊的輸入與所述PC1-E總線接口連接；所述電源管理模塊的輸入電壓為3.3V，且該電源管理模塊設(shè)有電壓分別為1.0VU.2V、1.8V和2.5V的至少四種電壓輸出。電源管理模塊能夠統(tǒng)一為FPGA及其擴(kuò)展元件實(shí)現(xiàn)供電管理，滿足不同的元件電壓需求。
[0021]所述FPGA芯片的時(shí)鐘輸入還與可編程時(shí)鐘連接；實(shí)現(xiàn)計(jì)時(shí)和計(jì)數(shù)功能，為FPGA進(jìn)行數(shù)據(jù)同步提供時(shí)鐘依據(jù)。所述FPGA芯片與所述配置芯片連接；配置芯片用于實(shí)現(xiàn)FPGA的初始配置實(shí)現(xiàn)，保證功能正常實(shí)現(xiàn)。本實(shí)施例中，該配置芯片型號(hào)選用為Xilinx公司的XCF32PV0G48Co
[0022]為了保證FPGA正常工作，實(shí)現(xiàn)復(fù)位功能。該FPGA芯片還連接有復(fù)位電路；如圖3所示，所述復(fù)位電路包括電阻R1、電阻R2、復(fù)位按鍵開(kāi)關(guān)K、電容Cl、二極管VD和與FPGA芯片的復(fù)位接口相連復(fù)位端子；所述二極管VD的負(fù)極和所述電阻Rl的一端均與供電電源正極相連；所述電阻Rl的另一端、二極管VD的正極、電阻R2的一