成要素中，SATA I/F21、協(xié)議控制部22、PMU24、CPU26、地址管理信息存儲(chǔ)部29和DRAM35的電源始終開(kāi)啟。
[0108]在圖6A中示出了在從主機(jī)20接收數(shù)據(jù)時(shí)的SSD5內(nèi)的電源的開(kāi)啟/關(guān)閉設(shè)置。在圖6A?圖6F中，斜線部分表示電源關(guān)閉狀態(tài)。當(dāng)SSD5從主機(jī)20接收數(shù)據(jù)時(shí)，該數(shù)據(jù)經(jīng)由SATA I/F21而發(fā)送到協(xié)議控制部22。
[0109]在圖6B中示出了在加密數(shù)據(jù)時(shí)的SSD5內(nèi)的電源的開(kāi)啟/關(guān)閉設(shè)置。協(xié)議控制部22在從主機(jī)20接收數(shù)據(jù)時(shí)，將數(shù)據(jù)發(fā)送到加密器23。PMU24在協(xié)議控制部22向加密器23發(fā)送數(shù)據(jù)之前，開(kāi)啟加密器23和DRAM I/F28的電源。然后，當(dāng)數(shù)據(jù)被發(fā)送到加密器23時(shí)，加密器23對(duì)數(shù)據(jù)進(jìn)行加密。
[0110]在圖6C中示出了在DRAM35中暫時(shí)存儲(chǔ)經(jīng)過(guò)加密了的數(shù)據(jù)時(shí)的SSD5內(nèi)的電源的開(kāi)啟/關(guān)閉設(shè)置。在協(xié)議控制部22向加密器23發(fā)送數(shù)據(jù)時(shí)，PMU24關(guān)閉協(xié)議控制部22的電源。加密器23將加密了的數(shù)據(jù)經(jīng)由DRAM I/F28發(fā)送到DRAM35。由此，DRAM35暫時(shí)存儲(chǔ)從DRAM I/F28發(fā)送來(lái)的數(shù)據(jù)。
[0111]在圖6D中示出了執(zhí)行經(jīng)過(guò)加密了的數(shù)據(jù)的糾錯(cuò)時(shí)的SSD5內(nèi)的電源的開(kāi)啟/關(guān)閉設(shè)置。在加密器23向DRAM35發(fā)送數(shù)據(jù)時(shí)，PMU24關(guān)閉加密器23的電源。DRAM35將暫時(shí)存儲(chǔ)的數(shù)據(jù)經(jīng)由DRAM I/F28向ECC25發(fā)送。PMU24在DRAM35即將向ECC25發(fā)送數(shù)據(jù)之前，開(kāi)啟ECC25的電源。由此，ECC25執(zhí)行寫(xiě)入NAND40 (O)?40 (3)的數(shù)據(jù)的糾錯(cuò)處理。
[0112]在圖6E中示出了在數(shù)據(jù)緩沖器30中暫時(shí)存儲(chǔ)數(shù)據(jù)時(shí)的SSD5內(nèi)的電源的開(kāi)啟/關(guān)閉設(shè)置。在DRAM35經(jīng)由DRAM I/F28向ECC25發(fā)送數(shù)據(jù)時(shí)，PMU24關(guān)閉DRAM I/F28的電源。ECC25將執(zhí)行了糾錯(cuò)處理后的數(shù)據(jù)發(fā)送到數(shù)據(jù)緩沖器30。PMU24在ECC25即將向數(shù)據(jù)緩沖器30發(fā)送數(shù)據(jù)之前，開(kāi)啟數(shù)據(jù)緩沖器30的電源。由此，數(shù)據(jù)緩沖器30暫時(shí)存儲(chǔ)從ECC25發(fā)送來(lái)的數(shù)據(jù)。
[0113]在圖6F中示出了將數(shù)據(jù)寫(xiě)入NAND40 (O)?40 (3)時(shí)的SSD5內(nèi)的電源的開(kāi)啟/關(guān)閉設(shè)置。在ECC25將數(shù)據(jù)發(fā)送到數(shù)據(jù)緩沖器30時(shí)，PMU24關(guān)閉ECC25的電源。數(shù)據(jù)緩沖器30將暫時(shí)存儲(chǔ)的數(shù)據(jù)經(jīng)由NAND I/F31、Ch32 (O)?32 (3)發(fā)送到NAND40 (O)?40
(3)。PMU24在數(shù)據(jù)緩沖器30即將向NAND I/F31發(fā)送之前，開(kāi)啟NAND I/F31、Ch32 (O)?32 (3)和NAND40 (O)?40 (3)的電源。由此，NAND40 (O)?40 (4)存儲(chǔ)來(lái)自主機(jī)20的數(shù)據(jù)。
[0114]另外，PMU24也可以在 NAND I/F31、Ch32 (O)?32 (3)和 NAND40 (O)?40 (3)中只開(kāi)啟在數(shù)據(jù)的寫(xiě)入中使用的電源，關(guān)閉其它電源。
[0115]此外，在ECC25具有數(shù)據(jù)寫(xiě)入用的ECC、數(shù)據(jù)讀出用的ECC等多個(gè)ECC的情況下，PMU24也可以對(duì)每個(gè)ECC設(shè)定電源的開(kāi)啟/關(guān)閉。在這種情況下，在數(shù)據(jù)寫(xiě)入時(shí)，開(kāi)啟數(shù)據(jù)寫(xiě)入用的ECC，并且同時(shí)關(guān)閉數(shù)據(jù)讀出用的ECC。此外，在數(shù)據(jù)讀出時(shí)，開(kāi)啟數(shù)據(jù)讀出用的ECC,并且同時(shí)關(guān)閉數(shù)據(jù)寫(xiě)入用的ECC。
[0116]這樣，根據(jù)第3實(shí)施方式，由于根據(jù)指示數(shù)據(jù)處理的命令，關(guān)閉在數(shù)據(jù)處理中不需要的電路的電源，因此，能夠降低SSD5的消耗電力。
[0117]雖然說(shuō)明了本發(fā)明的幾個(gè)實(shí)施方式，但這些實(shí)施方式是作為例子提出的，并不意味著限定發(fā)明的范圍。這些新的實(shí)施方式可以采用其它各種形式實(shí)施，在不脫離發(fā)明要旨的范圍中，可以進(jìn)行各種省略、置換、變更。這些實(shí)施方式和/或其變形包含在發(fā)明的范圍和/或主旨中，同時(shí)也包含在權(quán)利要求的范圍所記載的發(fā)明及其等同的范圍中。
【主權(quán)項(xiàng)】
1.一種信息處理系統(tǒng),包括: 第I存儲(chǔ)裝置，其具有第I非易失性存儲(chǔ)器； 第2存儲(chǔ)裝置，其具有第2非易失性存儲(chǔ)器； 主機(jī)裝置，其控制上述第I存儲(chǔ)裝置和上述第2存儲(chǔ)裝置； 其中，上述主機(jī)裝置在滿足了第I條件的情況下，使上述第I存儲(chǔ)裝置存儲(chǔ)的數(shù)據(jù)移動(dòng)到上述第2存儲(chǔ)裝置，并在移動(dòng)后使上述第I存儲(chǔ)裝置的電源關(guān)閉，當(dāng)需要在上述第I存儲(chǔ)裝置中執(zhí)行數(shù)據(jù)處理時(shí)，使上述第I存儲(chǔ)裝置的電源開(kāi)啟。
2.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，其中，上述第I存儲(chǔ)裝置是SSD或者HDD，上述第2存儲(chǔ)裝置是SSD或者HDD。
3.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，其中，上述第I條件是:上述第I存儲(chǔ)裝置的工作消耗電力比第I電力值高，并且上述第2存儲(chǔ)裝置的工作消耗電力比第2電力值低。
4.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，其中，上述第I條件是:上述第I存儲(chǔ)裝置的預(yù)定期間的訪問(wèn)頻率比第I值低，并且上述第2存儲(chǔ)裝置的預(yù)定期間的訪問(wèn)頻率比第2值聞。
5.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，其中，上述第I條件是:在上述第I存儲(chǔ)裝置中存儲(chǔ)的數(shù)據(jù)量比第I量少，并且在上述第2存儲(chǔ)裝置中存儲(chǔ)的數(shù)據(jù)量比第2量多。
6.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，其中，上述第I條件是:上述第I存儲(chǔ)裝置的數(shù)據(jù)傳送速度比第I速度慢，并且上述第2存儲(chǔ)裝置的數(shù)據(jù)傳送速度比第2速度快。
7.根據(jù)權(quán)利要求6所述的信息處理系統(tǒng)，其中，上述第I存儲(chǔ)裝置經(jīng)由PCIe接口或者CPU的存儲(chǔ)器總線與上述主機(jī)裝置連接； 上述第2存儲(chǔ)裝置經(jīng)由SATA接口或者SAS接口與上述主機(jī)裝置連接。
8.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，還包括: 第3存儲(chǔ)裝置，其具有第3非易失性存儲(chǔ)器； 其中，上述主機(jī)裝置在滿足了第2條件的情況下，對(duì)于上述第3存儲(chǔ)裝置，分割在上述第3存儲(chǔ)裝置中存儲(chǔ)的數(shù)據(jù)，使分割后的數(shù)據(jù)移動(dòng)到上述第I存儲(chǔ)裝置和上述第2存儲(chǔ)裝置，并在移動(dòng)后使上述第3存儲(chǔ)裝置的電源關(guān)閉，當(dāng)需要在上述第3存儲(chǔ)裝置中執(zhí)行數(shù)據(jù)處理時(shí)，使上述第3存儲(chǔ)裝置的電源開(kāi)啟。
9.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，還包括: 第4存儲(chǔ)裝置，其具有第4非易失性存儲(chǔ)器； 其中，上述主機(jī)裝置在滿足了第3條件的情況下，使上述第I存儲(chǔ)裝置和上述第2存儲(chǔ)裝置存儲(chǔ)的數(shù)據(jù)移動(dòng)到上述第4存儲(chǔ)裝置，并在移動(dòng)后使上述第I存儲(chǔ)裝置和上述第2存儲(chǔ)裝置的電源關(guān)閉，當(dāng)需要在上述第I存儲(chǔ)裝置和上述第2存儲(chǔ)裝置中執(zhí)行數(shù)據(jù)處理時(shí)，使上述第I存儲(chǔ)裝置和上述第2存儲(chǔ)裝置的電源開(kāi)啟。
10.根據(jù)權(quán)利要求1所述的信息處理系統(tǒng)，還包括: 第5存儲(chǔ)裝置，其具有第5非易失性存儲(chǔ)器； 其中，上述主機(jī)裝置在滿足了第4條件的情況下，使上述第I存儲(chǔ)裝置或者上述第2存儲(chǔ)裝置存儲(chǔ)的數(shù)據(jù)中預(yù)定期間的訪問(wèn)頻率比第3值低的數(shù)據(jù)移動(dòng)到上述第5存儲(chǔ)裝置，并在移動(dòng)后使上述第5存儲(chǔ)裝置的電源關(guān)閉，當(dāng)需要在上述第5存儲(chǔ)裝置中執(zhí)行數(shù)據(jù)處理時(shí)，使上述第5存儲(chǔ)裝置的電源開(kāi)啟。
11.一種信息處理系統(tǒng),包括: 主機(jī)裝置；以及 存儲(chǔ)裝置，其能夠與上述主機(jī)裝置連接，并包括多個(gè)非易失性存儲(chǔ)器、能夠與上述多個(gè)非易失性存儲(chǔ)器I對(duì)I連接的多個(gè)通道、以及控制上述非易失性存儲(chǔ)器的控制部； 其中，上述控制部具有電源控制部，其關(guān)閉與上述多個(gè)非易失性存儲(chǔ)器中使用頻率比預(yù)定值低的第I非易失性存儲(chǔ)器連接的通道的電源。
12.根據(jù)權(quán)利要求11所述的信息處理系統(tǒng)，其中，上述電源控制部關(guān)閉上述多個(gè)通道中與上述多個(gè)非易失性存儲(chǔ)器的任意一個(gè)都不連接的通道的電源。
13.根據(jù)權(quán)利要求11所述的信息處理系統(tǒng)，其中，上述電源控制部關(guān)閉上述多個(gè)通道中由用戶指定的通道的電源。
14.根據(jù)權(quán)利要求11所述的信息處理系統(tǒng)，還包括:存儲(chǔ)部，其存儲(chǔ)上述多個(gè)通道中關(guān)閉上述電源的通道的信息； 其中，上述電源控制部根據(jù)上述信息關(guān)閉上述通道的電源。
15.根據(jù)權(quán)利要求11所述的信息處理系統(tǒng)，其中，上述電源控制部關(guān)閉上述多個(gè)通道中在從上述主機(jī)裝置接收的命令中指定的通道的電源。
16.根據(jù)權(quán)利要求11所述的信息處理系統(tǒng)，其中，上述電源控制部在上述多個(gè)非易失性存儲(chǔ)器中針對(duì)讀狀態(tài)命令的答復(fù)沒(méi)有在預(yù)定時(shí)間內(nèi)從第2非易失性存儲(chǔ)器返回的情況下，關(guān)閉上述多個(gè)通道中能夠與上述第2非易失性存儲(chǔ)器連接的通道的電源。
17.根據(jù)權(quán)利要求11所述的信息處理系統(tǒng)，其中，上述電源控制部在上述多個(gè)非易失性存儲(chǔ)器中在第2非易失性存儲(chǔ)器內(nèi)存儲(chǔ)的能夠從上述主機(jī)訪問(wèn)的數(shù)據(jù)的值全部是O或者全部是I的情況下，關(guān)閉上述多個(gè)通道中能夠與上述第2非易失性存儲(chǔ)器連接的通道的電源。
18.—種存儲(chǔ)器系統(tǒng),包括: 主機(jī)裝置；以及 存儲(chǔ)裝置，其能夠與上述主機(jī)裝置連接，并包括多個(gè)非易失性存儲(chǔ)器、能夠與上述多個(gè)非易失性存儲(chǔ)器I對(duì)I連接的多個(gè)通道、控制上述非易失性存儲(chǔ)器的控制部、以及存儲(chǔ)從上述主機(jī)裝置接收到的命令的緩沖器； 其中，上述控制部根據(jù)在上述緩沖器中保存的命令，關(guān)閉在上述控制部中包含的預(yù)定電路的電源。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)器系統(tǒng)，其中，上述電源控制部開(kāi)啟能夠與上述多個(gè)非易失性存儲(chǔ)器中根據(jù)在上述緩沖器中保存的命令而成為訪問(wèn)對(duì)象的非易失性存儲(chǔ)器連接的通道的電源。
20.根據(jù)權(quán)利要求18所述的存儲(chǔ)器系統(tǒng)，其中，上述緩沖器是DRAM、SRAM或者在上述多個(gè)非易失性存儲(chǔ)器中包含的緩存區(qū)域。
【專利摘要】本發(fā)明公開(kāi)了信息處理系統(tǒng)以及存儲(chǔ)器系統(tǒng)。實(shí)施方式的信息處理系統(tǒng)包括：具有第1非易失性存儲(chǔ)器的第1存儲(chǔ)裝置；具有第2非易失性存儲(chǔ)器的第2存儲(chǔ)裝置；以及控制上述第1和第2存儲(chǔ)裝置的主機(jī)裝置。上述主機(jī)裝置在滿足可第1條件的情況下，使上述第1存儲(chǔ)裝置存儲(chǔ)的數(shù)據(jù)移動(dòng)到上述第2存儲(chǔ)裝置，其后使上述第1存儲(chǔ)裝置的電源關(guān)閉。進(jìn)一步地，上述主機(jī)裝置在需要在上述第1存儲(chǔ)裝置中執(zhí)行數(shù)據(jù)處理的情況下，使上述第1存儲(chǔ)裝置的電源開(kāi)啟。
【IPC分類】G06F3-06, G06F12-02
【公開(kāi)號(hào)】CN104850354
【申請(qǐng)?zhí)枴緾N201410082112
【發(fā)明人】市田真琴, 吉田哲和
【申請(qǐng)人】株式會(huì)社 東芝
【公開(kāi)日】2015年8月19日
【申請(qǐng)日】2014年3月7日
【公告號(hào)】US20150234448