存儲單元1和存儲單 元2 ;表示間接訪問選擇信號的比特序列為：00011，表示有3個存儲單元被選中，且被選中 的存儲單元為：存儲單元1、存儲單元2和存儲單元3。假設(shè)第一直接尋址寄存器中存儲的 表示間接訪問選擇信號的比特序列為表1中的第1種比特序列：〇〇〇1〇,則可以確定被選中 的存儲單元為：存儲單元1和存儲單元2。
[0090] 表1表示間接訪問選擇信號的N種比特序列和每個存儲單元是否被選中的對應(yīng) 關(guān)系
[0091]
【主權(quán)項】
1. 一種訪問間接尋址寄存器的方法，應(yīng)用于接口電路中，所述接口電路連接中央處理 器CPU和多個存儲單元，每個存儲單元包含多個間接尋址寄存器，其特征在于，所述方法包 括： 所述接口電路根據(jù)第一直接尋址寄存器中存儲的間接訪問選擇信號，選中至少兩個存 儲單元； 所述接口電路根據(jù)第二直接尋址寄存器中存儲的間接偏移地址，依次從每個選中的存 儲單元中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間接尋址寄 存器，所述間接偏移地址為所述間接尋址寄存器在所屬的存儲單元中的地址。
2. 如權(quán)利要求1所述的方法，其特征在于，在所述接口電路根據(jù)第一直接尋址寄存器 中存儲的間接訪問選擇信號，選中至少兩個存儲單元之前，所述方法還包括： 所述接口電路確定表示所述間接訪問選擇信號的N種比特序列和每個存儲單元是否 被選中的對應(yīng)關(guān)系； 所述接口電路根據(jù)第一直接尋址寄存器中存儲的間接訪問選擇信號，選中至少兩個存 儲單元，具體為： 所述接口電路根據(jù)所述對應(yīng)關(guān)系和所述第一直接尋址寄存器中存儲的表示所述間接 訪問選擇信號的比特序列，選中所述至少兩個存儲單元。
3. 如權(quán)利要求2所述的方法，其特征在于，所述接口電路確定表示所述間接訪問選擇 信號的N種比特序列和每個存儲單元是否被選中的對應(yīng)關(guān)系，包括： 所述接口電路確定用于表示所述間接訪問選擇信號的比特序列中各個比特的取值； 所述各個比特中的每一個比特與一個存儲單元對應(yīng)，所述比特的取值為第一值時表示 所述比特對應(yīng)的存儲單元被選中，所述比特的取值為第二值時表示所述比特對應(yīng)的存儲單 元未被選中。
4. 如權(quán)利要求2所述的方法，其特征在于，當所述CPU請求并行對至少兩個間接尋址寄 存器進行讀操作時，在所述依次從每個選中的存儲單元中選擇具有所述間接偏移地址的寄 存器，作為所述CPU請求并行訪問的間接尋址寄存器之后，所述方法還包括： 所述接口電路將從所述至少兩個間接尋址寄存器中讀出的數(shù)據(jù)發(fā)送到至少兩個第三 直接尋址寄存器，所述至少兩個第三直接尋址寄存器與所述至少兩個間接尋址寄存器一一 對應(yīng)。
5. 如權(quán)利要求2所述的方法，其特征在于，當所述CPU請求并行對至少兩個間接尋址寄 存器寫入同一數(shù)據(jù)時，在所述依次從每個選中的存儲單元中選擇具有所述間接偏移地址的 寄存器，作為所述CPU請求并行訪問的間接尋址寄存器之后，所述方法還包括： 所述接口電路從第四直接尋址寄存器中獲得所述同一數(shù)據(jù)； 所述接口電路將所述同一數(shù)據(jù)寫入所述至少兩個間接尋址寄存器。
6. 如權(quán)利要求2所述的方法，其特征在于，當所述CPU請求并行對至少兩個間接尋址 寄存器中的每個間接尋址寄存器分別寫入對應(yīng)數(shù)據(jù)時，在所述依次從每個選中的存儲單元 中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間接尋址寄存器之 后，所述方法還包括： 所述接口電路依次從至少兩個第四直接尋址寄存器中獲得與所述至少兩個間接尋址 寄存器中每個間接尋址寄存器對應(yīng)的數(shù)據(jù)； 所述接口電路將獲得的數(shù)據(jù)寫入對應(yīng)的間接尋址寄存器。
7. 如權(quán)利要求1-6中任一權(quán)項所述的方法，其特征在于，當所述CPU請求并行訪問的至 少兩個間接尋址寄存器的間接偏移地址不同時，所述第二直接尋址寄存器中存儲的至少兩 個間接偏移地址與所述至少兩個間接尋址寄存器--對應(yīng)。
8. -種訪問間接尋址寄存器的電子設(shè)備，其特征在于，包括： 中央處理器CPU，用于在請求并行訪問至少兩個間接尋址寄存器時，生成間接訪問選擇 信號和間接偏移地址，并分別存儲至第一直接尋址寄存器和第二直接尋址寄存器； 至少兩個存儲單元，每個存儲單元包含至少兩個間接尋址寄存器； 接口電路，包含所述第一直接尋址寄存器、所述第二直接尋址寄存器，所述接口電路 用于根據(jù)所述第一直接尋址寄存器中存儲的所述間接訪問選擇信號，選中至少兩個存儲單 元；根據(jù)所述第二直接尋址寄存器中存儲的所述間接偏移地址，依次從每個選中的存儲單 元中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間接尋址寄存 器，所述間接偏移地址為所述間接尋址寄存器在所屬的存儲單元中的地址。
9. 如權(quán)利要求8所述的電子設(shè)備，其特征在于，所述接口電路還用于： 確定表示所述間接訪問選擇信號的N種比特序列和每個存儲單元是否被選中的對應(yīng) 關(guān)系； 所述選中單元用于：根據(jù)所述對應(yīng)關(guān)系和所述第一直接尋址寄存器中存儲的表示所述 間接訪問選擇信號的比特序列，選中所述至少兩個存儲單元。
10. 如權(quán)利要求9所述的電子設(shè)備，其特征在于，所述接口電路用于： 確定用于表示所述間接訪問選擇信號的比特序列中各個比特的取值； 所述各個比特中的每一個比特與一個存儲單元對應(yīng)，所述比特的取值為第一值時表示 所述比特對應(yīng)的存儲單元被選中，所述比特的取值為第二值時表示所述比特對應(yīng)的存儲單 元未被選中。
11. 如權(quán)利要求9所述的電子設(shè)備，其特征在于，當所述CPU請求并行對至少兩個間接 尋址寄存器進行讀操作時，所述接口電路還包括至少兩個第三直接尋址寄存器，所述接口 電路還用于： 將從所述至少兩個間接尋址寄存器中讀出的數(shù)據(jù)發(fā)送到所述至少兩個第三直接尋址 寄存器，所述至少兩個第三直接尋址寄存器與所述至少兩個間接尋址寄存器一一對應(yīng)。
12. 如權(quán)利要求9所述的電子設(shè)備，其特征在于，當所述CPU請求并行對至少兩個間接 尋址寄存器寫入同一數(shù)據(jù)時，所述接口電路還包括第四直接尋址寄存器，所述接口電路還 用于： 從所述第四直接尋址寄存器中獲得所述同一數(shù)據(jù)； 將所述同一數(shù)據(jù)寫入所述至少兩個間接尋址寄存器。
13. 如權(quán)利要求9所述的電子設(shè)備，其特征在于，當所述CPU請求并行對至少兩個寄存 器中的每個寄存器分別寫入不同數(shù)據(jù)時，所述第四直接尋址寄存器的個數(shù)為至少兩個，接 口電路還用于： 依次從所述至少兩個第四直接尋址寄存器中獲得與所述至少兩個間接尋址寄存器中 每個間接尋址寄存器對應(yīng)的數(shù)據(jù)； 將獲得的數(shù)據(jù)寫入對應(yīng)的間接尋址寄存器。
14.如權(quán)利要求8-13中任一權(quán)項所述的電子設(shè)備，其特征在于，當所述CPU請求并行訪 問的至少兩個間接尋址寄存器的間接偏移地址不同時，所述第二直接尋址寄存器中存儲的 至少兩個間接偏移地址與所述至少兩個間接尋址寄存器一一對應(yīng)。
【專利摘要】本發(fā)明提供了一種訪問間接尋址寄存器的方法及電子設(shè)備，所述方法應(yīng)用于接口電路中，所述接口電路連接中央處理器CPU和多個存儲單元，每個存儲單元包含多個間接尋址寄存器，所述方法包括：所述接口電路根據(jù)第一直接尋址寄存器中存儲的間接訪問選擇信號，選中至少兩個存儲單元；所述接口電路根據(jù)第二直接尋址寄存器中存儲的間接偏移地址，依次從每個選中的存儲單元中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間接尋址寄存器，所述間接偏移地址為所述間接尋址寄存器在所屬的存儲單元中的地址。
【IPC分類】G06F12-02, G06F3-06
【公開號】CN104820574
【申請?zhí)枴緾N201510196643
【發(fā)明人】雷李云, 王文昌, 公俊衛(wèi)
【申請人】華為技術(shù)有限公司
【公開日】2015年8月5日
【申請日】2015年4月23日