一種訪問間接尋址寄存器的方法及電子設備的制造方法
【技術領域】
[0001] 本發(fā)明涉及通信技術領域，尤其涉及一種訪問間接尋址寄存器的方法及電子設 備。
【背景技術】
[0002] 目前，CPU(中文：中央處理器；英文：CentralProcessingUnit)訪問寄存器的方 式有兩種：直接尋址和間接尋址。下面主要對間接尋址做簡要說明。
[0003] 以CPU向一個間接尋址寄存器寫入數(shù)據(jù)為例，具體過程為：首先，CPU通過接口電 路啟動對間接尋址寄存器的寫操作。接著，接口電路對間接尋址地址進行譯碼，根據(jù)譯碼結 果選擇出CPU請求訪問的間接尋址寄存器。
[0004] 其中，CPU通過接口電路啟動對間接尋址寄存器的寫操作具體包括以下步驟：第 一步：CPU訪問接口電路中的一個直接尋址寄存器，配置間接訪問的類型，例如：讀操作或 者寫操作。第二步：CPU訪問接口電路中的另一直接尋址寄存器，配置間接訪問地址。第三 步：CPU訪問接口電路中的又一直接尋址寄存器，配置寫入的數(shù)據(jù)。第四步：CPU訪問接口電 路中的另一直接尋址寄存器，啟動間接訪問寫操作?？梢?，CPU通過接口電路啟動對間接尋 址寄存器的寫操作，需要訪問接口電路中的4個直接尋址寄存器，需要花費4個訪問周期。
[0005] 隨著CPU需要處理的數(shù)據(jù)量越來越大，CPU對單位時間內能夠訪問到的間接尋址 寄存器的個數(shù)提出了更高的要求。現(xiàn)有的間接尋址方案中，CPU通過接口電路啟動對間接 尋址寄存器的寫操作或者讀操作，需要花費多個訪問周期，導致CPU訪問間接尋址寄存器 的效率低。此外，由于在CPU通過接口電路啟動一次對間接尋址寄存器的寫操作或者讀操 作的過程中，CPU僅在直接尋址寄存器中配置了一個間接尋址地址，所以接口電路僅能獲得 一個間接尋址地址，對一個間接尋址地址譯碼后選中一個存儲單元，并從選中的一個存儲 單元中選擇出一個間接尋址寄存器，導致CPU花費多個訪問周期只能訪問到一個間接尋址 寄存器，進一步降低了CPU訪問間接尋址寄存器的效率。
[0006] 綜上，現(xiàn)有技術中間接尋址存在的技術問題是訪問間接尋址寄存器的效率低。

【發(fā)明內容】

[0007] 本發(fā)明實施例提供一種訪問間接尋址寄存器的方法及電子設備，用以提高訪問間 接尋址寄存器的效率。
[0008] 本發(fā)明實施例第一方面提供了一種訪問間接尋址寄存器的方法，應用于接口電路 中，所述接口電路連接中央處理器CPU和多個存儲單元，每個存儲單元包含多個間接尋址 寄存器，所述方法包括：
[0009] 所述接口電路根據(jù)第一直接尋址寄存器中存儲的間接訪問選擇信號，選中至少兩 個存儲單元；
[0010] 所述接口電路根據(jù)第二直接尋址寄存器中存儲的間接偏移地址，依次從每個選中 的存儲單元中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間接尋 址寄存器，所述間接偏移地址為所述間接尋址寄存器在所屬的存儲單元中的地址。
[0011] 結合第一方面，在第一方面的第一種可能的實現(xiàn)方式中，在所述接口電路根據(jù)第 一直接尋址寄存器中存儲的間接訪問選擇信號，選中至少兩個存儲單元之前，所述方法還 包括：
[0012] 所述接口電路確定表示所述間接訪問選擇信號的N種比特序列和每個存儲單元 是否被選中的對應關系；
[0013] 所述接口電路根據(jù)第一直接尋址寄存器中存儲的間接訪問選擇信號，選中至少兩 個存儲單元，具體為：
[0014] 所述接口電路根據(jù)所述對應關系和所述第一直接尋址寄存器中存儲的表示所述 間接訪問選擇信號的比特序列，選中所述至少兩個存儲單元。
[0015] 結合第一方面的第一種可能的實現(xiàn)方式，在第一方面的第二種可能的實現(xiàn)方式 中，所述接口電路確定表示所述間接訪問選擇信號的N種比特序列和每個存儲單元是否被 選中的對應關系，包括：
[0016] 所述接口電路確定用于表示所述間接訪問選擇信號的比特序列中各個比特的取 值；
[0017] 所述各個比特中的每一個比特與一個存儲單元對應，所述比特的取值為第一值時 表示所述比特對應的存儲單元被選中，所述比特的取值為第二值時表示所述比特對應的存 儲單元未被選中。
[0018] 結合第一方面的第一種可能的實現(xiàn)方式，在第一方面的第三種可能的實現(xiàn)方式 中，當所述CPU請求并行對至少兩個間接尋址寄存器進行讀操作時，在所述依次從每個選 中的存儲單元中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間接 尋址寄存器之后，所述方法還包括：
[0019] 所述接口電路將從所述至少兩個間接尋址寄存器中讀出的數(shù)據(jù)發(fā)送到至少兩個 第三直接尋址寄存器，所述至少兩個第三直接尋址寄存器與所述至少兩個間接尋址寄存器 --對應。
[0020] 結合第一方面的第一種可能的實現(xiàn)方式，在第一方面的第四種可能的實現(xiàn)方式 中，當所述CPU請求并行對至少兩個間接尋址寄存器寫入同一數(shù)據(jù)時，在所述依次從每個 選中的存儲單元中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間 接尋址寄存器之后，所述方法還包括：
[0021] 所述接口電路從第四直接尋址寄存器中獲得所述同一數(shù)據(jù)；
[0022] 所述接口電路將所述同一數(shù)據(jù)寫入所述至少兩個間接尋址寄存器。
[0023] 結合第一方面的第一種可能的實現(xiàn)方式，在第一方面的第五種可能的實現(xiàn)方式 中，當所述CPU請求并行對至少兩個間接尋址寄存器中的每個間接尋址寄存器分別寫入對 應數(shù)據(jù)時，在所述依次從每個選中的存儲單元中選擇具有所述間接偏移地址的寄存器，作 為所述CPU請求并行訪問的間接尋址寄存器之后，所述方法還包括：
[0024] 所述接口電路依次從至少兩個第四直接尋址寄存器中獲得與所述至少兩個間接 尋址寄存器中每個間接尋址寄存器對應的數(shù)據(jù)；
[0025] 所述接口電路將獲得的數(shù)據(jù)寫入對應的間接尋址寄存器。
[0026] 結合第一方面、第一方面的第一種可能的實現(xiàn)方式至第一方面的第五種可能的實 現(xiàn)方式，在第一方面的第六種可能的實現(xiàn)方式中，當所述CPU請求并行訪問的至少兩個間 接尋址寄存器的間接偏移地址不同時，所述第二直接尋址寄存器中存儲的至少兩個間接偏 移地址與所述至少兩個間接尋址寄存器一一對應。
[0027] 本發(fā)明實施例第二方面提供了一種訪問間接尋址寄存器的電子設備，包括：
[0028] 中央處理器CPU，用于在請求并行訪問至少兩個間接尋址寄存器時，生成間接訪問 選擇信號和間接偏移地址，并分別存儲至第一直接尋址寄存器和第二直接尋址寄存器；
[0029] 至少兩個存儲單元，每個存儲單元包含至少兩個間接尋址寄存器；
[0030] 接口電路，包含所述第一直接尋址寄存器、所述第二直接尋址寄存器，所述接口電 路用于根據(jù)所述第一直接尋址寄存器中存儲的所述間接訪問選擇信號，選中至少兩個存儲 單元；根據(jù)所述第二直接尋址寄存器中存儲的所述間接偏移地址，依次從每個選中的存儲 單元中選擇具有所述間接偏移地址的寄存器，作為所述CPU請求并行訪問的間接尋址寄存 器，所述間接偏移地址為所述間接尋址寄存器在所屬的存儲單元中的地址。
[0031] 結合第二方面，在第二方面的第一種可能的實現(xiàn)方式中，所述接口電路還用于：
[0032] 確定表示所述間接訪問選擇信號的N種比特序列和每個存儲單元是否被選中的 對應關系；
[0033] 所述選中單元用于：根據(jù)所述對應關系和所述第一直接尋址寄存器中存儲的表示 所述間接訪問選擇信號的比特序列，選中所述至少兩個存儲單元。
[0034] 結合第二方面的第一種可能的實現(xiàn)方式，在第二方面的第