0021]所述的測(cè)試接口單元:將CPLD作為核心控制芯片，利用它模擬被測(cè)芯片所需的測(cè)試信號(hào)，監(jiān)聽并采集被測(cè)芯片的輸出，測(cè)試接口單元即為CPLD用于與各被測(cè)芯片通信的I/O引腳。接口分為數(shù)據(jù)線和地址線，分別用于被測(cè)芯片的地址信號(hào)輸入和數(shù)據(jù)輸入輸出，測(cè)試接口電路原理圖如圖6。
[0022]所述的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)中的數(shù)據(jù)融合單元包括供電單元、程序下載及在線調(diào)試單元、數(shù)據(jù)傳輸接口單元、上位機(jī)通信單元。
[0023]所述的供電單元K60的工作電壓為3.3V，由AMSl 117-3.3芯片將5V的直流電壓轉(zhuǎn)換為3.3V供K60使用；整個(gè)芯片具有7組VDD和VSS構(gòu)成的電源引腳，同時(shí)由于其具有出色的混合信號(hào)處理功能，故還有一組為內(nèi)部模擬信號(hào)處理模塊提供參考的VDDA和VSSA電源引腳，在供電時(shí)每組電源引腳之間都通過10nF的無極性電容進(jìn)行去耦，以保證芯片內(nèi)部各模塊的電源質(zhì)量；在VDDA和VSSA處，并聯(lián)多個(gè)不同數(shù)量級(jí)的電容對(duì)不同頻率的干擾進(jìn)行去耦，進(jìn)一步降低電源信號(hào)紋波，提升模擬信號(hào)處理部分參考電源的質(zhì)量。數(shù)據(jù)融合單元供電單元原理圖如圖7。
[0024]所述的程序下載及在線調(diào)試單元，K60在工作時(shí)，可以通過編程環(huán)境中的在線調(diào)試功能對(duì)程序中的各變量和寄存器參數(shù)進(jìn)行把握，提高程序開發(fā)和調(diào)試的效率。K60的程序下載和在線調(diào)試接口為標(biāo)準(zhǔn)的10針JTAG接口，以2、4、6和8引腳的TMS, TCK, TDO和TDI主要數(shù)據(jù)通信通道，7和9引腳作為預(yù)留拓展接口，10腳作為復(fù)位信號(hào)的輸入引腳，I腳為VDD引腳，3和5為GND引腳，是否由JTAG為K60部分供電，可以通過JTAG內(nèi)部跳線是實(shí)際需求而定，在調(diào)試時(shí)利用JTAG為K60供電，避免了單模塊調(diào)試時(shí)整個(gè)硬件平臺(tái)都需要通電的情況。在設(shè)計(jì)時(shí)對(duì)除TDO之外的三個(gè)數(shù)據(jù)通道進(jìn)行上拉處理，提高數(shù)據(jù)傳輸?shù)姆€(wěn)定性，并在電源和接地段之間并入104去耦電容，保證在使用JTAG為系統(tǒng)供電時(shí)的電源質(zhì)量，程序下載及在線調(diào)試單元原理圖如圖8。
[0025]所述的數(shù)據(jù)傳輸接口單元，K60作為數(shù)據(jù)融合單元的核心處理器，在解析完P(guān)C端的命令之后需要將測(cè)試任務(wù)傳達(dá)給CPLD，同時(shí)需要接收CPLD監(jiān)聽到的被測(cè)芯片的輸出信號(hào)，因此數(shù)據(jù)傳輸接口即為與CPLD之間的數(shù)據(jù)通信接口，數(shù)據(jù)融合單元數(shù)據(jù)傳輸接口單元原理圖如圖9。
[0026]所述的上位機(jī)通信單元，由于測(cè)試系統(tǒng)需要與PC端上位機(jī)配合完成整個(gè)測(cè)試過程，因此PC和硬件平臺(tái)之間的通信必不可少。由于PC端上位機(jī)的通信接口為串口 UART，因此上位機(jī)通信單元設(shè)計(jì)為USB轉(zhuǎn)串口，實(shí)現(xiàn)PC端的串口數(shù)據(jù)通過USB轉(zhuǎn)串口傳輸?shù)接布脚_(tái)上還是標(biāo)準(zhǔn)的串口協(xié)議數(shù)據(jù)，利用K60自帶的硬件串口模塊即可完成PC與硬件平臺(tái)之間的數(shù)據(jù)交互。在USB轉(zhuǎn)串口的設(shè)計(jì)中，對(duì)比了 PL2303、CH340、CP2102和FT232幾種解決方案之后，最終確定了以FT232為核心的解決方案作為上位機(jī)通信單元設(shè)計(jì)思路。在設(shè)計(jì)中參考FT232的芯片數(shù)據(jù)手冊(cè)，以USB接口為對(duì)外接口，使硬件平臺(tái)和PC之間通過雙頭USB線纜連接；考慮到PCB布局和K60芯片資源，使用K60的UARTl接口作為通信接口，數(shù)據(jù)融合單元上位機(jī)通信單元原理圖如圖10。
[0027]所述的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，系統(tǒng)組成部分的具體功能如下:
1、核心控制單元:其功能是在硬件平臺(tái)中控制測(cè)試過程并模擬被測(cè)芯片所需輸入，監(jiān)聽被測(cè)芯片輸出并將其傳送給數(shù)據(jù)融合單元，或在被測(cè)芯片無輸出時(shí)，完成測(cè)試超時(shí)控制。
[0028]2、數(shù)據(jù)融合單元:其功能是處理一個(gè)或多個(gè)被測(cè)芯片的輸出數(shù)據(jù)，將其有機(jī)地融合在一起，同時(shí)負(fù)責(zé)PC端的命令解析和任務(wù)分配和數(shù)據(jù)上傳，實(shí)現(xiàn)數(shù)據(jù)雙向傳輸功能。
[0029]3、被測(cè)芯片及其支持電路單元:其功能是為被測(cè)芯片提供標(biāo)稱的工作環(huán)境，以便其工作在額定狀態(tài)，在完成測(cè)試的同時(shí)排除由于工作環(huán)境差異性帶來的可能的干擾因素，保證測(cè)試結(jié)果的精確可信。
[0030]4、電平轉(zhuǎn)換單元:由于在系統(tǒng)中存在不同的電平規(guī)范值，所以需要設(shè)計(jì)電平轉(zhuǎn)換單元保證數(shù)據(jù)在傳輸過程中的絕對(duì)可信度，同時(shí)保證數(shù)據(jù)傳輸兩端的芯片都工作在額定狀態(tài)，不會(huì)因?yàn)榉钦９ぷ鞫斐上到y(tǒng)損壞和可信度降低。
[0031]5、被測(cè)芯片硬件防插反單元:由于測(cè)試芯片的拔插需要人工完成，為了防止由于工作人員疏忽而導(dǎo)致的芯片反接，設(shè)計(jì)了被測(cè)芯片硬件防插反單元，通過硬件防插反來實(shí)現(xiàn)插反時(shí)的斷電和報(bào)警，保護(hù)被測(cè)芯片和測(cè)試系統(tǒng)。
【主權(quán)項(xiàng)】
1.可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，其特征在于:系統(tǒng)包括PC通信單元、數(shù)據(jù)融合單元、核心控制單元、電平轉(zhuǎn)換單元、被測(cè)芯片及其支持電路單元；所述的核心控制單元采用EPM1270GT144C4N型號(hào)CPLD作為核心控制芯片；所述的數(shù)據(jù)融合單元采用MK60DN512ZVLQ10型號(hào)32位嵌入式微控制器；所述的電平轉(zhuǎn)換單元采用TXBOIxx系列電平轉(zhuǎn)換芯片。
2.根據(jù)權(quán)利要求1所述的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，其特征在于:所述的核心控制單元包括供電單元、時(shí)鐘單元、下載及調(diào)試單元、測(cè)試接口單元設(shè)計(jì)。
3.根據(jù)權(quán)利要求2所述的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，其特征在于:所述的供電單元，選擇降壓型開關(guān)穩(wěn)壓電源芯片TPS5420D，完成12V到5V的電壓轉(zhuǎn)換，再通過AMSl117-3.3將5V變換成3.3V ;所述的時(shí)鐘單元采用高度穩(wěn)定和高精度的50M有源晶振，調(diào)整頻差為25PPm，該晶振采用3.3V供電，在電源正極端和接地端直接加入一個(gè)104電容完成去耦，提高晶振工作的穩(wěn)定性，使用O歐電阻緩沖信號(hào)輸入。
4.根據(jù)權(quán)利要求1所述的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，其特征在于:所述的數(shù)據(jù)融合單元包括供電單元、程序下載及在線調(diào)試單元、數(shù)據(jù)傳輸接口單元、上位機(jī)通信單J L.ο
5.根據(jù)權(quán)利要求1所述的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，其特征在于:系統(tǒng)組成部分如下: 1、核心控制單元:其功能是在硬件平臺(tái)中控制測(cè)試過程并模擬被測(cè)芯片所需輸入，監(jiān)聽被測(cè)芯片輸出并將其傳送給數(shù)據(jù)融合單元，或在被測(cè)芯片無輸出時(shí)，完成測(cè)試超時(shí)控制; 2、數(shù)據(jù)融合單元:其功能是處理一個(gè)或多個(gè)被測(cè)芯片的輸出數(shù)據(jù)，將其有機(jī)地融合在一起，同時(shí)負(fù)責(zé)PC端的命令解析和任務(wù)分配和數(shù)據(jù)上傳，實(shí)現(xiàn)數(shù)據(jù)雙向傳輸功能； 3、被測(cè)芯片及其支持電路單元:其功能是為被測(cè)芯片提供標(biāo)稱的工作環(huán)境，以便其工作在額定狀態(tài)，在完成測(cè)試的同時(shí)排除由于工作環(huán)境差異性帶來的可能的干擾因素，保證測(cè)試結(jié)果的精確可信； 4、電平轉(zhuǎn)換單元:由于在系統(tǒng)中存在不同的電平規(guī)范值，所以需要設(shè)計(jì)電平轉(zhuǎn)換單元保證數(shù)據(jù)在傳輸過程中的絕對(duì)可信度，同時(shí)保證數(shù)據(jù)傳輸兩端的芯片都工作在額定狀態(tài)，不會(huì)因?yàn)榉钦９ぷ鞫斐上到y(tǒng)損壞和可信度降低； 5、被測(cè)芯片硬件防插反單元:由于測(cè)試芯片的拔插需要人工完成，為了防止由于工作人員疏忽而導(dǎo)致的芯片反接，設(shè)計(jì)了被測(cè)芯片硬件防插反單元，通過硬件防插反來實(shí)現(xiàn)插反時(shí)的斷電和報(bào)警，保護(hù)被測(cè)芯片和測(cè)試系統(tǒng)。
6、根據(jù)權(quán)利要求1所述的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，其特征在于:上位機(jī)向硬件平臺(tái)發(fā)送測(cè)試任務(wù)的命令信息；硬件平臺(tái)收到上位機(jī)的測(cè)試命令后，對(duì)其進(jìn)行解析，得出要測(cè)試的芯片和具體測(cè)試項(xiàng)目；然后通過片選選出被測(cè)芯片，按照具體測(cè)試項(xiàng)目的不同在不同的數(shù)據(jù)通道傳送不同的數(shù)字信號(hào)，經(jīng)過電平轉(zhuǎn)換后將特定電平加再在被測(cè)芯片的特定引腳；之后開始監(jiān)聽其某個(gè)或某些引腳的輸出情況并開啟測(cè)試超時(shí)計(jì)時(shí)器，若在計(jì)時(shí)未到是獲得了輸出數(shù)據(jù)，則在數(shù)據(jù)處理和融合打包之后上傳到PC端，由PC端上位機(jī)軟件根據(jù)輸入輸出之間的對(duì)應(yīng)關(guān)系來判斷該芯片的片內(nèi)程序功能是否正常，以此來表征此次片內(nèi)程序校驗(yàn)的最終結(jié)果；如果在開始監(jiān)聽輸出到測(cè)試超時(shí)時(shí)間到的范圍內(nèi)，未監(jiān)聽到被測(cè)芯片的任何輸出，在記為測(cè)試超時(shí)引起的測(cè)試失敗，該芯片及片內(nèi)程序分開放置，等待重新測(cè)試。
【專利摘要】<b>可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)，系統(tǒng)包括PC通信單元、數(shù)據(jù)融合單元、核心控制單元、電平轉(zhuǎn)換單元、被測(cè)芯片及其支持電路單元；所述的核心控制單元采用EPM1270GT144C4N型號(hào)CPLD作為核心控制芯片；所述的數(shù)據(jù)融合單元采用MK60DN512ZVLQ10型號(hào)32位嵌入式微控制器；所述的電平轉(zhuǎn)換單元采用TXB01xx系列電平轉(zhuǎn)換芯片。本發(fā)明的可編程邏輯芯片片內(nèi)程序校驗(yàn)系統(tǒng)可以有效檢驗(yàn)出可編輯邏輯芯片片內(nèi)程序的問題，解決其為系統(tǒng)的正常工作帶來的隱患，減少電子產(chǎn)品、測(cè)試儀器的短板，保證系統(tǒng)的安全可靠。</b>
【IPC分類】G06F11-36
【公開號(hào)】CN104572442
【申請(qǐng)?zhí)枴緾N201410747708
【發(fā)明人】馮秀霞
【申請(qǐng)人】黑龍江真美廣播通訊器材有限公司
【公開日】2015年4月29日
【申請(qǐng)日】2014年12月10日