專利名稱：利用電信號波形的衰減而受到保護的集成電路裝置的制作方法
技術領域：
本發(fā)明涉及一種集成電路裝置，將這種裝置裝在帶有存儲器的袖珍目標中，具體地說裝在智能卡式的袖珍存儲目標物中。
通常，在存儲器卡所用的領域中，最基本的是要求對存儲和處理信息進行保密。這些卡主要用在醫(yī)療領域，收費電視領域，也可以用在稱作電子錢包的領域。
這些卡包括一個塑料卡體，將集成電路裝在所述卡體中。所涉及的電子模塊包括一個集成電路芯片，或者是說模塊本身帶有集成電路芯片。
根據時間對集成電路裝置消耗的電流強度Idd的過程控制構成了所述裝置完成的所有任務的波形。這種電信號波形的分析，具體地說波形形狀的分析揭示了該裝置的運行情況，通過波形的分析可以存取所述裝置中的秘密信息。
為了避免這種波形分析，在本領域的某些方法中，第一個例子所用的程序算法是在偽隨機時刻切斷運行，在第二個例子中建議產生一個有許多隨機信息的噪聲，或者是產生一個有許多錯誤運行的信息。
現有技術的這些方法有許多缺陷。它們壟斷了裝置的某些資源，即能夠用于其他運行的資源，并且不阻止對信號進行深刻的分析。
考慮到上面的技術，提出的技術問題在于通過使集成電路裝置的電信號波形的分析更復雜，保護對保密數據的存取。
本發(fā)明對此問題的解決方案在于提供一種設置在帶有芯片存儲器的袖珍目標中的集成電路裝置，其特征在于該裝置包括至少一個電容，電容使所述裝置的集成電路消耗的電流峰值衰減。
電容的容量最好大于約0．1毫微法拉，特別是在1毫微法拉數量級；該裝置還包括至少一個電阻；所述電阻的特征在于其阻值大于約1歐姆，特別是在10歐姆數量級；所述電阻是自感電阻；自感的特征在于其自感量大于約50毫微亨，特別是500毫微亨；所述電容一方面與集成電路的第一觸點或第一接片進行電連接，另一方面與集成電路的第二觸點或第二接片進行電連接，集成電路的供應電流可以流過所述第一觸點和第二觸點或第一接片和第二接片；第一觸點是觸點Vss或第一接片是觸片Vss，第二觸點是觸點Vdd或第二接片是觸片Vdd；所述自感與集成電路的第二觸點或第二接片進行電連接，并與電容串聯(lián)；將電容結合到一塊芯片的輔助層中；形成電容電極的子層與集成電路裝置的觸點進行電連接；自感為螺旋形，它與集成電路裝置底層的有源面結合在一起。
下面通過閱讀結合附圖的描述將會更清楚地理解本發(fā)明，其中

圖1的俯視圖表示裝有本發(fā)明集成電路裝置的卡的一部分；圖2是示意圖，它表示的是本發(fā)明的集成電路裝置；圖3是本發(fā)明集成電路裝置的電路示意圖；圖4的俯視圖表示本發(fā)明的集成電路裝置；圖5的橫向剖視圖表示本發(fā)明的集成電路；圖6是本發(fā)明集成電路裝置的有效面的俯視圖；圖7表示本發(fā)明集成電路裝置的基本邏輯單元CMOS；圖8表示圖7的基本邏輯單元CMOS的特征信號Vin和idd；和圖9表示三個信號的計時圖。
本發(fā)明以芯片卡為例進行描述。然而，本發(fā)明通常適用于所有可以設置在帶有存儲器的袖珍目標中的集成電路裝置，例如標志形式的用戶識別模塊(SIM)或電子標簽。
芯片卡是標準的以接觸和／或非接觸工作的袖珍目標，這些目標通常受到ISO78-10和78-16標準的限定，這些規(guī)則的內容在本發(fā)明的描述中作為參考。
更具體地說如圖1和2所示，具有接觸運行模式的卡1包括一個集成電路芯片2，該芯片的至少5個觸點100．101，102，103和104用未示出的導線分別與5個接片200，201，202，203和204進行電連接，這5個接片與卡體3的表面在同一水平上。復位觸點100與復位接片200連接，時鐘觸點101與時鐘接片201連接，Vss觸點102與Vss接片202連接，I／O觸點103與I／O接片203連接，Idd觸點104與Idd接片204連接。
電流強度為IReset，IClock，Iss，II／O和Idd的各個電流可以流過觸點100．101，102，103和104及接片200，201，202，203和204。
芯片2，導線和接片200，201，202，203和204通常全部在電子模塊4中，而電子模塊裝在卡體3中。
本發(fā)明的集成電路裝置主要是帶有接片200，201，202，203和204及包括一個芯片的電子模塊4，也可以是芯片2本身。
正如圖3具體指出的那樣，根據本發(fā)明，很明顯集成電路裝置包括一個電容器8。該電容器8的特征在于其容量大于約0．1毫微法拉，特別是在1毫微法拉數量級。電容使本發(fā)明裝置的集成電路消耗的電流峰值衰減。
此外，本發(fā)明的集成電路裝置最好有一個電阻。所述電阻的特征在于其阻值大于約1歐姆，特別是在10歐姆數量級。該電阻最好由一個自感9構成。自感9的特征在于其自感量大于約50毫微亨，特別是500毫微亨。
所述電容8一方面與芯片2的觸點102或與含有所述芯片2的電子模塊的接片202進行電連接，另一方面與芯片2的觸點104或與電子模塊4的接片204進行電連接。在所述裝置還包括一個由自感9構成的電阻的優(yōu)選情況下，該自感9與芯片2的觸點104或與包括所述芯片2的電子模塊4的接片204進行電連接，并與電容器8串聯(lián)。
最后，電容器8和自感9共同構成了低通濾波單元，該濾波單元包括至少一個電容器8，最好包括電容器8和一個電阻，電阻最好是自感9，所述濾波單元位于電子模塊4中，最好與集成電路緊鄰。
在下面圖4，5和6所示的實施方案中，芯片2包括所述電容器8和自感9。
首先結合圖5發(fā)現，芯片2主要包括三層。這三層是第一底層105，輔助層106和中間埋置層107，所述第一和第二層通過中間層連接在一起。
底層105包括三個子層，即一個硅材料的子層108，一個電路的集成子層109和一個蓋住所述子層108和109的鈍化子層110。
輔助層106包括6個子層一個絕緣子層111；一個例如以鉭為基質的傳導子層112，它形成電容器8的第一電極；一個帶介電材料的絕緣子層113，介電材料例如是氧化鉭；一個例如以鉭為基質的傳導子層114，它形成電容器8的第二電極；一個絕緣子層115和一個硅材料或其他材料的子層116。
中間埋置層107沒有分成多個子層。它例如由聚合固定劑構成。具體地說該聚合物埋置劑是聚酰亞胺。
在一個例子中，子層110．111，112，113，114和115的厚度為幾千埃的數量級，子層109和中間埋置層107的厚度為5μm數量級，子層108的厚度為50μm數量級，子層116的厚度為150μm數量級。
將電容器8結合到輔助層106中。利用通孔或導體突臺119將形成電極的子層112和114與集成電路的互聯(lián)接點117和118進行電連接。
特別是如圖6所示的那樣，自感9為螺旋式，將其結合到底層105的有源面上。自感的兩個連接端子中的一個與Idd觸點104連接，另一個與互聯(lián)接點118連接。
互聯(lián)接點117通過連接電路120與Vss觸點102連接，連接電路的電阻最好盡量小。
如圖4可以清楚地看到的那樣，用顯微加工技術在層106和107上開一些孔。這些孔可以使與底層105的有源面對齊的觸點100．101，102，103，104和電子模塊4的接片200，201，202，203，204通過熱聲線進行連接。
在集成電路裝置中，集成電路構成邏輯單元的復雜組合結構，一個中心處理單元(CPU)在邏輯單元中通過數據總線和地址總線分配和管理存儲在所述電路的存儲器RAM，ROM或EEPROM中的信息。該集成電路也可以形成與CPU連接的微控制器，具體地說，所述微控制器用于對特定計算結構所需要的數據密碼進行編碼。所以該微控制器稱作加密處理器。
在圖7中描述的是本發(fā)明集成電路裝置的基本邏輯單元5。該單元5為CMOS型。它包括第一個P型MOS晶體管6和第二個N型MOS晶體管7，將所述晶體管6和7串聯(lián)。每一個單元5均由這兩個晶體管6，7的公共邏輯控制信號Vin進行控制。
單元5消耗的電流的電流密度為idd。
在兩個穩(wěn)態(tài)期間，即在邏輯狀態(tài)0和1期間，兩個晶體管中只有一個6或7是導通的，而另一個晶體管7或6截止。因此單元5消耗的電流強度idd等于漏泄電流值ifuite，該值隨時間來講基本不變，主要與溫度有關。實際上，ifuite為毫微安數量級。
另一方面，當將控制電壓Vin加到單元5的輸入端時，而且如果Vin比臨界值大時，在時間間隔tc期間，該單元5處于0和1之間的瞬間非穩(wěn)態(tài)，所述臨界值可以使所述單元5的晶體管6，7從一個穩(wěn)態(tài)轉變到另一個穩(wěn)態(tài)。因此晶體管6和7導通，idd等于icomm，遠大于ifuite，而且該值升高到最大電流值ipic，在本發(fā)明中，此最大電流值為幾十毫微安。
通過對電流強度Idd變化的分析，一方面可以由此推斷出基本邏輯單元5的狀態(tài)變化，所述邏輯單元分享集成電路各子系統(tǒng)RAM，EEPROM，ROM和加密處理器之間的信息流，另一方面可以破譯集成電路的操作。
圖9中的曲線300表示本發(fā)明集成電路裝置中消耗的電流強度Idd與時間的關系，曲線301表示現有技術裝置中消耗的電流強度Idd與時間的關系，曲線300和301靠近表示控制所述集成電路裝置的時鐘信號的曲線302。
根據本發(fā)明和根據現有技術的集成電路裝置，曲線300和301在時鐘的升沿和降沿同時結束。但應注意的是并不總是這種情況。因為，某些集成電路裝置只在時鐘的兩個升沿中的一個升沿結束，另一些裝置具有增頻設備，所以各個時鐘周期的電流峰數目大于2。
曲線301示出了所消耗的電流強度Idd的峰值，其高度或幅值約為27mA。這些峰值構成了集成電路完成的所有任務的信號。通過結合處理的事務仔細分析曲線301后，就可以理解集成電路的作用，取出秘密信息。這是一種非破壞性的研究方法，這種方法對數據和處理事務的安全不利。
反之，曲線300示出了所消耗的電流強度Idd的峰值高度約為8mA。另外，由于具有電容器8和自感9，所以峰值的高度減少了50％以上。這樣，通過結合處理的事務仔細分析曲線300就特別復雜。而且不再能夠通過非破壞性的研究方法方便地取出秘密信息。
此外，考慮到電壓由于提供的電流密度Idd發(fā)生大的變化而突然減少，在現有技術的集成電路裝置運行期間，如果所述電壓突然下降使電壓低于運行的標定檢測值，則這種電壓下降會造成新的初始化，也就是說使數據丟失，由于所有數據錯誤而造成讀數錯誤，使電信號衰減，而本發(fā)明裝置中沒有電壓下降，所以具有附加優(yōu)點。
應注意的是，集成電路CMOS的結構需使集成電路裝置能夠以遞減的方式通過復位觸點100，I／O觸點103，甚至Clock101供電。除了供電觸點Vss和Vdd以外，這些觸點均由非線路設備防止靜電放電。這些設備主要由兩個與集成電路的供電總線連接的電極構成。這樣，所有通過復位觸點，I／O觸點和Clock以遞減方式提供的電均經一個電極到達供電觸點Vdd。這種與電容器相連的非線路設備位于Vdd上，對集成電路的供電電流進行濾波。但是，可以設想本說明中所描述的有關觸點Vss和Vdd的實施方式也可以用于觸點100，101或103，從而使集成電路消耗在這些觸點上的電信號得到衰減。
另一方面應注意的是，如果在打算拆除層106時取下裝置的電容器，則自感9就串接在不再能夠運行的集成電路中。
最后應注意的是，本發(fā)明的集成電路芯片可以成批制成稱作晶片的硅片形式的芯片。有關成批制作芯片的內容，請參考登記注冊的法國專利申請97／10764，該申請尚未公開，本申請引入其內容作為參考。
當然，通過利用模擬單元對電流的瞬變過程進行濾波，本發(fā)明就可以完善所編制的程序功能，所述電流瞬變過程伴隨產生芯片卡集成電路的所有任務。
權利要求
1．一種設置在帶有芯片存儲器的袖珍目標中，尤其是卡式目標中的集成電路裝置，其特征在于該裝置包括至少一個電容(8)，該電容使所述裝置的集成電路消耗的電流峰值衰減。
2．根據權利要求1所述的裝置，其特征在于所述電容(8)的容量大于約0．1毫微法拉，特別是在毫微法拉數量級。
3．根據權利要求1或2所述的裝置，其特征在于該裝置還包括至少一個電阻。
4．根據權利要求3所述的裝置，其特征在于所述電阻的特征在于其阻值大于約1歐姆，特別是在10歐姆數量級。
5．根據權利要求3或4所述的裝置，其特征在于所述電阻是自感電阻(9)
6．根據權利要求5所述的裝置，其特征在于自感(9)的特征在于其電感量大于約50毫微亨，特別是500毫微亨。
7．根據上述任一權利要求所述的裝置，其特征在于所述電容(8)一方面與集成電路的第一觸點或第一接片進行電連接，另一方面與集成電路的第二觸點或第二接片進行電連接，集成電路的供應電流可以流過所述第一觸點和第二觸點或第一接片和第二接片。
8．根據權利要求7所述的裝置，其特征在于第一觸點是觸點Vss(102)或第一接片是觸片Vss(202)，第二觸點是觸點Vdd(104)或第二接片是觸片Vdd(204)。
9．根據權利要求1所述的裝置，其特征在于所述自感(9)與集成電路裝置的第二觸點或第二接片進行電連接，并與電容(8)串聯(lián)。
10．根據上述任一權利要求所述的裝置，其特征在于將電容(8)結合到一塊芯片(2)的輔助層(106)中。
11．根據權利要求10所述的裝置，其特征在于形成電容(8)的電極的子層(112)和(114)與集成電路裝置的觸點(117，118)進行電連接。
12．根據權利要求5至11之一所述的裝置，其特征在于自感(9)為螺旋形，它與集成電路裝置的底層(105)的有源面結合在一起。
全文摘要
本發(fā)明涉及集成電路裝置(2),將這種裝置裝在帶有存儲器的袖珍目標中,具體地說裝在帶有智能卡的目標中。本發(fā)明的特征在于該集成電路裝置(2)包括至少一個電容器(8),該電容器使所述集成電路裝置(2)消耗的電流峰值(Idd)衰減。本發(fā)明主要用于使智能卡中的電信號衰減。
文檔編號G06F21/00GK1289427SQ9980256
公開日2001年3月28日 申請日期1999年2月4日 優(yōu)先權日1998年2月4日
發(fā)明者比阿特麗斯·邦瓦洛特, 埃里克·瑟維爾, 羅伯特·萊迪爾 申請人:施藍姆伯格系統(tǒng)公司