專利名稱：：緩沖存儲器控制器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及緩沖存儲器控制器，特別涉及在存儲器中順序分配輸入取樣數(shù)據(jù)，以及分離并提取所存貯的取樣數(shù)據(jù)的控制器。一般而言，為了實(shí)現(xiàn)一個(gè)數(shù)字音頻解碼需要兩個(gè)存儲器，分別用于緩沖和處理。圖1示出在比特流輸入中分配取樣數(shù)據(jù)的存儲器結(jié)構(gòu)。例如，可看出不同比特?cái)?shù)的相繼比特流五個(gè)取樣存貯在一個(gè)8比特字存儲器中?！侗?》</tables>首先，存儲器的大小可由取樣頻率，比特率，以及每幀取樣數(shù)確定。這里，假設(shè)存儲器大小為8比特×1024字。取樣比特?cái)?shù)對應(yīng)于2至16。即，最大取樣比特?cái)?shù)為16。接收上述《表1》中比特流的緩沖存儲器將取樣數(shù)據(jù)存貯在一個(gè)字中。換句話說，從輸入比特流分離出的在具有不同比特長度的信道取樣的每一取樣數(shù)據(jù)同樣地分配至存儲器的一個(gè)字中。因此，現(xiàn)有技術(shù)中存儲器分配存在存儲區(qū)域可能浪費(fèi)的問題。所以，本發(fā)明的目的是提供一種緩沖存儲器控制器，其分離并提取緩沖存儲器中一比特流的每一取樣，輸入比特流的取樣依次由特定比特單元分片(sliced)。為實(shí)現(xiàn)本發(fā)明目的，本發(fā)明配備一緩沖存儲器控制器，用于分離并提取存貯在緩沖存儲器中的每一取樣，以便分片(slicing)具有不同比特長度的取樣并輸入為特定比特的比特流，且按特定比特順序地將已分片的取樣分配至字，它包括一個(gè)取樣指針讀取單元，用于由存貯在緩沖存儲器中的比特流檢測對應(yīng)于取樣的各比特累計(jì)于其中的數(shù)據(jù)，由所累計(jì)的數(shù)據(jù)檢測作為取樣開始處字位置信息的字地址，以及由一個(gè)字檢測作為取樣開始處比特位置信息的比特地址；一個(gè)字移位寄存器，用于從緩沖存儲器輸入對應(yīng)于字地址的數(shù)據(jù)，按照最大可分配字用特定比特移位所輸入的數(shù)據(jù)，并輸出最大可分配比特的數(shù)據(jù)；一個(gè)滾桶式(barrel)移位器，用于輸入移位寄存器的輸出，通過比特地址移位所輸入的數(shù)據(jù)，并輸出所移位的數(shù)據(jù)作為最大取樣比特；以及一個(gè)掩蔽電路，用于輸入滾桶式移位器的輸出，按照對應(yīng)于取樣的每一比特利用屏蔽數(shù)據(jù)掩蔽所輸入的數(shù)據(jù)，并輸出所屏蔽的數(shù)據(jù)作為最大取樣比特。結(jié)合附圖，通過下述詳細(xì)說明將更好地理解本發(fā)明的特征、以及優(yōu)點(diǎn)附圖簡要說明圖1顯示按照現(xiàn)有技術(shù)由比特流輸入分配每一取樣數(shù)據(jù)的存儲器結(jié)構(gòu)；圖2顯示按照本發(fā)明由比特流輸入分配每一取樣數(shù)據(jù)的存儲器結(jié)構(gòu)；圖3是按照本發(fā)明用于分離并提取分配在存儲器中的每一取樣數(shù)據(jù)的緩沖存儲器控制器方框圖；以及圖4顯示按照本發(fā)明圖3信號數(shù)據(jù)的實(shí)施例。其中相同參考符號表示相同或類似部件。下面參照附圖詳細(xì)描述本發(fā)明優(yōu)選實(shí)施例。所有附圖盡可能用相同數(shù)字表示相同部件。下述描述中，術(shù)語“特定比特”表示可分配至存儲器一個(gè)字的最大比特?cái)?shù)。術(shù)語“最大取樣比特”表示為取樣數(shù)據(jù)最佳能提取的比特?cái)?shù)，而術(shù)語“最大可分配字”表示為最大取樣比特的字?jǐn)?shù)。換句話說，結(jié)合本發(fā)明的實(shí)施例，特定比特是8比特，最大取樣比特是16而最大可分配字是2。圖2顯示按照本發(fā)明由比特流輸入分配每一取樣數(shù)據(jù)的存儲器結(jié)構(gòu)。下面，參照圖2說明圖2的結(jié)構(gòu)。圖2的存儲器與圖1一樣大，且按照上述《表1》所示實(shí)施例的比特流輸入至圖2的存儲器。而且，當(dāng)圖1的存儲器有5個(gè)字時(shí)，圖2的有3個(gè)字。但是，圖2的存儲器需要一個(gè)控制器以便分離每一取樣數(shù)據(jù)，提取每一取樣數(shù)據(jù)并輸出所提取數(shù)據(jù)。上述控制器通過檢測各取樣數(shù)據(jù)第一開始位置的字或比特分離連續(xù)比特流中的取樣數(shù)據(jù)。相應(yīng)地，圖3是按照本發(fā)明用于分離并提取分配在存儲器中的每一取樣數(shù)據(jù)的緩沖存儲器控制器方框圖。下面，參照圖3具體說明圖3的結(jié)構(gòu)。假設(shè)存儲器的規(guī)模為8比特×1024字。圖3中，取樣指針讀取單元310用于產(chǎn)生比特地址BA作為每一取樣開始位置上的比特位置信息，以及一個(gè)字地址WA作為字位置信息，它包括一個(gè)累加器311，用于起始輸出初始化為0的數(shù)據(jù)，輸入并累加取樣比特(n比特)；一個(gè)二進(jìn)制數(shù)轉(zhuǎn)換器330，用于轉(zhuǎn)換所累加的數(shù)據(jù)STPR為二進(jìn)制數(shù)據(jù)的10比特；一個(gè)字地址發(fā)生器320，用于移位轉(zhuǎn)換為二進(jìn)制數(shù)數(shù)據(jù)三次，將所移位數(shù)據(jù)換算為十進(jìn)制，將十進(jìn)制數(shù)據(jù)分別順序加至0，1和2，并輸出已加數(shù)據(jù)；以及一個(gè)比特地址發(fā)生器314，用于從10比特的二進(jìn)制數(shù)據(jù)讀取最低3比特的數(shù)據(jù)并轉(zhuǎn)換所讀取數(shù)據(jù)為十進(jìn)制數(shù)據(jù)以便輸出。字地址發(fā)生器320還包括一個(gè)開始字地址發(fā)生器A(93)312，用于從10比特?cái)?shù)據(jù)的較最高有效比特中讀取7比特；以及一個(gè)加法器313，用于將兩次計(jì)數(shù)的0，1，2，即從0至最大可分配字?jǐn)?shù)，加至開始字地址發(fā)生器312的輸出。開始字地址發(fā)生器A(93)312讀取10比特中的第9比特至第3比特，將其十進(jìn)制化并將它們輸出。比特地址發(fā)生器B(20)314讀取并輸出10比特中的第2比特至第0比特。二進(jìn)制數(shù)轉(zhuǎn)換器330，字地址發(fā)生器320和比特地址發(fā)生器B(20)314讀取所累加數(shù)據(jù)STPR除8所得商和余數(shù)。接收字地址WA的緩沖存儲器315根據(jù)第一時(shí)鐘信號CLK1輸出對應(yīng)于字地址WA的字至字移位寄存器316。這時(shí)，字移位寄存器316根據(jù)三個(gè)時(shí)鐘信號順序接收取樣數(shù)據(jù)的三個(gè)字，并輸出24比特?cái)?shù)據(jù)的三個(gè)字。此例中，字移位寄存器316具體為24比特，最大可分配比特，因?yàn)橐粋€(gè)取樣可存儲在至少一個(gè)字至最大三個(gè)字。在滾桶式移位器(barrelshiner)317中，與頻率三倍于第一時(shí)鐘信號CLK1的第二時(shí)鐘信號CLK2同步，24比特?cái)?shù)據(jù)與比特地址BA一樣多移位左側(cè)，以便輸出為16比特?cái)?shù)據(jù)。于是，從滾桶式移位器317輸出數(shù)據(jù)的最左比特是每一取樣數(shù)據(jù)開始的那一比特。掩蔽電路(maskingcircuit)330由“與”門318構(gòu)成，對取樣數(shù)據(jù)的比特?cái)?shù)而言它輸入滾桶式移位器317的數(shù)據(jù)和16比特掩蔽數(shù)據(jù)。其輸出數(shù)據(jù)Dout是16比特的取樣數(shù)據(jù)。圖4顯示本發(fā)明圖3信號數(shù)據(jù)的實(shí)施例。現(xiàn)在，參照圖3和4詳細(xì)說明分離和提取存儲上述《表1》所示比特流的圖2存儲器中8比特之第4取樣的步驟。接收n取樣比特的累加器311將所累加數(shù)據(jù)STPR送至節(jié)點(diǎn)N1。當(dāng)輸入取樣數(shù)據(jù)的8比特時(shí)，從累加器311輸出的所累加數(shù)據(jù)STPR對應(yīng)于11。在二進(jìn)制數(shù)轉(zhuǎn)換器330中二進(jìn)制化的情況下，所累加的數(shù)據(jù)對應(yīng)于0000001011。將其依次送至節(jié)點(diǎn)N2以及開始字地址發(fā)生器312和比特地址發(fā)生器314。從開始字地址發(fā)生器312輸出的數(shù)據(jù)A變成1，而作為從加法器313輸出的數(shù)據(jù)的字地址WA變?yōu)?，2，3。從比特地址發(fā)生器314輸出的數(shù)據(jù)BA變?yōu)?。然后，字移位寄存器316接收分別具有地址1，2，3的字?jǐn)?shù)據(jù)的三片(pieces)。24比特?cái)?shù)據(jù)送至滾桶式移位器317。所送數(shù)據(jù)向左位移位三次，即比特地址BA，以使8比特的第一比特可定位于滾桶式移位器317的最左側(cè)。“與”門318“與”運(yùn)算8比特掩蔽數(shù)據(jù)，1111111100000000和16比特左側(cè)。作為“與”門318的輸出數(shù)據(jù)，只有8比特取樣數(shù)據(jù)輸出并送至取樣電路319，然后取樣電路319對其取樣。取樣指針讀取單元310從地址1的字，以及地址3的比特來檢測8比特?cái)?shù)據(jù)開始。于是，只有8比特取樣數(shù)據(jù)被提取，它從地址1的字中地址3的比特開始，并在地址2的字中地址2的比特處結(jié)束。如上所述，本發(fā)明通過8比特分片輸入比特流并然后將其存儲在8比特字的存儲器中可有效地減少存儲器大小。為了分離存貯在存儲器中的取樣，在取樣指針中累加每一取樣比特?cái)?shù)，于是可找到存儲器地址和字中取樣的第一比特位置。因此，應(yīng)理解本發(fā)明并不局限于在此公開的、作為實(shí)現(xiàn)本發(fā)明最佳具體方式的特定實(shí)施例，本發(fā)明也不局限于此說明書中的特定實(shí)施例，本發(fā)明的保護(hù)范圍由權(quán)利要求所定義。權(quán)利要求1.一種緩沖存儲器控制器，用于分離并提取存貯在緩沖存儲器中的每一取樣，以便將具有不同比特長度的取樣分片并輸入為特定比特的比特流，且按所述特定比特順序地分配所述已分片的取樣至字，它包括一個(gè)取樣指針讀取單元，用于由存貯在所述緩沖存儲器中的比特流檢測對應(yīng)于取樣的累計(jì)各比特于其中的數(shù)據(jù)；由所累計(jì)的數(shù)據(jù)檢測作為所述取樣開始處字位置信息的字地址；以及由一個(gè)字檢測作為所述取樣開始處比特位置信息的比特地址；一個(gè)字移位寄存器，用于從所述緩沖存儲器輸入對應(yīng)于所述字地址的數(shù)據(jù)，按照最大可分配字由所述特定比特移位所述輸入數(shù)據(jù)，并輸出最大可分配比特的數(shù)據(jù)；一個(gè)滾桶式移位器，用于輸入所述移位寄存器的輸出，通過所述比特地址移位所輸入數(shù)據(jù)，并輸出作為最大取樣比特的所述移位數(shù)據(jù)；以及一個(gè)掩蔽電路，用于輸入所述滾桶式移位器的輸出，按照對應(yīng)所述取樣的每一比特利用掩蔽數(shù)據(jù)掩蔽所述輸入數(shù)據(jù)，并輸出作為所述最大取樣比特的所述掩蔽數(shù)據(jù)。2.如權(quán)利要求1的控制器，其中，還包括一個(gè)取樣電路，用于取樣所述掩蔽電路的輸出并輸出所述取樣數(shù)據(jù)。3.如權(quán)利要求1的控制器，其中，所述取樣指針讀取單元包括一個(gè)累加器，用于輸入并累加對應(yīng)所述取樣的取樣比特，并起始輸出初始化為0的數(shù)據(jù)；一個(gè)計(jì)算器，用于輸入所述累加數(shù)據(jù)的輸出并計(jì)算所述累加數(shù)據(jù)除以所述特定比特的值；一個(gè)加法器，用于將從0至所述最大可分配字的值加至所述的計(jì)算值并產(chǎn)生所述字地址；以及一個(gè)比特地址發(fā)生器，用于讀取所述計(jì)算器并產(chǎn)生所述比特地址。4.一種緩沖存儲控制器，用于分離并提取存貯在緩沖存儲器中的每一取樣，以便將具有不同比特長度的取樣分片并輸入為8比特的比特流，且按8比特順序地分配所述已分片的取樣至字，它包括一個(gè)取樣指針讀取單元，用于由存貯在所述緩沖存儲器中的比特流檢測對應(yīng)于取樣的累計(jì)各比特于其中的數(shù)據(jù)；由所述累計(jì)的數(shù)據(jù)檢測作為所述取樣開始處字位置信息的字地址；以及由一個(gè)字檢測作為所述取樣開始處比特位置信息的比特地址；一個(gè)字移位寄存器，用于從所述緩沖存儲器輸入對應(yīng)所述字地址的數(shù)據(jù)，按照最大可分配字移位所述輸入數(shù)據(jù)8比特，并輸出24比特的數(shù)據(jù)；一個(gè)滾桶式移位器，用于輸入所述移位寄存器的輸出，通過所述比特地址移位所輸入數(shù)據(jù)，并輸出16比特的所述移位數(shù)據(jù)；一個(gè)掩蔽電路，用于輸入所述滾桶式移位器的輸出，按照對應(yīng)所述取樣的每一比特利用掩蔽數(shù)據(jù)掩蔽所述輸入數(shù)據(jù)，并輸出16比特的所述掩蔽數(shù)據(jù)；以及一個(gè)取樣電路，用于取樣所述掩蔽電路的輸出并輸出所述取樣數(shù)據(jù)。5.如權(quán)利要求4的控制器，其中，所述取樣指針讀取單元包括一個(gè)累加器，用于輸入并累加對應(yīng)所述取樣的取樣比特，并起始輸出初始化為0的數(shù)據(jù)；一個(gè)轉(zhuǎn)換器，用于轉(zhuǎn)換所述累加的數(shù)據(jù)為10比特二進(jìn)制數(shù)據(jù)；一個(gè)加法器，用于向左移位所述二進(jìn)制數(shù)據(jù)三次，將所述移位數(shù)據(jù)換算為十進(jìn)制，將從0至3計(jì)數(shù)值的值加至已十進(jìn)制化的數(shù)據(jù)，并產(chǎn)生所述字地址；以及一個(gè)比特地址發(fā)生器，用于產(chǎn)生所述比特地址，其中較低3比特由所述二進(jìn)制數(shù)據(jù)轉(zhuǎn)換成十進(jìn)制。6.如權(quán)利要求4的控制器，其中，所述取樣指針讀取單元包括一個(gè)累加器，用于輸入并累加對應(yīng)所述取樣的取樣比特，并起始輸出初始化為0的數(shù)據(jù)；一個(gè)計(jì)算器，用于輸入所述累加數(shù)據(jù)的輸出并計(jì)算所述累加數(shù)據(jù)除以8比特的值；一個(gè)加法器，用于將從0至3的值加至所述的計(jì)算值并產(chǎn)生所述字地址；以及一個(gè)比特地址發(fā)生器，用于讀取所述計(jì)算器并產(chǎn)生所述比特地址。全文摘要一種緩沖存儲器控制器，包括一取樣指針讀取單元，用于由存貯在緩沖存儲器中的比特流檢測對應(yīng)于取樣的累計(jì)各比特于其中的數(shù)據(jù)，由所累計(jì)數(shù)據(jù)檢測作為取樣開始處字位置信息的字地址；以及由一字檢測作為取樣開始處比特位置信息的比特地址，一字移位寄存器，用于從緩沖存儲器輸入對應(yīng)字地址的數(shù)據(jù)，按照最大可分配字移位輸入數(shù)據(jù)至特定比特，并輸出最大可分配比特的數(shù)據(jù)；一個(gè)滾桶式移位器，輸出最大取樣比特的所述移位數(shù)據(jù)；以及一掩蔽電路。文檔編號G06F5/06GK1162819SQ96123959公開日1997年10月22日申請日期1996年12月13日優(yōu)先權(quán)日1995年12月13日發(fā)明者朱鎮(zhèn)太申請人:三星電子株式會社