技術編號：6410877
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及緩沖存儲器控制器，特別涉及在存儲器中順序分配輸入取樣數(shù)據(jù)，以及分離并提取所存貯的取樣數(shù)據(jù)的控制器。一般而言，為了實現(xiàn)一個數(shù)字音頻解碼需要兩個存儲器，分別用于緩沖和處理。附圖說明圖1示出在比特流輸入中分配取樣數(shù)據(jù)的存儲器結構。例如，可看出不同比特數(shù)的相繼比特流五個取樣存貯在一個8比特字存儲器中。《表1》 </tables>首先，存儲器的大小可由取樣頻率，比特率，以及每幀取樣數(shù)確定。這里，假設存儲器大小為8比特×1024字。取樣比特數(shù)對應...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。