專利名稱：三維計(jì)算機(jī)圖形設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種三維計(jì)算機(jī)圖形設(shè)備，它具有對(duì)自設(shè)備內(nèi)部所包括的多個(gè)并行處理單元kk例如并行連接的處理器模塊kk所輸出的多個(gè)圖形數(shù)據(jù)指定其處理次序的功能。
一般而言，在三維計(jì)算機(jī)圖形設(shè)備中，需要將三維模型(即目標(biāo))轉(zhuǎn)換為二維圖象以在設(shè)備上顯示，步驟如下第一，在三維模型中確定視點(diǎn)和光源;第二，根據(jù)視點(diǎn)和光源從三維模型確定圖形數(shù)據(jù);第三，在設(shè)備內(nèi)對(duì)圖形數(shù)據(jù)進(jìn)行幾何轉(zhuǎn)換。幾何轉(zhuǎn)換包括縱坐標(biāo)計(jì)算、剪取操作及色彩濃度計(jì)算等等。
另外，在幾何轉(zhuǎn)換之后，要對(duì)每個(gè)幾何轉(zhuǎn)換的結(jié)果執(zhí)行預(yù)繪制處理，例如，范圍產(chǎn)生處理。最后，在預(yù)繪制處理之后，對(duì)預(yù)繪制處理的結(jié)果進(jìn)行繪制處理，例如，跨越和擦除處理。結(jié)果是，根據(jù)視點(diǎn)，三維模型的圖形數(shù)據(jù)得以轉(zhuǎn)換為將要在設(shè)備上進(jìn)行顯示的二維圖象。
例如在本結(jié)構(gòu)中，處理器模塊用于幾何轉(zhuǎn)換和預(yù)繪制處理，而處理器模塊也用于繪制處理。
一般地，為高速執(zhí)行上述處理，設(shè)備包括多個(gè)并行處理單元，例如，并行連接的處理器模塊。這些處理器模塊形成為流水線結(jié)構(gòu)，圖形數(shù)據(jù)在流經(jīng)每條流水線時(shí)則得以并行順序處理。
在上述流水線處理中，不可能指定圖形數(shù)據(jù)的處理次序。這是因?yàn)?，?lái)自每條流水線的數(shù)據(jù)對(duì)于每個(gè)數(shù)據(jù)串而言是并行順序處理的。即，當(dāng)檢測(cè)到數(shù)據(jù)串中的一個(gè)中斷時(shí)，對(duì)于另一條流水線，下一數(shù)據(jù)串得以并行順序處理，這是在沒(méi)有操作員的指定下進(jìn)行的。
于是，如果操作員希望指定圖形數(shù)據(jù)的處理次序，則需要使一條流水線操作以進(jìn)行處理次序的指定，并且暫時(shí)停止其他流水線的處理。上述指定的結(jié)果是，在整個(gè)設(shè)備吞吐量惡化時(shí)將產(chǎn)生問(wèn)題。
本發(fā)明的目的是提供一種三維計(jì)算機(jī)圖形設(shè)備，它具有一種功能，可對(duì)自設(shè)備內(nèi)部所包括的多個(gè)并行處理單元k例如并行連接的處理器模塊k所輸出的多個(gè)圖形數(shù)據(jù)指定其處理次序。
根據(jù)本發(fā)明，所提供的一種三維計(jì)算機(jī)圖形設(shè)備包括一個(gè)中央處理單元CPU，用作圖形數(shù)據(jù)管理單元;多個(gè)處理器模塊，操作上連接于中央處理單元，每個(gè)處理器模塊執(zhí)行圖形數(shù)據(jù)的幾何轉(zhuǎn)換和預(yù)繪制處理，并且進(jìn)而輸出一個(gè)同步命令;一個(gè)分配器，操作上連接于各處理器模塊;多個(gè)繪制處理器，操作上連接于分配器，每個(gè)繪制處理器根據(jù)圖形數(shù)據(jù)執(zhí)行繪制處理;以及一個(gè)監(jiān)視器，操作上連接于各繪制處理器，用于顯示圖形數(shù)據(jù)。
分配器還包括多個(gè)先進(jìn)先出緩沖區(qū)(輸入FIFO)，每一個(gè)連接于相應(yīng)的處理器模塊，用于順序儲(chǔ)存由處理器模塊所輸出的圖形數(shù)據(jù)和同步命令所組成的數(shù)據(jù);多個(gè)先進(jìn)先出緩沖區(qū)(輸出FIFO)，每一個(gè)連接于相應(yīng)的繪制處理器，用于順序儲(chǔ)存圖形數(shù)據(jù);以及一個(gè)先擇分配單元，設(shè)置在輸入FIFO和輸出FIFO之間，用于選擇來(lái)自輸入FIFO的數(shù)據(jù)之一。當(dāng)所選定的數(shù)據(jù)代表圖形數(shù)據(jù)時(shí)，向輸出FIFO輸出圖形數(shù)據(jù)，當(dāng)所選定的數(shù)據(jù)代表同步命令時(shí)，在上述選擇之后，禁止選擇來(lái)自相應(yīng)輸入FIFO的數(shù)據(jù)，并且當(dāng)所有輸入FIFO進(jìn)入一種選擇禁止?fàn)顟B(tài)時(shí)，由同步命令釋放選擇禁止。
在最佳實(shí)施例中，選擇分配單元包括一個(gè)開(kāi)關(guān)/選擇單元和一個(gè)決定/開(kāi)關(guān)單元;開(kāi)關(guān)/選擇單元具有一個(gè)多路復(fù)用器，用于有選擇地輸出來(lái)自輸入FIFO的數(shù)據(jù)，和一個(gè)目的選擇單元，用于將圖形數(shù)據(jù)分配到一個(gè)或多個(gè)輸出FIFO;而決定/開(kāi)關(guān)單元，則具有一個(gè)同步命令決定單元，用于根據(jù)來(lái)自CPU的控制信號(hào)輸出一選擇禁止信號(hào)，一個(gè)命令分析單元，用于將同步命令輸出到?jīng)Q定單元，一個(gè)輸入選擇單元，用于接收選擇禁止信號(hào)和向多路復(fù)用器輸出一個(gè)輸入控制信號(hào)，一個(gè)輸出控制單元，用于接收來(lái)自多路復(fù)用器的數(shù)據(jù)，并且向目的選擇單元輸出一個(gè)目的控制信號(hào)，和一個(gè)輸入數(shù)據(jù)決定單元，用于接收來(lái)自輸入FIFO的數(shù)據(jù)。
在另一實(shí)施例中，決定/開(kāi)關(guān)單元還包括一個(gè)控制寄存器，設(shè)置在CPU與決定單元之間，用于儲(chǔ)存指示處理器模塊的使用和未使用狀態(tài)的位，并且當(dāng)決定單元接到來(lái)自控制寄存器的“未使用”時(shí)，產(chǎn)生選擇禁止信號(hào)并送至輸入選擇單元。
又在另一實(shí)施例中，控制寄存器具有數(shù)個(gè)與處理器模塊數(shù)目相應(yīng)的位。
又在另一實(shí)施例中，位“0”指“使用”，位“1”指“未使用”。
在另一實(shí)施例中，當(dāng)處理器模塊之一出現(xiàn)故障時(shí)，分配器自故障處理器模塊輸出一個(gè)偽同步命令。
在附圖中

圖1是解釋本發(fā)明原理的解釋圖;
圖2是根據(jù)本發(fā)明一實(shí)施例的分配器的示意框圖;
圖3示出在正常操作時(shí)輸入到每個(gè)輸入FIFO的數(shù)據(jù)例;
圖4是正常操作時(shí)的分配操作的解釋圖;
圖5示出包括同步命令的輸入數(shù)據(jù)例;
圖6是利用同步命令的輸出數(shù)據(jù)的解釋圖;
圖7是故障處理器模塊的解釋圖;
圖8是根據(jù)本發(fā)明另一實(shí)施例的分配器的示意框圖;
圖9是故障處理器模塊的操作解釋圖;
圖10是根據(jù)本發(fā)明的單元11和12的詳細(xì)框圖;以及圖11是利用本發(fā)明的三維計(jì)算機(jī)圖形顯示設(shè)備的示意框圖。
本發(fā)明的特征在于用于指定處理次序的同步命令。另外，本發(fā)明的特征在于在流水線處理中控制圖形數(shù)據(jù)的處理次序的方法。這種指定的結(jié)果是，能夠在顯示器上實(shí)現(xiàn)真實(shí)圖象的顯示。
僅當(dāng)用戶試圖利用一特定命令來(lái)指定流水線處理的處理次序時(shí)，這種控制才得以執(zhí)行。本發(fā)明中，下文將該特定命令稱為“同步命令”。這意味著特定流水線處理是與另一流水線處理同步執(zhí)行的。
如下文詳述，當(dāng)一個(gè)分配器(見(jiàn)圖11)自處理器模塊接收同步命令時(shí)，該分配器并不處理已由處理器模塊輸入到該分配器的數(shù)據(jù)，它搜索已輸入的下一數(shù)據(jù)。然后，當(dāng)該分配器收到來(lái)自所有處理器模塊的同步命令時(shí)，此分配器釋放所有同步命令，并返回到正常處理次序，以處理來(lái)自處理器模塊的下一圖形數(shù)據(jù)。根據(jù)上述簡(jiǎn)單的處理過(guò)程，能夠指定流水線的處理次序。
圖1是解釋本發(fā)明原理的解釋圖。在圖1中，參考號(hào)1-1和1-2指輸入所用的先進(jìn)先出緩沖區(qū)(下文稱為輸入FIFO)，參考號(hào)10-1和10-2指輸出所用的先進(jìn)先出緩沖區(qū)(下文稱為輸出FIFO)。另外，參考號(hào)11、12指選擇分配裝置。如上所述，PM1和PM2指處理器模塊，而DP1和DP2指繪制模塊。各輸入FIFO9-1、輸出FIFO10-1和10-2以及選擇分配裝置11、12設(shè)置在圖11的分配器裝置4內(nèi)。
如圖1所示，有兩個(gè)處理器模塊PM1和PM2、兩個(gè)輸入FIFO、一個(gè)選擇分配裝置11、12，以及兩個(gè)輸出FIFO。來(lái)自處理器模塊PM1的圖形數(shù)據(jù)或同步命令被順序儲(chǔ)存到輸入FIFO9-1的地址＃1至地址＃5的單元中，來(lái)自處理器模塊PM2的圖形數(shù)據(jù)或同步命令順序儲(chǔ)存到輸入FIFO9-2的地址＃1至＃5的單元中。因此，每個(gè)輸入FIFO儲(chǔ)存圖形數(shù)據(jù)或同步命令。來(lái)自輸入FI-FO9-1和9-2的讀數(shù)據(jù)(即圖形數(shù)據(jù)或同步命令)被送至選擇分配裝置11、12。選擇分配裝置檢測(cè)所讀數(shù)據(jù)，并且將圖形數(shù)據(jù)按下文所述的方法有選擇地發(fā)送至相應(yīng)的輸出FIFO。
選擇分配裝置11、12選擇一個(gè)讀數(shù)據(jù)(即，來(lái)自每個(gè)輸入FI-FO的輸出數(shù)據(jù))。當(dāng)所選擇的輸出數(shù)據(jù)代表圖形數(shù)據(jù)時(shí)，選擇分配裝置11、12將數(shù)據(jù)原封不動(dòng)地發(fā)送到輸出FIFO。當(dāng)所選擇的輸出數(shù)據(jù)代表同步命令時(shí)，在該選擇之后，選擇分配裝置11、12禁止從相應(yīng)的輸入FIFO選擇輸出數(shù)據(jù)。
當(dāng)所有讀數(shù)據(jù)代表同步命令時(shí)，所有輸入FIFO進(jìn)入一種禁止?fàn)顟B(tài)。在該狀態(tài)中，選擇分配裝置11、12釋放所有同步命令，并返回到正常操作。上述操作將在下文詳細(xì)給予解釋。
另外，作為本發(fā)明的另一實(shí)施例，在主計(jì)算機(jī)和決定/開(kāi)關(guān)單元12之間設(shè)置一個(gè)控制寄存器(見(jiàn)圖10)。該控制寄存器暫時(shí)儲(chǔ)存用于指明處理器模塊的使用/未使用狀態(tài)的位(該實(shí)施例中為四位)。當(dāng)該位指明未使用(例如為“1”)時(shí)，選擇分配裝置11、12禁止選擇與該處理器模塊相對(duì)應(yīng)的輸入FIFO的所讀數(shù)據(jù)。
現(xiàn)參照?qǐng)D1簡(jiǎn)要解釋選擇分配裝置的操作。在圖1中，＃1至＃5指每個(gè)輸入FIFO內(nèi)的地址。
首先，選擇分配裝置11、12選擇地址＃1單元中的圖形數(shù)據(jù)A(1)，它是由輸入FIFO9-1輸出的。當(dāng)選擇完成時(shí)，輸入FIFO9-1的讀指針(未示出)增1，并且從輸入FIFO9-1輸出地址＃2單元中的圖形數(shù)據(jù)A(2)。所選擇的圖形數(shù)據(jù)A(1)送至輸出FIFO10-1或10-2。
其次，選擇分配裝置11、12選擇地址＃1單元中的同步命令，它是由輸入FIFO9-2輸出的。當(dāng)選擇完成時(shí)，輸入FIFO9-2的讀指針增1，并且從輸入FIFO9-2輸出地址＃2的圖形數(shù)據(jù)B(1)。在該情形下，因?yàn)樗x擇的輸出代表同步命令，所以在該選擇之后，選擇分配裝置并不選擇輸入FIFO9-2的輸出。意即，輸入FIFO9-2進(jìn)入一種選擇禁止?fàn)顟B(tài)。
接著，選擇分配裝置11、12選擇地址＃2單元中的圖形數(shù)據(jù)A(2)，它是由輸入FIFO9-1輸出的。當(dāng)選擇完成時(shí)，輸入FIFO9-1的讀指針增1，并且從輸入FIFO9-1輸出地址＃3單元中的同步命令。將所選擇的圖形數(shù)據(jù)A(2)送至輸出FIFO10-1或輸出FIFO10-2。
然后，選擇分配裝置11、12選擇地址＃3單元中的同步命令，這是由輸入FIFO9-1輸出的。當(dāng)選擇完成時(shí)，輸入FIFO9-1的讀指針增1，并且從輸入FIFO9-1輸出地址＃4單元中的同步命令。因?yàn)樗x擇的輸出代表同步命令，所以在該選擇之后，選擇分配裝置禁止選擇輸入FIFO9-1的輸出。意即，輸入FIFO9-1進(jìn)入一種選擇禁止?fàn)顟B(tài)。
因?yàn)檩斎隖IFO9-1和9-2進(jìn)入一種選擇禁止?fàn)顟B(tài)，所以，選擇分配裝置11、12釋放同步命令，以停止禁止?fàn)顟B(tài)。
在釋放時(shí)，假設(shè)輸入FIFO9-2具有的選擇優(yōu)先權(quán)高于輸入FIFO9-1。選擇分配裝置11、12選擇地址＃2單元中的圖形數(shù)據(jù)B(1)，它已由輸入FIFO9-2輸出。當(dāng)選擇完成時(shí)，輸入FIFO9-2的讀指針增1，并且從輸入FIFO9-2輸出地址＃3單元中的同步命令。所選擇的圖形數(shù)據(jù)B(1)送至輸出FIFO10-1或輸出FI-FO10-2。
接下來(lái)，選擇分配裝置11、12選擇地址＃4單元中的同步命令，它是由輸入FIFO9-1輸出的。當(dāng)選擇完成時(shí)，輸入FIFO9-1的讀指針增1，并且從輸入FIFO9-1輸出地址＃5單元中的圖形數(shù)據(jù)。因?yàn)樗x擇的輸出代表同步命令，所以在該選擇之后，選擇分配裝置11、12并不選擇輸入FIFO9-1的輸出。意即，輸入FIFO9-1進(jìn)入一種選擇禁止?fàn)顟B(tài)。
接著，選擇分配裝置11、12選擇地址＃3單元中的同步命令，它是由輸入FIFO9-2輸出的。當(dāng)選擇完成時(shí)，輸入FIFO9-2的讀指針增1，并且從輸入FIFO9-2輸出地址＃4單元中的同步命令。因?yàn)樗x擇的輸出代表同步命令，所以在該選擇之后，選擇分配裝置11、12并不選擇輸入FIFO9-2的輸出。意即，輸入FIFO9-2進(jìn)入一種選擇禁止?fàn)顟B(tài)。
因?yàn)檩斎隖IFO9-1和9-2進(jìn)入選擇禁止?fàn)顟B(tài)，所以選擇分配裝置再次釋放同步命令，以停止該禁止?fàn)顟B(tài)。
因?yàn)檩斎隖IFO9-1和9-2進(jìn)入選擇禁止?fàn)顟B(tài)，所以選擇分配裝置再次釋放同步命令，以停止該禁止?fàn)顟B(tài)。
在釋放時(shí)，假設(shè)輸入FIFO9-1具有的選擇優(yōu)先權(quán)高于輸入
FIFO9-2。選擇分配裝置11、12選擇地址＃5單元中的圖形數(shù)據(jù)C(1)，它是由輸入FIFO9-1輸出的。所選擇的圖形數(shù)據(jù)C(1)送至輸出FIFO10-1或輸出FIFO10-2。
另外，如上所述，當(dāng)控制寄存器指明處理器模塊PM2未使用時(shí)，輸入FIFO9-2進(jìn)入選擇禁止?fàn)顟B(tài)，而此時(shí)選擇分配裝置11、12選擇輸入FIFO9-1的輸出。
圖2是根據(jù)本發(fā)明一實(shí)施例而給出的分配器的示意框圖。如圖2所示，分配器是由四個(gè)輸入FIFO9-1至9-4、四個(gè)輸出FIFO10-1至10-4以及設(shè)于輸入FIFO與輸出FIFO之間的開(kāi)關(guān)/選擇單元11形成的。本分配器的操作中利用了流水線處理。
開(kāi)關(guān)/選擇單元11的主要操作功能如下所述。假設(shè)設(shè)置“n”(本實(shí)施例中，n＝4)個(gè)輸入作為開(kāi)關(guān)/選擇單元11的“n”個(gè)輸入。開(kāi)關(guān)/選擇單元11具有“n+1”個(gè)狀態(tài)，即，等待輸入狀態(tài)、讀取No.1輸入狀態(tài)、讀取No.2輸入狀態(tài)、…和讀取No.n輸入狀態(tài)。這些狀態(tài)的優(yōu)先權(quán)次序在開(kāi)關(guān)/選擇單元11中預(yù)定。
在等待輸入狀態(tài)，優(yōu)先次序按輸入No.1＞No.2＞…＞No.n給定。意即，輸入號(hào)越小，優(yōu)先權(quán)次序越高。于是，當(dāng)在開(kāi)關(guān)/選擇單元11中設(shè)置許多輸入端時(shí)，最小的輸入號(hào)將被選擇。該情形下，No.1輸入將作為下一個(gè)連接。
在讀取No.1輸入狀態(tài)，優(yōu)先權(quán)次序按輸入No.2＞No.3＞…＞No.n＞No.1給定。該情形下，連接于開(kāi)關(guān)/選擇單元11從處理器的No.1輸入具有最低的優(yōu)先權(quán)，并且No.2輸入將被選作為下一個(gè)連接。
根據(jù)上述優(yōu)先次序進(jìn)行輸入的連接。因此，不可能改變輸入數(shù)據(jù)的優(yōu)先權(quán)次序，而不可能指定一個(gè)忽略上述步驟的優(yōu)先權(quán)次序的特定處理次序。如果操作員希望指定特定處理次序，例如，如果操作員希望首先處理No.4輸入，則僅有No.4輸入被連接到開(kāi)關(guān)/選擇單元11，其他輸入均禁止。然而，這種方法具有一種缺陷，即它惡化了設(shè)備的吞吐量，因?yàn)閮H有一條流水線處理得到執(zhí)行。
為解決上述問(wèn)題，如圖1所解釋的本發(fā)明中利用了同步命令。當(dāng)從處理器模塊PM向開(kāi)關(guān)/選擇單元11輸入同步命令時(shí)，開(kāi)關(guān)/選擇單元11并不從同一輸入FIFO選擇讀數(shù)據(jù)。即，因?yàn)殚_(kāi)關(guān)/選擇單元11接收同步命令，所以下次并不選擇來(lái)自同一輸入FIFO的讀數(shù)據(jù)。因此，能夠容易地僅連接指定的讀數(shù)據(jù)，從而能夠容易地指定特定的處理次序。當(dāng)所有來(lái)自輸入FIFO的數(shù)據(jù)變?yōu)橥矫顣r(shí)，開(kāi)關(guān)/選擇單元11轉(zhuǎn)換到等待讀數(shù)據(jù)狀態(tài)，并且開(kāi)始處理下一讀數(shù)據(jù)。
圖3示出在正常操作中數(shù)據(jù)被輸入到每個(gè)輸入FIFO的例子。正常操作中不使用同步命令。每個(gè)輸入FIFO9-1至9-4儲(chǔ)存各種圖形數(shù)據(jù)，如圖所示。即，所有輸入FIFO中沒(méi)有同步命令。盡管圖形數(shù)據(jù)A(1)至A(3)代表一個(gè)圖形目標(biāo)的數(shù)據(jù)，但是這些數(shù)據(jù)被分為三部分，如輸入FIFO9-1所示。開(kāi)關(guān)/選擇單元11從處理器模塊PM1至PM4順序地接收這些數(shù)據(jù)，并將它們送至輸出FIFO10-1至10-4，如圖4所示。
圖4是正常操作中的分配操作的解釋圖。在圖4中，輸出FIFO10-1至10-4根據(jù)開(kāi)關(guān)/選擇單元11的分配結(jié)果儲(chǔ)存各種圖形數(shù)據(jù)。
即，開(kāi)關(guān)/選擇單元11將來(lái)自輸出FIFO10-1的圖形數(shù)據(jù)順序分配到輸出FIFO10-4。每個(gè)輸出FIFO中的圖形數(shù)據(jù)被順序送至相應(yīng)的繪制處理器，如圖11所示。因此，因?yàn)槲窗ㄍ矫?，所以圖形數(shù)據(jù)管理單元1(在圖11中，為主計(jì)算機(jī)CPU)不能指定處理次序。
圖5示出包括同步命令的輸入數(shù)據(jù)例。在圖中，畫斜線部分代表同步(SYNC)命令，其他部分代表圖形數(shù)據(jù)。例如，輸入FIFO9-1儲(chǔ)存三個(gè)需要同時(shí)處理的圖形數(shù)據(jù)A(1)至A(3)，三個(gè)同步命令，以及圖形數(shù)據(jù)E(1)。
同步命令按如下所述方式插入。例如，假設(shè)輸入FIFO9-1的圖形數(shù)據(jù)A(1)至A(3)(即來(lái)自處理器模塊PM1的數(shù)據(jù))代表一個(gè)圖形目標(biāo)，并且這三個(gè)圖形數(shù)據(jù)必須僅由一個(gè)處理過(guò)程處理。于是如圖所示，為了執(zhí)行該處理，為處理器模塊PM2、PM3和PM4提供同步命令。另外，對(duì)于圖形數(shù)據(jù)B(1)，為處理器模塊PM1、PM3和PM4提供同步命令。
當(dāng)特定圖形數(shù)據(jù)k例如上述A(1)至A(3)k需要利用同步命令進(jìn)行上述處理時(shí)，主計(jì)算機(jī)(圖11中的圖形數(shù)據(jù)管理單元1)指示每個(gè)處理器模塊PM，以輸出同步命令。于是處理器模塊PM產(chǎn)生同步命令，該同步命令具有在分配器中能被分析的形式。
將圖5與圖3相比，圖5的數(shù)據(jù)量比圖3的數(shù)據(jù)量顯著增大。然而，實(shí)際上，圖形數(shù)據(jù)是由十五或十六至幾十個(gè)字形成的，而同步命令由一個(gè)字組成。因此，根據(jù)同步命令僅能增大百分之幾。一般而言，圖形數(shù)據(jù)由圖形命令、數(shù)據(jù)長(zhǎng)度和幾個(gè)用于定義圖形數(shù)據(jù)的參數(shù)形成。圖5和6的操作將在圖10中加以詳述。
圖6是利用同步命令的輸出FIFO的輸出數(shù)據(jù)的解釋圖。該圖示出了輸出處理過(guò)程。圖5的輸入FIFO內(nèi)的數(shù)據(jù)被分配到每個(gè)輸出FIFO，如圖所示。由于有同步命令，所以選擇來(lái)自輸入FIFO9-1的輸入，而不選擇來(lái)自輸入FIFO9-2至9-4的輸入。圖形數(shù)據(jù)A(1)至A(3)儲(chǔ)存在輸出FIFO10-1至10-4，如圖6所示。繼續(xù)這些步驟，直至在輸入FIFO9-1中發(fā)現(xiàn)同步命令而止。圖5和6的操作在圖10中加以詳述。
當(dāng)所有輸入具有同步命令時(shí)，釋放所有同步命令，選擇下一輸入。即，在下一步驟，因?yàn)檩斎隖IFO9-1、輸入命令9-3和輸入命令9-4具有同步命令，所以僅選擇圖形數(shù)據(jù)B(1)。
在處理圖形數(shù)據(jù)B(1)之后，所有輸入具有同步命令，所以釋放所有同步命令并選擇下一輸入數(shù)據(jù)。即，在下一步驟，因?yàn)檩斎隖I-FO9-1、輸入命令9-2和輸入命令9-4具有同步命令，所以僅選擇圖形數(shù)據(jù)C(1)。在開(kāi)關(guān)/選擇單元11中重復(fù)以上所解釋的相同步驟，以使能夠容易地指定流水線處理的次序。
下例為處理器模塊中出現(xiàn)故障時(shí)的情況。根據(jù)本發(fā)明的同步命令使用如下。這些操作在圖10中加以詳細(xì)解釋。
圖7是故障處理器模塊的解釋圖。在該情形下，假設(shè)處理器模塊PM3故障。于是，輸入FIFO9-3進(jìn)入空余狀態(tài)。分配器等待來(lái)自處理器模塊PM3的同步命令。等待的結(jié)果是，設(shè)備進(jìn)入故障狀態(tài)。
圖8是根據(jù)本發(fā)明另一實(shí)施例的分配器的示意框圖。在圖8中，參考號(hào)12指一個(gè)用于同步命令的決定/開(kāi)關(guān)單元。決定/開(kāi)關(guān)單元12接收輸入FIFO的輸出，并且也接收來(lái)自主計(jì)算機(jī)的控制信號(hào)。另外，決定/開(kāi)關(guān)單元12具有解決由處理器模塊故障所引起的問(wèn)題的功能。決定/開(kāi)關(guān)單元12由多個(gè)單元構(gòu)成，如圖10所示。該單元12接收來(lái)自主計(jì)算機(jī)(即圖11中的圖形數(shù)據(jù)管理單元)的控制信號(hào)，以及來(lái)自輸入FIFO9-1至9-4的輸入。
再者，決定/開(kāi)關(guān)單元12具有多個(gè)位，用于指明相應(yīng)處理器模塊的狀態(tài)(即，正?；蚬收?。例如，如圖10所示，對(duì)故障處理器模塊PM3設(shè)置位“1”。
圖9是故障處理器模塊的操作解釋圖。在本發(fā)明中，故障處理器模塊PM3一直產(chǎn)生同步命令(該命令稱為“偽同步命令”)。于是，如圖所示，當(dāng)另外三個(gè)模塊具有同步命令時(shí)，釋放包括偽同步命令的所有同步命令。圖9的操作在圖10中加以詳細(xì)解釋。
圖10是根據(jù)本發(fā)明的開(kāi)關(guān)/選擇單元11和決定/開(kāi)關(guān)12的詳細(xì)框圖。在圖10中，參考號(hào)13指一個(gè)多路復(fù)用器，參考號(hào)14指一個(gè)目的選擇單元，參考號(hào)15指一個(gè)同步命令決定單元，參考號(hào)16指一個(gè)命令分析單元，參考號(hào)17指一個(gè)輸入選擇單元，參考號(hào)18指一個(gè)輸出控制單元，參考號(hào)19指一個(gè)輸入數(shù)據(jù)決定單元，參考號(hào)20指一個(gè)控制寄存器。
開(kāi)關(guān)/選擇單元11包括多路復(fù)用器13和目的選擇單元14。
決定/開(kāi)關(guān)單元12包括同步命令決定單元15、命令分析單元16、輸入選擇單元17、輸出控制單元18和輸入數(shù)據(jù)決定單元19。
多路復(fù)用器13根據(jù)來(lái)自輸入選擇單元17的輸入控制信號(hào)ICS有選擇地輸出來(lái)自輸入FIFO1至4(相應(yīng)于9-1至9-4)的輸入數(shù)據(jù)。當(dāng)選擇完成時(shí)，所選擇的FIFO的讀指針(未示出)增1。
目的選擇單元14，根據(jù)來(lái)自輸出控制單元18的目的控制信號(hào)DCS，將圖形數(shù)據(jù)分配到一個(gè)或多個(gè)輸出FIFO1至4(相應(yīng)于10-1至10-4)。
同步命令決定單元15接收來(lái)自命令分析單元16的同步命令SCS以及控制寄存器20的內(nèi)容CS，并向輸入選擇單元17輸出選擇禁止信號(hào)SPS。決定單元15具有同步命令的接收標(biāo)志。對(duì)每個(gè)處理器模塊PM都設(shè)置該接收標(biāo)志。決定單元15接收同步命令選擇信號(hào)以及輸入FIFO號(hào)，并將接收標(biāo)志置為“1”。
選擇禁止信號(hào)SPS由四位形成，相應(yīng)于控制寄存器20。選擇禁止信號(hào)能夠通過(guò)將四個(gè)接收信號(hào)與控制寄存器20的內(nèi)容進(jìn)行“或”運(yùn)算獲得。例如，當(dāng)控制寄存器20的內(nèi)容為“0010”，而相應(yīng)于輸入FIFO9-1至9-4的接收標(biāo)志給定為“1000”時(shí)，選擇禁止信號(hào)成為“1010”，這是接收標(biāo)志與控制寄存器20內(nèi)容的“或”運(yùn)算的結(jié)果。當(dāng)選擇禁止信號(hào)SPS變?yōu)椤?111”時(shí)，決定電路15清除所有接收標(biāo)志。
命令分析單元16分析多路復(fù)用器13的輸出。當(dāng)命令分析單元16檢測(cè)到同步命令時(shí)，向決定電路15輸出同步命令選擇信號(hào)SCS和輸入FIFO號(hào)。
輸入選擇單元17，根據(jù)來(lái)自決定單元15的選擇禁止信號(hào)SPS以及來(lái)自輸入數(shù)據(jù)決定單元19的決定結(jié)果，選擇一個(gè)輸入。例如，當(dāng)選擇禁止信號(hào)SPS給定為“1000”時(shí)，輸入選擇單元17不選擇輸入FIFO9-1。另外，當(dāng)來(lái)自決定單元19的決定結(jié)果指明單元19不能選擇輸入單元9-2時(shí)，輸入選擇單元17則不選擇輸入FIFO9-2。
當(dāng)來(lái)自多路復(fù)用器13的數(shù)據(jù)代表圖形數(shù)據(jù)時(shí)，輸出控制單元18開(kāi)始工作。另外，輸出控制單元18參考圖形數(shù)據(jù)的參數(shù)確定要選擇的輸出FIFO，根據(jù)決定而產(chǎn)生并輸出決定控制信號(hào)DCS。
輸入數(shù)據(jù)決定單元19確定選擇輸入的可能性。例如，當(dāng)輸入FIFO9-1為空余時(shí)，則將該輸入單元作為候選選擇而予以排除。
控制寄存器20的各位相應(yīng)于處理器模塊的各位。例如，當(dāng)處理器模塊PM1未使用(即，輸入FIFO9-1成為空余)時(shí)，控制寄存器20的首位(1)設(shè)為“1”。主計(jì)算機(jī)(即圖形數(shù)據(jù)管理單元11)能夠?qū)懺摷拇嫫鞯膬?nèi)容(即，各個(gè)位)。
下面參照?qǐng)D5和6詳述單元11和12的操作。在圖5和6中，例如，處理器模塊的優(yōu)先權(quán)次序給定為PM2＞PM3＞PM4＞PM1，并且控制寄存器20的內(nèi)容給定為“0000”。
首先，選擇輸入FIFO9-2的數(shù)據(jù)。因?yàn)檩斎霐?shù)據(jù)代表同步命令，所以與輸入FIFO9-2相應(yīng)的接收標(biāo)志設(shè)為“1”，并且選擇禁止信號(hào)SPS設(shè)為“0100”。在該處理之后，禁止選擇輸入FIFO9-2。
其次，選擇輸入FIFO9-3的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)亦代表同步命令，所以與輸入FIFO9-3相應(yīng)的接收標(biāo)志設(shè)為“1”，并且選擇禁止信號(hào)SPS成為“0110”。在該處理之后，禁止選擇輸入FIFO9-3。
再者，選擇輸入FIFO9-4的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)亦代表同步命令，所以與輸入FIFO9-4相應(yīng)的接收標(biāo)志設(shè)為“1”，并且選擇禁止信號(hào)SPS成為“0111”。在該處理之后，禁止選擇輸入FIFO9-4。
然后，選擇輸入FIFO9-1的數(shù)據(jù)。因?yàn)樵撦斎霐?shù)據(jù)代表圖形數(shù)據(jù)A(1)，所以將該圖形數(shù)據(jù)A(1)寫入輸出FIFO10-1至10-3。
接著，因?yàn)檫x擇禁止信號(hào)SPS設(shè)為“0111”，所以選擇輸入FIFO9-1的輸入數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)代表圖形數(shù)據(jù)A(2)，所以將該圖形數(shù)據(jù)A(2)寫入輸出FIFO10-1至10-3。
再者，因?yàn)檫x擇禁止信號(hào)SPS設(shè)為“0111”，所以選擇輸入FIFO9-1的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)代表圖形數(shù)據(jù)A(3)，所以將該圖形數(shù)據(jù)A(3)寫入輸出FIFO10-4。
然后，因?yàn)檫x擇禁止信號(hào)SPS設(shè)為“0111”，所以選擇輸入FIFO9-1的數(shù)據(jù)。在該情形下，因?yàn)樵摂?shù)據(jù)代表同步命令，所以與輸入FIFO9-1相應(yīng)的接收標(biāo)志設(shè)為“1”，從而選擇禁止信號(hào)設(shè)為“1111”。
因?yàn)樗羞x擇禁止信號(hào)SPS都設(shè)為“1”(即，“1111”)，所以清除所有接收標(biāo)志，使選擇禁止信號(hào)SPS設(shè)為“0000”。
下面參照?qǐng)D9詳細(xì)解釋電路11和12的操作。在圖9中，例如，處理器模塊的優(yōu)先權(quán)次序給定為PM1＞PM2＞PM3＞PM4，并且控制寄存器20的內(nèi)容給定為“0010”。如上所述，處理器模塊PM3故障，以致為輸入FIFO9-3提供偽同步命令。
首先，選擇輸入FIFO9-1的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)代表同步命令，所以與輸入FIFO9-1相應(yīng)的接收標(biāo)志設(shè)為“1”。于是，選擇禁止信號(hào)SPS設(shè)為“1010”。在該選擇之后，禁止選擇輸入FIFO9-1。
其次，選擇輸入FIFO9-2的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)亦代表同步命令，所以與輸入FIFO9-2相應(yīng)的接收標(biāo)志設(shè)為“1”。于是，選擇禁止信號(hào)SPS成為“1110”。在該選擇之后，禁止選擇輸入FIFO9-2。
接著，由于為輸入FIFO9-3提供了偽同步命令，所以與輸入FIFO9-3相應(yīng)的選擇禁止信號(hào)設(shè)為“1”，使得輸入FIFO9-3的數(shù)據(jù)得不到選擇。于是，選擇輸入FIFO9-4的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)亦為同步命令，所以與輸入FIFO9-4相應(yīng)的接收標(biāo)志設(shè)為“1”。于是，選擇禁止信號(hào)SPS成為“1111”。在該選擇之后，禁止選擇輸入FIFO9-4。
因?yàn)檫x擇禁止信號(hào)SPS設(shè)為“1111”，使得所有位設(shè)為“1”，清除所有接收標(biāo)志，并且選擇禁止信號(hào)SPS返回到“0010”。
接著，選擇輸入FIFO9-1的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)代表同步命令，所以與輸入FIFO9-1相應(yīng)的接收標(biāo)志設(shè)為“1”。于是，選擇禁止信號(hào)SPS設(shè)為“1010”，并在該選擇之后，禁止選擇輸入FIFO9-1。
然后，選擇輸入FIFO9-2的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)代表圖形數(shù)據(jù)B(1)，所以將該圖形數(shù)據(jù)B(1)送至輸出FIFO。
因?yàn)榕c輸入FIFO9-3相應(yīng)的選擇禁止信號(hào)SPS設(shè)為“1”，所以不選擇輸入FIFO9-3。
接著，選擇輸入FIFO9-4的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)代表同步命令，所以與輸入FIFO9-4相應(yīng)的接收標(biāo)志設(shè)為“1”。于是，選擇禁止信號(hào)SPS成為“1011”，并在該選擇之后，禁止選擇輸入FIFO9-4。
再者，選擇輸入FIFO9-2的數(shù)據(jù)。因?yàn)樵摂?shù)據(jù)代表同步命令，所以與輸入FIFO9-2相應(yīng)的接收標(biāo)志設(shè)為“1”。于是，選擇禁止信號(hào)SPS成為“1111”，并在該選擇之后，禁止選擇輸入FIFO9-2。
因?yàn)檫x擇禁止信號(hào)設(shè)為“1111”，其所有位都成為“1”，所以清除所有接收標(biāo)志，并將選擇禁止信號(hào)SPS設(shè)為“0010”。對(duì)于所有FIFO(即，所有處理器模塊)重復(fù)相同操作。
圖11是利用本發(fā)明的三維計(jì)算機(jī)圖形顯示設(shè)備的示意框圖。在圖11中，參考號(hào)1指圖形數(shù)據(jù)管理單元，例如由中央處理單元(CPU)形成，參考號(hào)2指一個(gè)圖形數(shù)據(jù)存儲(chǔ)器，參考號(hào)3指一個(gè)數(shù)據(jù)選擇單元，以及PM1至PMn指處理器模塊。另外，參考號(hào)4指一個(gè)分配器，DP1至DPn指繪制處理器，參考號(hào)5-1至5-n指Z-緩沖區(qū)，每個(gè)連接到繪制處理器DP，參考號(hào)6-1至6-n指幀緩沖區(qū)，每個(gè)連接到繪制處理器DP，參考號(hào)7指一個(gè)數(shù)一模(D/A)轉(zhuǎn)換器，以及參考號(hào)8指一個(gè)顯示單元，用作監(jiān)視裝置。
另外，每個(gè)處理器模塊是由一個(gè)幾何轉(zhuǎn)換單元和一個(gè)預(yù)繪制處理單元形成的。繪制處理器DP1至DPn中的每一個(gè)對(duì)應(yīng)于監(jiān)視器8上所顯示的圖象的一部分區(qū)域，以執(zhí)行圖象處理。假設(shè)在設(shè)備中設(shè)置兩個(gè)繪制處理器，則監(jiān)視器上的圖象即分為兩個(gè)區(qū)域。
如上所述，設(shè)置多個(gè)多處理器以執(zhí)行流水線處理，使得能夠?qū)崿F(xiàn)高速圖象處理。另外，并行執(zhí)行多個(gè)流水線的操作，以實(shí)現(xiàn)更高速的圖象處理。
根據(jù)本發(fā)明，在利多個(gè)處理器的流水線處理中，能夠利用同步命令容易地指定圖形數(shù)據(jù)的處理次序，使得能夠?qū)崿F(xiàn)高速圖形處理。
另外，本發(fā)明第二方面，是能夠易于指定一個(gè)未使用的處理器模塊，因?yàn)楫?dāng)處理器故障時(shí)，利用了偽同步命令。
權(quán)利要求
1.一種三維計(jì)算機(jī)圖形設(shè)備，包括一個(gè)中央處理單元(CPU)，用作圖形數(shù)據(jù)管理裝置；多個(gè)處理器模塊(PM1至PM4)，操作地連接于中央處理單元，每個(gè)處理器模塊執(zhí)行圖形數(shù)據(jù)的幾何轉(zhuǎn)換和預(yù)繪制處理，并且進(jìn)而輸出一個(gè)同步命令；一個(gè)分配器裝置(4)，操作上連接于各處理器模塊；多個(gè)繪制處理器(DP1至DPn)，操作上連接于分配器裝置，每個(gè)繪制處理器根據(jù)圖形數(shù)據(jù)執(zhí)行繪制處理；以及一個(gè)監(jiān)視器裝置(8)，操作上連接于各繪制處理器，用于顯示圖形數(shù)據(jù)；所述分配器裝置還包括多個(gè)先進(jìn)先出緩沖區(qū)(輸入FIFO9-1至9-4)，每一個(gè)連接于相應(yīng)的處理器模塊，用于順序儲(chǔ)存由處理器模塊所輸出的圖形數(shù)據(jù)和同步命令所組成的數(shù)據(jù)；多個(gè)先進(jìn)先出緩沖區(qū)(輸出FIFO10-1至10-4)，每一個(gè)連接于相應(yīng)的繪制處理器，用于順序儲(chǔ)存圖形數(shù)據(jù)；以及一個(gè)先擇分配裝置(11、12)，設(shè)置在輸入FIFO和輸出FIFO之間，用于選擇來(lái)自輸入FIFO的數(shù)據(jù)之一，當(dāng)所選定的數(shù)據(jù)代表圖形數(shù)據(jù)時(shí)，向輸出FIFO輸出圖形數(shù)據(jù)，當(dāng)所選定的數(shù)據(jù)代表同步命令時(shí)，在上述選擇之后，禁止選擇來(lái)自相應(yīng)輸入FIFO的數(shù)據(jù)，并且當(dāng)所有輸入FIFO進(jìn)入一種選擇禁止?fàn)顟B(tài)時(shí)，由同步命令釋放選擇禁止。
2.如權(quán)利要求1所述的三維計(jì)算機(jī)圖形設(shè)備，其中所述選擇分配裝置(11、12)包括開(kāi)關(guān)/選擇單元(11)和決定/開(kāi)關(guān)單元(12);開(kāi)關(guān)/選擇單元(11)，具有一個(gè)多路復(fù)用器(13)，用于有選擇地輸出來(lái)自輸入FIFO的數(shù)據(jù)，和一個(gè)目的選擇單元(14)，用于將圖形數(shù)據(jù)分配到一個(gè)或多個(gè)輸出FIFO;以及決定/開(kāi)關(guān)單元(12)，具有一個(gè)同步命令決定單元(15)，用于根據(jù)來(lái)自CPU的控制信號(hào)輸出一選擇禁止信號(hào)，一個(gè)命令分析單元(16)，用于將同步命令輸出到?jīng)Q定單元，一個(gè)輸入選擇單元(17)，用于接收選擇禁止信號(hào)和向多路復(fù)用器輸出一個(gè)輸入控制信號(hào)，一個(gè)輸出控制單元(18)，用于接收來(lái)自多路復(fù)用器的數(shù)據(jù)，并且向目的選擇單元輸出一個(gè)目的控制信號(hào)，和一個(gè)輸入數(shù)據(jù)決定單元(19)，用于接收來(lái)自輸入FIFO的數(shù)據(jù)。
3.如權(quán)利要求2所述的三維計(jì)算機(jī)圖形設(shè)備，其中所述決定/開(kāi)關(guān)單元(12)還包括一個(gè)控制寄存器(20)，設(shè)置在中央處理單元(CPU)與決定單元(15)之間，用于儲(chǔ)存指示處理器模塊的處于使用和未使用狀態(tài)的位，并且當(dāng)決定單元接到來(lái)自控制寄存器(20)的“未使用”信號(hào)時(shí)，產(chǎn)生選擇禁止信號(hào)，并送至輸入選擇單元。
4.如權(quán)利要求3所述的三維計(jì)算機(jī)圖形設(shè)備，其中所述控制寄存器具有與處理器模塊數(shù)目相應(yīng)的位。
5.如權(quán)利要求3所述的三維計(jì)算機(jī)圖形設(shè)備，其中位“0”指“使用”狀態(tài)，而位“1”指“未使用”狀態(tài)。
6.如權(quán)利要求1所述的三維計(jì)算機(jī)圖形設(shè)備，其中當(dāng)某一個(gè)處理器模塊故障時(shí)，分配器裝置輸出來(lái)自故障處理器模塊的偽同步命令。
全文摘要
一種三維計(jì)算機(jī)圖形設(shè)備，包括一個(gè)中央處理單元、多個(gè)處理器模塊、一個(gè)分配器、多個(gè)繪制處理器以及一個(gè)監(jiān)視器。分配器還包括多個(gè)輸入FIFO、多個(gè)輸出FIFO以及一個(gè)選擇分配單元。
文檔編號(hào)G06F15/17GK1088701SQ93114958
公開(kāi)日1994年6月29日 申請(qǐng)日期1993年11月26日 優(yōu)先權(quán)日1992年11月26日
發(fā)明者服部浩 申請(qǐng)人:富士通株式會(huì)社